JPH03239973A - 経時絶縁破壊測定用素子 - Google Patents
経時絶縁破壊測定用素子Info
- Publication number
- JPH03239973A JPH03239973A JP3633190A JP3633190A JPH03239973A JP H03239973 A JPH03239973 A JP H03239973A JP 3633190 A JP3633190 A JP 3633190A JP 3633190 A JP3633190 A JP 3633190A JP H03239973 A JPH03239973 A JP H03239973A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric breakdown
- dielectrics
- capacitors
- lapse
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 239000003989 dielectric material Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 12
- 239000012212 insulator Substances 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000011810 insulating material Substances 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000005259 measurement Methods 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Relating To Insulation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、薄膜の経時絶縁破壊(TDDB:Time
Dependent Dielectric Brea
kdown) を測定するための素子に関するもので
あり、特に、MOSデバイスのゲート酸化膜等に使用す
る絶縁体薄膜の経時絶縁破壊を測定するのに適した経時
絶縁破壊測定用の素子に関するものである。
Dependent Dielectric Brea
kdown) を測定するための素子に関するもので
あり、特に、MOSデバイスのゲート酸化膜等に使用す
る絶縁体薄膜の経時絶縁破壊を測定するのに適した経時
絶縁破壊測定用の素子に関するものである。
(従来の技術)
MOSデバイスのゲート酸化膜の膜厚はVLS■の高集
積化に伴い益々薄くなる傾向にある。しかし、電源電圧
の低減化はデバイスの互換性、動作マージンの確保、高
速化の要求などから比較的ゆるやかにしか進行していな
い。したがって、MOSデバイスのゲート酸化膜にかか
る電界強度は実質的には増大しているということができ
る。更に、薄膜化によってゲート酸化膜自体の寿命が短
くなっていると考えられ、ゲート酸化膜の信頼性を評価
するに当たっては、従来から行われていた絶縁耐圧の測
定と共に、経時破壊も測定する必要がある。
積化に伴い益々薄くなる傾向にある。しかし、電源電圧
の低減化はデバイスの互換性、動作マージンの確保、高
速化の要求などから比較的ゆるやかにしか進行していな
い。したがって、MOSデバイスのゲート酸化膜にかか
る電界強度は実質的には増大しているということができ
る。更に、薄膜化によってゲート酸化膜自体の寿命が短
くなっていると考えられ、ゲート酸化膜の信頼性を評価
するに当たっては、従来から行われていた絶縁耐圧の測
定と共に、経時破壊も測定する必要がある。
従来は、このような絶縁膜の経時変化における信転性を
評価するに当たっては、基板上にMOSFETなどの半
導体装置を形成し、これをパッケージ内に密封して完成
した製品をサンプリングしてTDDB測定を行っていた
。TDDB測定は、サンプリングしたそれぞれのパッケ
ージの中に収納されている半導体装置のキャパシタ構造
から配線を取り出して、これらに同時に一定時間に亙っ
て電界ストレスを加え、絶縁膜の経時破壊の有無をチエ
ツクしている。
評価するに当たっては、基板上にMOSFETなどの半
導体装置を形成し、これをパッケージ内に密封して完成
した製品をサンプリングしてTDDB測定を行っていた
。TDDB測定は、サンプリングしたそれぞれのパッケ
ージの中に収納されている半導体装置のキャパシタ構造
から配線を取り出して、これらに同時に一定時間に亙っ
て電界ストレスを加え、絶縁膜の経時破壊の有無をチエ
ツクしている。
(発明が解決しようとする課題)
しかし、絶縁膜破壊試験は統計的現象であるため試験の
信輔度を上げるには数多くのサンプルを測定しなければ
ならず、上述した従来の方法では、半導体装置をパンケ
ージに収納した後の製品をサンプリングして測定してい
るため、サンプル数と同じ数のパッケージがTDDB測
定のために必要となる。しかし、半導体素子のパンケー
ジはそのほとんどがセラミック製であり、高価であると
共に、半導体装置をパッケージ内に密封するのにも多大
な手間がかかる。したがって、TDDB測定のために高
価でかつ製造に手間のかがるセラミンクパッケージを多
数消費してしまい測定コストカ上昇する結果となる。
信輔度を上げるには数多くのサンプルを測定しなければ
ならず、上述した従来の方法では、半導体装置をパンケ
ージに収納した後の製品をサンプリングして測定してい
るため、サンプル数と同じ数のパッケージがTDDB測
定のために必要となる。しかし、半導体素子のパンケー
ジはそのほとんどがセラミック製であり、高価であると
共に、半導体装置をパッケージ内に密封するのにも多大
な手間がかかる。したがって、TDDB測定のために高
価でかつ製造に手間のかがるセラミンクパッケージを多
数消費してしまい測定コストカ上昇する結果となる。
また、サンプル数が多いため、測定の自動化が望まれる
が、このためには多数のサンプルの測定を時分刻的に行
うことができる専用スキャナが必要となり、この装置も
複雑かつ高価である。
が、このためには多数のサンプルの測定を時分刻的に行
うことができる専用スキャナが必要となり、この装置も
複雑かつ高価である。
本発明は、少数のセラミンクパッケージで多数のサンプ
ルの経時絶縁破壊を測定することができ、また複雑かつ
高価なスキャナを用いることなく、絶縁破壊の有無の測
定を容易に行い得るTDDB測定用素子を提供するもの
である。
ルの経時絶縁破壊を測定することができ、また複雑かつ
高価なスキャナを用いることなく、絶縁破壊の有無の測
定を容易に行い得るTDDB測定用素子を提供するもの
である。
(課題を解決するための手段)
上記課題を解決するために、本発明の経時絶縁破壊測定
用素子は、評価すべき絶縁体薄膜と同じ絶縁体薄膜を誘
電体とする多数のキャパシタを基板上に形成し、これら
のキャパシタを前記誘電体として使用した絶縁体薄膜に
絶縁破壊が生じたときに流れる大電流によって切断され
る枝路を介して並列に接続されるように配線を形成した
ことを特徴とするものである。
用素子は、評価すべき絶縁体薄膜と同じ絶縁体薄膜を誘
電体とする多数のキャパシタを基板上に形成し、これら
のキャパシタを前記誘電体として使用した絶縁体薄膜に
絶縁破壊が生じたときに流れる大電流によって切断され
る枝路を介して並列に接続されるように配線を形成した
ことを特徴とするものである。
(作用)
上述した通り、本発明では、評価すべき絶縁体薄膜とは
別個に、これと同じ絶縁体薄膜を誘電体としたキャパシ
タを共通の基板上に多数形成し、この多数のキャパシタ
を1個のパッケージ内に収納してTDDB測定を行うよ
うにしている。したがって、多数の絶縁体薄膜のTDD
Bの測定に必要とするパッケージの数を極めて少ないも
のとすることができる。これらのキャパシタは、枝路を
介して共通路に並列に接続されており、これらの枝路は
絶縁膜に破壊が生じた時にキャパシタに流れる電流で切
断(溶断)される程度の寸法に形成されている。TDD
B測定は各キャパシタに一定の電圧を印加し、誘電体と
して使用した絶縁膜に絶縁破壊が生じた時にキャパシタ
の電極が導通してキャパシタに大電流が流れることを検
出して行う。大電流が流れる時に前記枝路は切断(溶断
)されるため、この電流は一時的に流れるだけである。
別個に、これと同じ絶縁体薄膜を誘電体としたキャパシ
タを共通の基板上に多数形成し、この多数のキャパシタ
を1個のパッケージ内に収納してTDDB測定を行うよ
うにしている。したがって、多数の絶縁体薄膜のTDD
Bの測定に必要とするパッケージの数を極めて少ないも
のとすることができる。これらのキャパシタは、枝路を
介して共通路に並列に接続されており、これらの枝路は
絶縁膜に破壊が生じた時にキャパシタに流れる電流で切
断(溶断)される程度の寸法に形成されている。TDD
B測定は各キャパシタに一定の電圧を印加し、誘電体と
して使用した絶縁膜に絶縁破壊が生じた時にキャパシタ
の電極が導通してキャパシタに大電流が流れることを検
出して行う。大電流が流れる時に前記枝路は切断(溶断
)されるため、この電流は一時的に流れるだけである。
大電流が流れた時点と回数をチエツクすることによって
TDDB測定を行うことができる。多数のキャパシタは
並列に接続されているため、1のキャパシタで絶縁破壊
が起こって枝路が切断されても、他のキャパシタには測
定電圧をそのまま印加することができ、したがって従来
のように複雑なスキャナを用いる必要はない。
TDDB測定を行うことができる。多数のキャパシタは
並列に接続されているため、1のキャパシタで絶縁破壊
が起こって枝路が切断されても、他のキャパシタには測
定電圧をそのまま印加することができ、したがって従来
のように複雑なスキャナを用いる必要はない。
このように構成すると、多数のサンプルのTDDB測定
を少数のパッケージ内 ため、測定に必要とするパッケージの数を従来の測定方
法に比して大幅に減らすことが可能であり、したがって
パッケージにかけるコストを節減することができる。ま
た、絶縁破壊が生じたか否かは電流の変化をチエツクす
ることで測定することができるため、各キャパシタをス
キャンする必要がなく、したがって、複雑かつ高価なス
キャナを用いる必要もない。
を少数のパッケージ内 ため、測定に必要とするパッケージの数を従来の測定方
法に比して大幅に減らすことが可能であり、したがって
パッケージにかけるコストを節減することができる。ま
た、絶縁破壊が生じたか否かは電流の変化をチエツクす
ることで測定することができるため、各キャパシタをス
キャンする必要がなく、したがって、複雑かつ高価なス
キャナを用いる必要もない。
(実施例)
以下に、本発明の実施例を図面に基づいて説明する。
第1図は、本発明のTDDB測定用素子の線図的断面図
、第2図は本発明の素子を用いてTDDB測定を行うた
めの装置の構造を示す回路図である。
、第2図は本発明の素子を用いてTDDB測定を行うた
めの装置の構造を示す回路図である。
第1図に示すように、基板Iの表面全面に第1電極とし
て作用する導電体層2を形成し、該導電体層2の表面に
例えば酸化シリコン(SiO□)等、評価すべき絶縁膜
と同じ絶縁材料からなり、同じ膜厚を有する絶縁膜より
成る誘電体3を数十〜数百個として形成する。それぞれ
の誘電体3の表面に更に第2電極4を形成し、基板1上
に多数のキャパシタを各別に構成する。それぞれの第2
電極4はアルミ配線枝路6aを介して共通アルミ配線路
6bに接続する。本発明においては、アルミ配線枝路6
aは誘電体3が絶縁破壊を起こしたときにそのキャパシ
タに流れる大きな短絡電流により切断(溶断)される程
度の断面積を有するのものとする。尚、第1電極2は基
板1の表面全面に形成されており、全キャパシタについ
て共通の電極を構成しており、共通アルミ配線路6Cに
接続する。
て作用する導電体層2を形成し、該導電体層2の表面に
例えば酸化シリコン(SiO□)等、評価すべき絶縁膜
と同じ絶縁材料からなり、同じ膜厚を有する絶縁膜より
成る誘電体3を数十〜数百個として形成する。それぞれ
の誘電体3の表面に更に第2電極4を形成し、基板1上
に多数のキャパシタを各別に構成する。それぞれの第2
電極4はアルミ配線枝路6aを介して共通アルミ配線路
6bに接続する。本発明においては、アルミ配線枝路6
aは誘電体3が絶縁破壊を起こしたときにそのキャパシ
タに流れる大きな短絡電流により切断(溶断)される程
度の断面積を有するのものとする。尚、第1電極2は基
板1の表面全面に形成されており、全キャパシタについ
て共通の電極を構成しており、共通アルミ配線路6Cに
接続する。
このように、構成したTDDB測定用素子をパッケージ
7に収容し、共通のアルミ配線路6b及び6cを外部接
点へ接続して経時絶縁破壊測定用素子を完成する。第2
図に示すようにこれらのパッケージ7を複数個並列につ
ないで定電圧電源5に接続する。パッケージ7の周囲温
度は約150〜200″Cに設定する。これらのパッケ
ージ7と定電圧電源5との間に電流計8を配設し、各素
子の共通アルミ配線路6b、6cに流れる電流を測定す
る。
7に収容し、共通のアルミ配線路6b及び6cを外部接
点へ接続して経時絶縁破壊測定用素子を完成する。第2
図に示すようにこれらのパッケージ7を複数個並列につ
ないで定電圧電源5に接続する。パッケージ7の周囲温
度は約150〜200″Cに設定する。これらのパッケ
ージ7と定電圧電源5との間に電流計8を配設し、各素
子の共通アルミ配線路6b、6cに流れる電流を測定す
る。
第3図は、共通アルミ配線路6b、6cに流れる電流の
大きさを示すグラフである。パッケージ7内に収納した
基板1上に形成した成るキャパシタの誘電体(絶縁膜)
3に経時変化により絶縁破壊が生じると、当該キャパシ
タに大電流が流れ、電流計8にてこれを検出することが
できる。上述した通り、各キャパシタの第2電極に接続
したアルミ配線枝路6aはこのとき流れる大電流によっ
て切断(溶断)されるように構成されているため、第3
図に示すように、電流計8に流れる大電流は一時的なも
のに留まる。各キャパシタは並列に接続されているので
、成るキャパシタに絶縁破壊が生じても他のキャパシタ
の測定に影響を与えることはない。電流計8に流れた電
流を記録装置(図示せず)に記録して、この記録をチエ
ツクすることによって絶縁破壊を起こした時点及び絶縁
膜3が破壊されたキャパシタの数を知ることができる。
大きさを示すグラフである。パッケージ7内に収納した
基板1上に形成した成るキャパシタの誘電体(絶縁膜)
3に経時変化により絶縁破壊が生じると、当該キャパシ
タに大電流が流れ、電流計8にてこれを検出することが
できる。上述した通り、各キャパシタの第2電極に接続
したアルミ配線枝路6aはこのとき流れる大電流によっ
て切断(溶断)されるように構成されているため、第3
図に示すように、電流計8に流れる大電流は一時的なも
のに留まる。各キャパシタは並列に接続されているので
、成るキャパシタに絶縁破壊が生じても他のキャパシタ
の測定に影響を与えることはない。電流計8に流れた電
流を記録装置(図示せず)に記録して、この記録をチエ
ツクすることによって絶縁破壊を起こした時点及び絶縁
膜3が破壊されたキャパシタの数を知ることができる。
(発明の効果)
上記に詳細に述べたとおり、本発明によれば、1つのパ
ッケージ内に多数のキャパシタを収納して、これらのキ
ャパシタの誘電体を経時絶縁破壊を測定すべき絶縁膜を
同じ絶縁膜で形成したため、高価でかつ製造に手間のか
かるパ・ンケージを節減することができる。又、各キャ
パシタは短絡電流によって切断される配線枝路を介して
並列に接続したため、電流計で測定した電流の変化をチ
エ・ンクすることのみで、絶縁膜の経時絶縁破壊を測定
することができ、複雑なスキャナを使用する必要がない
。
ッケージ内に多数のキャパシタを収納して、これらのキ
ャパシタの誘電体を経時絶縁破壊を測定すべき絶縁膜を
同じ絶縁膜で形成したため、高価でかつ製造に手間のか
かるパ・ンケージを節減することができる。又、各キャ
パシタは短絡電流によって切断される配線枝路を介して
並列に接続したため、電流計で測定した電流の変化をチ
エ・ンクすることのみで、絶縁膜の経時絶縁破壊を測定
することができ、複雑なスキャナを使用する必要がない
。
第1図は、本発明に係るTDDB測定用素子の線図的断
面図、 第2図は、本発明に係るTDDB測定を行うための装置
の回路図、 第3図は、第2図に示す回路に流れる電流の測定値を示
すグラフである。 1・・・基板 2・・・第1電極3・・・
絶縁膜 4・・・第2電極5・・・定電圧電
源 6a・・・アルミ配線枝路 6b、6C・・・共通アルミ配線路
面図、 第2図は、本発明に係るTDDB測定を行うための装置
の回路図、 第3図は、第2図に示す回路に流れる電流の測定値を示
すグラフである。 1・・・基板 2・・・第1電極3・・・
絶縁膜 4・・・第2電極5・・・定電圧電
源 6a・・・アルミ配線枝路 6b、6C・・・共通アルミ配線路
Claims (1)
- 1、評価すべき絶縁体薄膜と同じ絶縁体薄膜を誘電体と
する多数のキャパシタを基板上に形成し、これらのキャ
パシタを前記誘電体として使用した絶縁体薄膜に絶縁破
壊が生じたときに流れる大電流によって切断される枝路
を介して並列に接続されるように配線を形成したことを
特徴とする経時絶縁破壊測定用素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2036331A JPH07119788B2 (ja) | 1990-02-19 | 1990-02-19 | 経時絶縁破壊測定用素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2036331A JPH07119788B2 (ja) | 1990-02-19 | 1990-02-19 | 経時絶縁破壊測定用素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03239973A true JPH03239973A (ja) | 1991-10-25 |
JPH07119788B2 JPH07119788B2 (ja) | 1995-12-20 |
Family
ID=12466851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2036331A Expired - Fee Related JPH07119788B2 (ja) | 1990-02-19 | 1990-02-19 | 経時絶縁破壊測定用素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07119788B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109722B2 (en) | 2004-06-10 | 2006-09-19 | International Business Machines Corporation | Apparatus and method for PCB smoke and burn detection and prevention |
CN113049921A (zh) * | 2019-12-10 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试***及其测试方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5879273U (ja) * | 1981-11-25 | 1983-05-28 | 日本電気株式会社 | コンデンサの負荷試験回路 |
JPS58175475U (ja) * | 1982-05-19 | 1983-11-24 | 日本電気株式会社 | 半導体試験装置 |
JPS6279374A (ja) * | 1985-10-02 | 1987-04-11 | Hitachi Ltd | 絶縁体薄膜検査装置 |
-
1990
- 1990-02-19 JP JP2036331A patent/JPH07119788B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5879273U (ja) * | 1981-11-25 | 1983-05-28 | 日本電気株式会社 | コンデンサの負荷試験回路 |
JPS58175475U (ja) * | 1982-05-19 | 1983-11-24 | 日本電気株式会社 | 半導体試験装置 |
JPS6279374A (ja) * | 1985-10-02 | 1987-04-11 | Hitachi Ltd | 絶縁体薄膜検査装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109722B2 (en) | 2004-06-10 | 2006-09-19 | International Business Machines Corporation | Apparatus and method for PCB smoke and burn detection and prevention |
CN113049921A (zh) * | 2019-12-10 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试***及其测试方法 |
CN113049921B (zh) * | 2019-12-10 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | Tddb测试结构、tddb测试***及其测试方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH07119788B2 (ja) | 1995-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2760263B2 (ja) | セラミックコンデンサの初期故障品のスクリーニング方法 | |
US20100253380A1 (en) | Dielectric film and layer testing | |
KR20030090880A (ko) | 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치 | |
CN112864131B (zh) | 电迁移测试结构及电迁移测试方法 | |
US7863922B2 (en) | Evaluation method of insulating film and measurement circuit thereof | |
JPH03239973A (ja) | 経時絶縁破壊測定用素子 | |
Kobayashi et al. | Reliability evaluation and failure analysis for multilayer ceramic chip capacitors | |
US9082805B2 (en) | System and method for testing an electrostatic chuck | |
JP2836676B2 (ja) | 半導体要素の試験方法及び装置 | |
JPS6348185B2 (ja) | ||
KR19980041707A (ko) | 반도체 소자 분리단 결함평가 테스트 구조 및 그 테스트 구조를 사용한 평가방법 | |
Raja et al. | Impedance spectroscopy studies of moisture uptake in low-k dielectrics and its relation to reliability | |
JP2002184829A (ja) | 絶縁膜容量評価装置 | |
US6259268B1 (en) | Voltage stress testable embedded dual capacitor structure and process for its testing | |
JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
US11467204B2 (en) | Testing an integrated capacitor | |
JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
JP2585556B2 (ja) | 半導体集積回路装置 | |
JP2634286B2 (ja) | 半導体装置の電気特性検査用ハンドラ装置 | |
US3478260A (en) | Testing for the presence of a contaminant in an insulating or semiconducting medium | |
JPH05335396A (ja) | 試験用半導体装置及びその試験方法 | |
JPH0455771A (ja) | 半導体素子及びその経時絶縁破壊試験方法 | |
TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
KR100430419B1 (ko) | 반도체 소자의 전기적 특성 검사방법 | |
JPH08153764A (ja) | 半導体素子の信頼性試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |