JP2755220B2 - 半導体集積回路装置及びその検査方法 - Google Patents
半導体集積回路装置及びその検査方法Info
- Publication number
- JP2755220B2 JP2755220B2 JP7222384A JP22238495A JP2755220B2 JP 2755220 B2 JP2755220 B2 JP 2755220B2 JP 7222384 A JP7222384 A JP 7222384A JP 22238495 A JP22238495 A JP 22238495A JP 2755220 B2 JP2755220 B2 JP 2755220B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- field
- gate
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体集積回路装置
及びその検査方法に関し、特に半導体集積回路基板内に
形成された絶縁ゲート型電界効果トランジスタ(以下単
にMOSトランジスタと称す)のゲート長を等価的に検
査する回路とその検査方法に関する。
及びその検査方法に関し、特に半導体集積回路基板内に
形成された絶縁ゲート型電界効果トランジスタ(以下単
にMOSトランジスタと称す)のゲート長を等価的に検
査する回路とその検査方法に関する。
【0002】
【従来の技術】CMOS型電界効果トランジスタの集積
回路は、構成するトランジスタのゲート長の微細化によ
るホットキャリア効果が大きな問題となってきている。
特に、MOSトランジスタの微細化が進み、すべてのゲ
ートを製造可能な最小ゲート長で設計されている論理L
SIなどでは、ゲート長が小さくなることによるホット
キャリア効果が重大な問題となってきている。
回路は、構成するトランジスタのゲート長の微細化によ
るホットキャリア効果が大きな問題となってきている。
特に、MOSトランジスタの微細化が進み、すべてのゲ
ートを製造可能な最小ゲート長で設計されている論理L
SIなどでは、ゲート長が小さくなることによるホット
キャリア効果が重大な問題となってきている。
【0003】通常、ゲート長のプロセスのばらつきを見
込んで、ホットキャリア対策を行っており、ばらつきが
当初予定していた範囲内であった場合は特に問題がない
が、昨今の半導体ウェハの大口径化等により、同一ロッ
ト内でも部分的にゲート長に大きな差が出てきている。
込んで、ホットキャリア対策を行っており、ばらつきが
当初予定していた範囲内であった場合は特に問題がない
が、昨今の半導体ウェハの大口径化等により、同一ロッ
ト内でも部分的にゲート長に大きな差が出てきている。
【0004】MOSトランジスタの特性は、チャネル長
即ちゲート長に大きく依存しており、このゲート長の正
確なデータは、デバイスの解析上あるいは製造プロセス
の評価上、不可欠の情報となっている。
即ちゲート長に大きく依存しており、このゲート長の正
確なデータは、デバイスの解析上あるいは製造プロセス
の評価上、不可欠の情報となっている。
【0005】このようなMOSトランジスタのゲート長
の製造ばらつきを集積回路試験機によって等価的に測定
することができるようにし、ゲート長が小さくなり経時
劣化により不良品となるサンプルを排除することが望ま
れている。
の製造ばらつきを集積回路試験機によって等価的に測定
することができるようにし、ゲート長が小さくなり経時
劣化により不良品となるサンプルを排除することが望ま
れている。
【0006】従来の集積回路の製造においては、同時に
製造する半導体ウェハの中から数枚を選び、さらにその
選ばれたウェハ上の複数のチップの中から数個程度を選
択し、平面形状を測定できる検査機で実際に作られたM
OSトランジスタのゲート長を測定し、同時に製造する
半導体ウェハの各チップの良/否の判定を推定してい
た。
製造する半導体ウェハの中から数枚を選び、さらにその
選ばれたウェハ上の複数のチップの中から数個程度を選
択し、平面形状を測定できる検査機で実際に作られたM
OSトランジスタのゲート長を測定し、同時に製造する
半導体ウェハの各チップの良/否の判定を推定してい
た。
【0007】しかしながら、半導体ウェハの大口径化や
製造工程の枚葉化などにより、半導体ウェハ上でのチッ
プ間のゲート長ばらつきや、ウェハ間のゲート長ばらつ
きが大きくなっており、選択されたウェハ上の数チップ
の測定結果から全ウェハの全チップ良否判定を行うこと
は、信頼性が低く、不良混入の可能性が大きいという問
題がある。また、現在の抜き取り検査で使用している方
法は、時間がかかるため、全チップでこれで測定するこ
とはコストを増大させるという問題もある。
製造工程の枚葉化などにより、半導体ウェハ上でのチッ
プ間のゲート長ばらつきや、ウェハ間のゲート長ばらつ
きが大きくなっており、選択されたウェハ上の数チップ
の測定結果から全ウェハの全チップ良否判定を行うこと
は、信頼性が低く、不良混入の可能性が大きいという問
題がある。また、現在の抜き取り検査で使用している方
法は、時間がかかるため、全チップでこれで測定するこ
とはコストを増大させるという問題もある。
【0008】また、従来の技術では、ゲート長の評価を
行うための専用の設備や個別の計算が必要となってお
り、大量生産に適用することは難しいという問題があ
る。
行うための専用の設備や個別の計算が必要となってお
り、大量生産に適用することは難しいという問題があ
る。
【0009】さらに、通常のCMOS論理回路は、ゲー
ト長が増大してしまうと、スピードが遅くなるため、こ
の場合は検出可能集積回路試験機にてスピード試験を行
うことで検出可能であるが、ゲート長が小さくなる場合
には高速になるため、検出できないという問題がある。
従って、通常の集積回路試験機の電圧印加電流測定機能
を用いても、ゲート長を正確に求めることが必要とされ
る。
ト長が増大してしまうと、スピードが遅くなるため、こ
の場合は検出可能集積回路試験機にてスピード試験を行
うことで検出可能であるが、ゲート長が小さくなる場合
には高速になるため、検出できないという問題がある。
従って、通常の集積回路試験機の電圧印加電流測定機能
を用いても、ゲート長を正確に求めることが必要とされ
る。
【0010】さらにまた、ゲート長を正確に測定するこ
とができるように、MOSトランジスタの電流値の製造
ばらつきを決定する閾値電圧のばらつきとゲート長のば
らつきとのうち、閾値電圧のばらつき分を排除すること
により、ゲート長のばらつきのみを測定することは、重
要な課題である。
とができるように、MOSトランジスタの電流値の製造
ばらつきを決定する閾値電圧のばらつきとゲート長のば
らつきとのうち、閾値電圧のばらつき分を排除すること
により、ゲート長のばらつきのみを測定することは、重
要な課題である。
【0011】ちなみに、ゲート長を測定する特開平4−
171960号公報を参照すると、モニタ用ゲート電極
のゲート幅方向の電気抵抗と、2次電子像観測により実
測したゲート長との関係を表わす検量線が用意されてい
るが、閾値電圧のばらつきを排除する技術はなんら記載
されていない。
171960号公報を参照すると、モニタ用ゲート電極
のゲート幅方向の電気抵抗と、2次電子像観測により実
測したゲート長との関係を表わす検量線が用意されてい
るが、閾値電圧のばらつきを排除する技術はなんら記載
されていない。
【0012】
【発明が解決しようとする課題】以上の諸問題点等に鑑
み、本発明では次の課題を挙げる。 (1)MOSトランジスタのゲート長を、閾値電圧のば
らつき分を排除した状態で、高精度に測定できるように
する。 (2)半導体ウェハの各チップに形成されたパッドに、
試験機のプローブを当接するだけで、順次各チップ内の
ゲート長を高精度で推定できるようにすること。
み、本発明では次の課題を挙げる。 (1)MOSトランジスタのゲート長を、閾値電圧のば
らつき分を排除した状態で、高精度に測定できるように
する。 (2)半導体ウェハの各チップに形成されたパッドに、
試験機のプローブを当接するだけで、順次各チップ内の
ゲート長を高精度で推定できるようにすること。
【0013】(3)半導体ウェハの大口径化や製造工程
の枚葉化などが進んでも、全チップを測定できるように
すること。 (4)半導体チップの大量生産にも適用できるようにす
ること。 (5)ゲート長に起因する経時劣化によって、不良品と
なる事故を排除すること。
の枚葉化などが進んでも、全チップを測定できるように
すること。 (4)半導体チップの大量生産にも適用できるようにす
ること。 (5)ゲート長に起因する経時劣化によって、不良品と
なる事故を排除すること。
【0014】
【課題を解決するための手段】本発明の解決手段は、多
数の電界効果トランジスタからなる所定の回路を半導体
チップの形成し、前記チップに前記トランジスタのゲー
ト寸法を検査する検査回路を形成した半導体集積回路装
置において、前記検査回路は、第1の電源端子に接続さ
れた第1の主電極と、第2の電源端子に接続されたゲー
ト電極と第3の電源端子に抵抗素子を介して接続された
第2の主電極とを有する第1の電界効果トランジスタ
と、第4の電源端子に接続された第1の主電極と前記第
1の電界効果トランジスタの第2の主電極に接続された
ゲート電極と外部端子に接続された第2の主電極とを有
する第2の電界効果トランジスタとを備えたことを特徴
とする。
数の電界効果トランジスタからなる所定の回路を半導体
チップの形成し、前記チップに前記トランジスタのゲー
ト寸法を検査する検査回路を形成した半導体集積回路装
置において、前記検査回路は、第1の電源端子に接続さ
れた第1の主電極と、第2の電源端子に接続されたゲー
ト電極と第3の電源端子に抵抗素子を介して接続された
第2の主電極とを有する第1の電界効果トランジスタ
と、第4の電源端子に接続された第1の主電極と前記第
1の電界効果トランジスタの第2の主電極に接続された
ゲート電極と外部端子に接続された第2の主電極とを有
する第2の電界効果トランジスタとを備えたことを特徴
とする。
【0015】特に、前記第2の電界効果トランジスタの
ゲート寸法を、前記多数の電界効果トランジスタと共通
となすか、または前記多数の電界効果トランジスタより
小さくし、前記第2の電界効果トランジスタのゲート寸
法を前記第1の電界効果トランジスタの5倍以上となす
ことを特徴とし、また前記第1の電界効果トランジスタ
のゲート寸法を、製造可能な最小ゲート寸法の5倍以上
とすることを特徴とし、さらに前記第1乃至第4の電源
端子及び前記外部端子が、前記チップの主表面に形成さ
れた電極パッドであることを特徴とし、さらにまた前記
抵抗素子が前記第3の電源端子の外部に、実質的又は等
価的に接続されていることも特徴とする。
ゲート寸法を、前記多数の電界効果トランジスタと共通
となすか、または前記多数の電界効果トランジスタより
小さくし、前記第2の電界効果トランジスタのゲート寸
法を前記第1の電界効果トランジスタの5倍以上となす
ことを特徴とし、また前記第1の電界効果トランジスタ
のゲート寸法を、製造可能な最小ゲート寸法の5倍以上
とすることを特徴とし、さらに前記第1乃至第4の電源
端子及び前記外部端子が、前記チップの主表面に形成さ
れた電極パッドであることを特徴とし、さらにまた前記
抵抗素子が前記第3の電源端子の外部に、実質的又は等
価的に接続されていることも特徴とする。
【0016】上述した解決手段における前記ゲート寸法
は、ゲート長とゲート幅とのうち、どちらか一方の寸法
となっている。
は、ゲート長とゲート幅とのうち、どちらか一方の寸法
となっている。
【0017】上述した本発明の半導体集積回路装置の検
査方法において、前記第1乃至第4の電源端子に各々所
定の電圧を印加した状態で、前記外部端子に流れる電流
を測定することを特徴とする。
査方法において、前記第1乃至第4の電源端子に各々所
定の電圧を印加した状態で、前記外部端子に流れる電流
を測定することを特徴とする。
【0018】本発明の解決手段によれば、トランジスタ
の閾値電圧を消去することができるから、正確にゲート
寸法を測定することができ、また簡単な回路構成となっ
ているため、すべての半導体チップ内に検査回路を形成
することができ、また従来のプローブカードを利用して
検査できるので、抜き取りではなくすべてのチップにつ
いて検査することができる。
の閾値電圧を消去することができるから、正確にゲート
寸法を測定することができ、また簡単な回路構成となっ
ているため、すべての半導体チップ内に検査回路を形成
することができ、また従来のプローブカードを利用して
検査できるので、抜き取りではなくすべてのチップにつ
いて検査することができる。
【0019】
【発明の実施の形態】本発明の実施の形態を示す図1の
回路図を参照すると、この半導体集積回路装置は、第
1,第2の電界効果トランジスタ1,6を備えた検査回
路と、この検査回路と共通した半導体集積回路基板内に
同時に形成された所定の回路(図示されていない)とを
有する。
回路図を参照すると、この半導体集積回路装置は、第
1,第2の電界効果トランジスタ1,6を備えた検査回
路と、この検査回路と共通した半導体集積回路基板内に
同時に形成された所定の回路(図示されていない)とを
有する。
【0020】ここで、第1の電界効果トランジスタ1の
ゲート電極は第2の電源端子3に、主電極のうちドレイ
ン電極は抵抗素子4を介して第3の電源端子5に、他の
主電極のソース電極は第1の電源端子2に、各々接続さ
れる。
ゲート電極は第2の電源端子3に、主電極のうちドレイ
ン電極は抵抗素子4を介して第3の電源端子5に、他の
主電極のソース電極は第1の電源端子2に、各々接続さ
れる。
【0021】また、第2の電界効果トランジスタ6のゲ
ート電極は第1の電界効果トランジスタのドレイン電極
に、ソース電極は第4の電源端子7に、ドレイン電極は
外部端子8に、各々接続される。
ート電極は第1の電界効果トランジスタのドレイン電極
に、ソース電極は第4の電源端子7に、ドレイン電極は
外部端子8に、各々接続される。
【0022】第2の電界効果トランジスタ6は、製造可
能な最小ゲート長を有する。第1の電界効果トランジス
タは、このゲート長の5倍以上ゲート長を有する。上記
所定の回路内に形成される多数の電界効果トランジスタ
のゲート長は、第2の電界効果トランジスタ6と共通す
るか、またはトランジスタ6よりも若干大きい寸法とす
る。これにより、第2の電界効果トランジスタ6をモニ
ターするだけで、所定の回路内のトランジスタのゲート
長を推定できる。
能な最小ゲート長を有する。第1の電界効果トランジス
タは、このゲート長の5倍以上ゲート長を有する。上記
所定の回路内に形成される多数の電界効果トランジスタ
のゲート長は、第2の電界効果トランジスタ6と共通す
るか、またはトランジスタ6よりも若干大きい寸法とす
る。これにより、第2の電界効果トランジスタ6をモニ
ターするだけで、所定の回路内のトランジスタのゲート
長を推定できる。
【0023】この検査回路は、半導体ウェハ内の各半導
体チップ毎に形成することが好ましい。第1乃至第4の
電源端子2,3,5,7と外部端子8とは、半導体チッ
プの主表面に形成された電極パッドに相当する。第1乃
至第4の電源端子2,3,5,7には、各々V2,V
3,V5,V7の定電源電圧が外部のプローブから印加
され、外部端子8には電流計が接続される。これによ
り、従来の半導体チップの機能試験と同時に、検査回路
の検査も可能となる。
体チップ毎に形成することが好ましい。第1乃至第4の
電源端子2,3,5,7と外部端子8とは、半導体チッ
プの主表面に形成された電極パッドに相当する。第1乃
至第4の電源端子2,3,5,7には、各々V2,V
3,V5,V7の定電源電圧が外部のプローブから印加
され、外部端子8には電流計が接続される。これによ
り、従来の半導体チップの機能試験と同時に、検査回路
の検査も可能となる。
【0024】次に、この検査回路の機能解析を行う。ま
ず、第1,第2の電界効果トランジスタ1,6が共に飽
和領域で動作するように、V2,V3,V5,V7を設
定する。
ず、第1,第2の電界効果トランジスタ1,6が共に飽
和領域で動作するように、V2,V3,V5,V7を設
定する。
【0025】第1の電界効果トランジスタ1のドレイン
電流Ids1は、次式で表わされる。
電流Ids1は、次式で表わされる。
【0026】
【0027】一方、第2の電界効果トランジスタ6のド
レイン電流Ids2は、次式で表わされる。
レイン電流Ids2は、次式で表わされる。
【0028】
【0029】ここで、W1:第1の電界効果トランジス
タ1のゲート幅,L1:第1の電界効果トランジスタ1
のゲート長,W2:第2の電界効果トランジスタ6のゲ
ート幅,L2:第2の電界効果トランジスタ6のゲート
長,μ:第1及び第2の電界効果トランジスタ1,6の
移動度〔mの2乗/V・S〕,Cox:第1及び第2の
電界効果トランジスタ1,6のゲート酸化膜容量〔F/
mの2乗〕,Vt:第1及び第2の電界効果トランジス
タ1,6の閾値電圧,Vd1:第1の電界効果トランジ
スタ1のドレイン電圧。
タ1のゲート幅,L1:第1の電界効果トランジスタ1
のゲート長,W2:第2の電界効果トランジスタ6のゲ
ート幅,L2:第2の電界効果トランジスタ6のゲート
長,μ:第1及び第2の電界効果トランジスタ1,6の
移動度〔mの2乗/V・S〕,Cox:第1及び第2の
電界効果トランジスタ1,6のゲート酸化膜容量〔F/
mの2乗〕,Vt:第1及び第2の電界効果トランジス
タ1,6の閾値電圧,Vd1:第1の電界効果トランジ
スタ1のドレイン電圧。
【0030】また、ゲート幅W1は、製造上のばらつき
が無視し得る程十分大きく設計する。また、μ及びCo
xの製造上のばらつきは、Vtやゲート長等の変動に比
べると無視し得る程小さい。
が無視し得る程十分大きく設計する。また、μ及びCo
xの製造上のばらつきは、Vtやゲート長等の変動に比
べると無視し得る程小さい。
【0031】また、L1がL2の5倍と考えると、L2
が±25%変動しても、同一製造工程で製作すると、L
2では±5%相当となる.L1がL2の10倍と考える
と、L1当たり±2.5%となり、L2の変動は実質的
に無視できる。
が±25%変動しても、同一製造工程で製作すると、L
2では±5%相当となる.L1がL2の10倍と考える
と、L1当たり±2.5%となり、L2の変動は実質的
に無視できる。
【0032】ところで、第1の電界効果トランジスタ1
のドレイン電圧Vd1は、次式で表わされる。
のドレイン電圧Vd1は、次式で表わされる。
【0033】Vd1=V5−Ids1XR…(3) ここで、抵抗素子4の抵抗値をRとする。
【0034】(3)式に上記(1)式を代入し、さらに
上記(2)式からVd1を求め、これをこの(3)に代
入して、整理すると、次式が得られる。
上記(2)式からVd1を求め、これをこの(3)に代
入して、整理すると、次式が得られる。
【0035】
【0036】ここでVt=0.7〔V〕,V3=3.0
〔V〕,V2=0.0〔V〕とすると、Vt/(V3−
V2)=0.23<<1であり、下記の通り、近似でき
る。
〔V〕,V2=0.0〔V〕とすると、Vt/(V3−
V2)=0.23<<1であり、下記の通り、近似でき
る。
【0037】
【0038】これを上記(4)式に代入して整理する
と、次式が得られる。
と、次式が得られる。
【0039】
【0040】従って、R×W1/L1×μ×Cox×
(V3−V2)=1となるように抵抗値Rを選択すれ
ば、上記(5)式は、次式で表される。
(V3−V2)=1となるように抵抗値Rを選択すれ
ば、上記(5)式は、次式で表される。
【0041】
【0042】上記(6)式において、第2の電界効果ト
ランジス6のドレイン電流Ids2は、トランジスタの
閾値電圧Vtの項を削除できたため、Vtとは無関係と
なる。
ランジス6のドレイン電流Ids2は、トランジスタの
閾値電圧Vtの項を削除できたため、Vtとは無関係と
なる。
【0043】ここで、例えばW1/L1×μ×Cox=
0.5×(10の−3乗)〔F/V・S〕となし、V3
=3.0〔V〕,V2=0.0〔V〕とすれば、R=
0.667KΩとなる。
0.5×(10の−3乗)〔F/V・S〕となし、V3
=3.0〔V〕,V2=0.0〔V〕とすれば、R=
0.667KΩとなる。
【0044】即ち、抵抗素子4の抵抗値は、667Ωに
設定することが好ましい。
設定することが好ましい。
【0045】上記(6)式において、第2の電界効果ト
ランジスタ6のゲート長L2の製造上のばらつきが大き
く、これ以外の寸法等は製造上のばらつきは小さい。即
ち、製造上のばらつきに関しては、(6)式はL2の関
数と見なすことができる。ドレイン電流Ids2は、L
2に反比例することになる。
ランジスタ6のゲート長L2の製造上のばらつきが大き
く、これ以外の寸法等は製造上のばらつきは小さい。即
ち、製造上のばらつきに関しては、(6)式はL2の関
数と見なすことができる。ドレイン電流Ids2は、L
2に反比例することになる。
【0046】このように、L2以外の製造ばらつきは電
流値に大きな影響を与えないため、L2の変動は、Id
s2の変動となって現れることになる。このIds2の
電流値を通常の選別検査時に、集積回路試験機で外部端
子8にて測定することで、ゲートTVL2の製造上のば
らつきを等価的に測定し、ゲート長が許容値以下になっ
た場合、不良とすることができる。
流値に大きな影響を与えないため、L2の変動は、Id
s2の変動となって現れることになる。このIds2の
電流値を通常の選別検査時に、集積回路試験機で外部端
子8にて測定することで、ゲートTVL2の製造上のば
らつきを等価的に測定し、ゲート長が許容値以下になっ
た場合、不良とすることができる。
【0047】抵抗素子4は、共通の半導体集積チップ内
に形成されているが、この他に、第3の電源端子5の外
部即ち当接するプローブの側に設けられていてもよい。
この場合は、抵抗値の調整が容易に行える利点がある。
測定素子及び半導体集積回路チップ内における配線の等
価直列抵抗値が無視できない場合には、この直列抵抗値
を差し引いた値を、新らたな抵抗素子4として接続す
る。
に形成されているが、この他に、第3の電源端子5の外
部即ち当接するプローブの側に設けられていてもよい。
この場合は、抵抗値の調整が容易に行える利点がある。
測定素子及び半導体集積回路チップ内における配線の等
価直列抵抗値が無視できない場合には、この直列抵抗値
を差し引いた値を、新らたな抵抗素子4として接続す
る。
【0048】第2の電界効果トランジスタのゲート長が
許容値内外の閾値にある場合、共通のチップ内に形成さ
れた多数の電界効果トランジスタを許容値内に入れるた
めには、第2の電界効果トランジスタのゲート長を、上
記多数の電界効果トランジスタよりも若干小さくしてお
くとよい。
許容値内外の閾値にある場合、共通のチップ内に形成さ
れた多数の電界効果トランジスタを許容値内に入れるた
めには、第2の電界効果トランジスタのゲート長を、上
記多数の電界効果トランジスタよりも若干小さくしてお
くとよい。
【0049】抵抗素子4の抵抗値は667Ωとしたが、
これに限定されることはなく、V2,V3,V5,V7
の印加電圧値を変更することにより、適宜調製できる。
これに限定されることはなく、V2,V3,V5,V7
の印加電圧値を変更することにより、適宜調製できる。
【0050】図1に示した検査回路を半導体集積回路チ
ップ毎に形成しておけば、すべてのチップの検査を行う
ことができる。この検査回路は、チップの外周部のスク
ライブ先に近い空領域に形成することができる。
ップ毎に形成しておけば、すべてのチップの検査を行う
ことができる。この検査回路は、チップの外周部のスク
ライブ先に近い空領域に形成することができる。
【0051】前記各端子2,3,5,7,8は、チップ
の主表面に形成した電極パッドとしたが、この他に、直
接又はワイヤーを接続後に行う検査となる。
の主表面に形成した電極パッドとしたが、この他に、直
接又はワイヤーを接続後に行う検査となる。
【0052】尚、印加電圧が、所定の回路内の電源電圧
と共通する場合には、端子を設ける必要がなく、チップ
内で配線されるだけでよい。
と共通する場合には、端子を設ける必要がなく、チップ
内で配線されるだけでよい。
【0053】抵抗素子4は、外部接続が抵抗値を微調製
するよで好ましい。LSIテスタと呼ばれる集積回路試
験機には、プローブと直列に2,0KΩの抵抗が標準接
続されている。この2.0KΩをそのまま使用できるよ
うにするためには、上述したように第1の電界効果トラ
ンジスタのゲート長L1,ゲート幅W2を適宜調整すれ
ばよい。尚、集積回路基板内に高精度抵抗を形成するに
は、複数のヒューズの溶断により、微調整を行って、実
現する。
するよで好ましい。LSIテスタと呼ばれる集積回路試
験機には、プローブと直列に2,0KΩの抵抗が標準接
続されている。この2.0KΩをそのまま使用できるよ
うにするためには、上述したように第1の電界効果トラ
ンジスタのゲート長L1,ゲート幅W2を適宜調整すれ
ばよい。尚、集積回路基板内に高精度抵抗を形成するに
は、複数のヒューズの溶断により、微調整を行って、実
現する。
【0054】上述した実施の形態では、トランジスタの
ゲート長のみを検査する場合について説明したが、トラ
ンジスタのゲート幅を極力小さく設計した場合にはゲー
ト幅を検査する必要があり、この場合も共通した上記
(1)乃至(6)式を導出することができ、共通した検
査回路を使用して、共通した効果が得られる。
ゲート長のみを検査する場合について説明したが、トラ
ンジスタのゲート幅を極力小さく設計した場合にはゲー
ト幅を検査する必要があり、この場合も共通した上記
(1)乃至(6)式を導出することができ、共通した検
査回路を使用して、共通した効果が得られる。
【0055】
【発明の効果】以上の通り、本発明によれば、極めて簡
単な回路で、トランジスタの閾値電圧を消去した状態で
トランジスタのゲート長を測定することができるため、
すべてのチップ内のトランジスタのゲート長の良否判定
を高精度で行うことができ、もっと高い信頼性を備えた
半導体集積回路装置を提供することができるようにな
り、上述した各課題がことごとく達成された。
単な回路で、トランジスタの閾値電圧を消去した状態で
トランジスタのゲート長を測定することができるため、
すべてのチップ内のトランジスタのゲート長の良否判定
を高精度で行うことができ、もっと高い信頼性を備えた
半導体集積回路装置を提供することができるようにな
り、上述した各課題がことごとく達成された。
【図1】本発明の実施の形態を示す回路図である。
1,6 電界効果トランジスタ 2,3,5,7 電源端子 4 抵抗素子 8 外部端子
Claims (7)
- 【請求項1】 多数の電界効果トランジスタからなる所
定の回路を半導体チップに形成し、前記チップに前記ト
ランジスタのゲート寸法を検査する検査回路を形成した
半導体集積回路装置において、前記検査回路は、第1の
電源端子に接続された第1の主電極と第2の電源端子に
接続されたゲート電極と第3の電源端子に抵抗素子を介
して接続された第2の主電極とを有する第1の電界効果
トランジスタと、第4の電源端子に接続された第1の主
電極と前記第1の電界効果トランジスタの第2の主電極
に接続されたゲート電極と外部端子に接続された第2の
主電極とを有する第2の電界効果トランジスタとを備え
たことを特徴とする半導体集積回路装置。 - 【請求項2】 前記第2の電界効果トランジスタのゲー
ト寸法を、前記多数の電界効果トランジウタと共通とな
すか、または前記多数の電界効果トランジスタより小さ
くし前記第2の電界効果トランジスタのゲート寸法を前
記第1の電界効果トランジスタの5倍以上となす請求項
1記載の半導体集積回路装置。 - 【請求項3】 前記第1の電界効果トランジスタのゲー
ト寸法を、製造可能な最小ゲート寸法の5倍以上とする
請求項1記載の半導体集積回路装置。 - 【請求項4】 前記第1乃至第4の電源端子及び前記外
部端子が、前記チップの主表面に形成された電極パッド
である請求項1記載の半導体集積回路装置。 - 【請求項5】 前記抵抗素子が、前記第3の電源端子の
外部に、実質的又は等価的に接続されている請求項1記
載の半導体集積回路装置。 - 【請求項6】 前記ゲート寸法は、ゲート長とゲート幅
とのうち、どちらか一方の寸法である請求項1記載の半
導体集積回路装置。 - 【請求項7】 請求項1に記載された半導体集積回路装
置の検査方法において、前記第1乃至第4の電源端子に
各々所定の電圧を印加した状態で、前記外部端子に流れ
る電流を測定することを特徴とする半導体集積回路装置
の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7222384A JP2755220B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体集積回路装置及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7222384A JP2755220B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体集積回路装置及びその検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0969573A JPH0969573A (ja) | 1997-03-11 |
JP2755220B2 true JP2755220B2 (ja) | 1998-05-20 |
Family
ID=16781520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7222384A Expired - Lifetime JP2755220B2 (ja) | 1995-08-30 | 1995-08-30 | 半導体集積回路装置及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2755220B2 (ja) |
-
1995
- 1995-08-30 JP JP7222384A patent/JP2755220B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0969573A (ja) | 1997-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880493B2 (en) | Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device | |
JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
US6348808B1 (en) | Mobile ionic contamination detection in manufacture of semiconductor devices | |
US5486772A (en) | Reliability test method for semiconductor trench devices | |
US6239606B1 (en) | Method to perform IDDQ testing in the presence of high background leakage current | |
US20050156605A1 (en) | Circuits for transistor testing | |
US20020186036A1 (en) | Combination optical and electrical metrology apparatus | |
US6150669A (en) | Combination test structures for in-situ measurements during fabrication of semiconductor devices | |
EP1118867B1 (en) | Method for testing a CMOS integrated circuit | |
KR100707585B1 (ko) | Mos 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법 | |
JP2755220B2 (ja) | 半導体集積回路装置及びその検査方法 | |
US6239609B1 (en) | Reduced voltage quiescent current test methodology for integrated circuits | |
US6977512B2 (en) | Method and apparatus for characterizing shared contacts in high-density SRAM cell design | |
JP2004253564A (ja) | 半導体装置の評価用teg,及び評価方法 | |
US7023230B1 (en) | Method for testing IDD at multiple voltages | |
US11631620B2 (en) | Semiconductor device and method of testing a semiconductor device | |
JPS6148927A (ja) | 半導体装置 | |
JP2519064B2 (ja) | 半導体デバイスのパラメトリック検査方法 | |
JP2928395B2 (ja) | 半導体素子の信頼性試験方法 | |
KR100430419B1 (ko) | 반도체 소자의 전기적 특성 검사방법 | |
JPS63124442A (ja) | 半導体素子の検査方法 | |
TW202009501A (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
JPH0595045U (ja) | 半導体装置 | |
JPH06302767A (ja) | テストパターン | |
JPH04146644A (ja) | 半導体評価装置およびそれを用いたtddb試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980203 |