JPS6118144A - 半導体デバイス測定装置 - Google Patents
半導体デバイス測定装置Info
- Publication number
- JPS6118144A JPS6118144A JP13982384A JP13982384A JPS6118144A JP S6118144 A JPS6118144 A JP S6118144A JP 13982384 A JP13982384 A JP 13982384A JP 13982384 A JP13982384 A JP 13982384A JP S6118144 A JPS6118144 A JP S6118144A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- unit semiconductor
- wafer
- common line
- probes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は半導体デバイス測定装置に関するものであっ
て、特に一度に大量の単位半導体デバイスを測定するパ
ラレル・ウェハテストができる半導体デバイス測定装置
に関する。
て、特に一度に大量の単位半導体デバイスを測定するパ
ラレル・ウェハテストができる半導体デバイス測定装置
に関する。
［従来技術］
従来、この種の装置として第１図に示すものがあった。
第１図は、従来の半導体デバイス測定装置によるパラレ
ル・ウェハテストの構成の一例を示す図である。半導体
デバイス２０は相互に隣接する多数の単位半導体デバイ
スで構成されるが、ここでは説明の便宜上、４個の単位
半導体デバイス２１．２２．２３．２４のみを示す。各
単位半導体デバイスは、被測定用ウェハのｐ形基板１と
Ｎ膨拡散層２ａ ｌ ２ｂ 、２０とシリコン酸化膜３
ａ、３ｂ、３ｃ、３ｄとアルミ配線層４ａ ＊ ４ ｂ
＊４０を層状に積層して構成される。測定用固定プロ
ーブのビン数は多数ピンで構成されるが、ここでは説明
の便宜上、各単位半導体デバイスに３ビンずつ接触する
場合について示す。すなわち、１組の測定用固定プロー
ブ（５ａ、５ｂ、５Ｃ）のそれぞれの測定端は、単位半
導体デバイス２１の１組のアルミ配線ＩＩ （４８１４
ｂ 、 ４０ ’）のそれぞれに接触される。また、１
組の測定用固定プローブ（５ａ、５ｂ、５ｃ）のそれぞ
れの他端は外部測定装置１１に接続される。他の組の測
定用固定プローブ（６ａ 、 ６ｂ、 ６０ ）ｌ
（７ａ ｌ ７ｂ 。
ル・ウェハテストの構成の一例を示す図である。半導体
デバイス２０は相互に隣接する多数の単位半導体デバイ
スで構成されるが、ここでは説明の便宜上、４個の単位
半導体デバイス２１．２２．２３．２４のみを示す。各
単位半導体デバイスは、被測定用ウェハのｐ形基板１と
Ｎ膨拡散層２ａ ｌ ２ｂ 、２０とシリコン酸化膜３
ａ、３ｂ、３ｃ、３ｄとアルミ配線層４ａ ＊ ４ ｂ
＊４０を層状に積層して構成される。測定用固定プロ
ーブのビン数は多数ピンで構成されるが、ここでは説明
の便宜上、各単位半導体デバイスに３ビンずつ接触する
場合について示す。すなわち、１組の測定用固定プロー
ブ（５ａ、５ｂ、５Ｃ）のそれぞれの測定端は、単位半
導体デバイス２１の１組のアルミ配線ＩＩ （４８１４
ｂ 、 ４０ ’）のそれぞれに接触される。また、１
組の測定用固定プローブ（５ａ、５ｂ、５ｃ）のそれぞ
れの他端は外部測定装置１１に接続される。他の組の測
定用固定プローブ（６ａ 、 ６ｂ、 ６０ ）ｌ
（７ａ ｌ ７ｂ 。
７０）ｌ （ｓａ、８ｉ ８ｃ）にツイテも同様であ
る。各単位半導体デバイス上の１組の測定用固定プロー
ブの少なくとも１個は、隣接する単位半導体デバイス上
の１＠の測定用固定プローブの対応する少なくとも１個
に少なくとも１本の共通ラインで接続されるが、ここで
は説明の便宜上、各単位半導体デバイス上の１個の測定
用固定プローブが、隣接する単位半導体デバイス上の対
応する１個の測定用固定プローブに１本の共通ラインで
接続される場合について示す。すなわち、測定用固定プ
ローブ５ ａ＋ ６ ａ、７ ａ ＊ ８ ａが共通ラ
イン９で接続され、被測定単位半導体デバイス間の共通
ライン９を１本としている。１個の単位半導体デバイス
を測定するときには、４組の測定用固定プローブ（５ａ
、５ｂ、５０）、（６ａ、６１１゜６０）ｌ （７８
，７ｂｌ ７Ｃ）１ （８ａ、８ｂ。
る。各単位半導体デバイス上の１組の測定用固定プロー
ブの少なくとも１個は、隣接する単位半導体デバイス上
の１＠の測定用固定プローブの対応する少なくとも１個
に少なくとも１本の共通ラインで接続されるが、ここで
は説明の便宜上、各単位半導体デバイス上の１個の測定
用固定プローブが、隣接する単位半導体デバイス上の対
応する１個の測定用固定プローブに１本の共通ラインで
接続される場合について示す。すなわち、測定用固定プ
ローブ５ ａ＋ ６ ａ、７ ａ ＊ ８ ａが共通ラ
イン９で接続され、被測定単位半導体デバイス間の共通
ライン９を１本としている。１個の単位半導体デバイス
を測定するときには、４組の測定用固定プローブ（５ａ
、５ｂ、５０）、（６ａ、６１１゜６０）ｌ （７８
，７ｂｌ ７Ｃ）１ （８ａ、８ｂ。
８ｃ）のうちのいずれかの組が単独で単位半導体デバイ
スに接触するのみであり、共通ライン９は存在しない。
スに接触するのみであり、共通ライン９は存在しない。
しかし、半導体デバイス２０の４個の単位半導体デバイ
ス２１．２２，２３．２４を同時に測定するときには、
４組の測定用固定プローブ＜５８．５ｂ、５Ｃ）１
（６８，６ｂ、θＣ）１ （７ａｌ ７ｂ、７０）ｌ
（８ａ１８ｂ、８０）のそれぞれの組が同時に単位
半導体デバイス２１゜２２．２３．２４のそれぞれに接
触し、共通ライン９が１本以上存在するようになる。ウ
ェハのｐ形基板１に負方向の電圧を加えて使用する半導
体デバイスの測定時においては、ウェハのｐ形基板１に
負方向の電圧が加えられ、測定用固定プローブに正方向
の電圧または角方向の電圧またはＧＮＤレベルの電圧が
加えられる。すなわち、１個の単位半導体デバイスの測
定時には、４組の測定用固定プローブ（５ａ、５ｂ、５
ｃ ）ｌ （６ａ、６ｂ、６０）１ （７ａ、７ｂ
、７Ｃ）１ （８ａ、８ｂ、８ｃ）のいずれかの組に
単独に正方向の電圧または負方向の電圧またはＧＮＤレ
ベルの電圧が加えられて測定が行なわれる。これに対し
、４個の単位半導体デバイスの同時測定時には、４組の
測定用固定プローブ（５ａ ｌ ５ｂ Ｉ ５Ｃ）ｌ
（６ａ、５ｂ、６Ｃ）ｌ （７ａ、７ｂ、７０）、
（８ａ 、 ８ｂ 、 ８０ ）のそれぞれの組に
、同時に正方向の電圧または負方向の電圧またはＧＮＤ
レベルの電圧が加えられて測定、すなわちパラレル・ウ
ェハテストが行なわれる。したがって、パラレル・ウェ
ハテスト時には、たとえば、単位半導体デバイス２４の
Ｎ形拡散１１２とウェハのｐ形基板１問にショート状態
１０があると、共通ライン９が測定用固定プローブ８ａ
、アルミ配線層４．Ｎ形拡散１！２．ショート状［１０
を経由してウェハのｐ形基板１に電気的に導通し、ウェ
ハのｐ形基板１に加えられている負方向の電圧が共通ラ
イン９に加えられている電圧により変化するため、３組
の測定用固定プローブ（５ａ 、 ５ｂ ＊ ５ｃ ）
＋（６ａ 、 ６６、６０ ）ｌ （７ａ ｌ ７ｂ、
７Ｃ）で測定している各単位半導体デバイスの測定が
正常に行なわれないことがあった。
ス２１．２２，２３．２４を同時に測定するときには、
４組の測定用固定プローブ＜５８．５ｂ、５Ｃ）１
（６８，６ｂ、θＣ）１ （７ａｌ ７ｂ、７０）ｌ
（８ａ１８ｂ、８０）のそれぞれの組が同時に単位
半導体デバイス２１゜２２．２３．２４のそれぞれに接
触し、共通ライン９が１本以上存在するようになる。ウ
ェハのｐ形基板１に負方向の電圧を加えて使用する半導
体デバイスの測定時においては、ウェハのｐ形基板１に
負方向の電圧が加えられ、測定用固定プローブに正方向
の電圧または角方向の電圧またはＧＮＤレベルの電圧が
加えられる。すなわち、１個の単位半導体デバイスの測
定時には、４組の測定用固定プローブ（５ａ、５ｂ、５
ｃ ）ｌ （６ａ、６ｂ、６０）１ （７ａ、７ｂ
、７Ｃ）１ （８ａ、８ｂ、８ｃ）のいずれかの組に
単独に正方向の電圧または負方向の電圧またはＧＮＤレ
ベルの電圧が加えられて測定が行なわれる。これに対し
、４個の単位半導体デバイスの同時測定時には、４組の
測定用固定プローブ（５ａ ｌ ５ｂ Ｉ ５Ｃ）ｌ
（６ａ、５ｂ、６Ｃ）ｌ （７ａ、７ｂ、７０）、
（８ａ 、 ８ｂ 、 ８０ ）のそれぞれの組に
、同時に正方向の電圧または負方向の電圧またはＧＮＤ
レベルの電圧が加えられて測定、すなわちパラレル・ウ
ェハテストが行なわれる。したがって、パラレル・ウェ
ハテスト時には、たとえば、単位半導体デバイス２４の
Ｎ形拡散１１２とウェハのｐ形基板１問にショート状態
１０があると、共通ライン９が測定用固定プローブ８ａ
、アルミ配線層４．Ｎ形拡散１！２．ショート状［１０
を経由してウェハのｐ形基板１に電気的に導通し、ウェ
ハのｐ形基板１に加えられている負方向の電圧が共通ラ
イン９に加えられている電圧により変化するため、３組
の測定用固定プローブ（５ａ 、 ５ｂ ＊ ５ｃ ）
＋（６ａ 、 ６６、６０ ）ｌ （７ａ ｌ ７ｂ、
７Ｃ）で測定している各単位半導体デバイスの測定が
正常に行なわれないことがあった。
従来の半導体デバイス測定装置によるパラレル・ウェハ
テストは以上のような方法で実施されているため、「良
品」と判定されるべき単位半導体デバイスを「不良品」
と判定する可能性がある欠点があった。
テストは以上のような方法で実施されているため、「良
品」と判定されるべき単位半導体デバイスを「不良品」
と判定する可能性がある欠点があった。
［発明の概要］
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、それゆえに、この発明の主たる目
的は、誤測定がなくかつテスト費用が安価なパラレル・
ウェハテストができる半導体デバイス測定装置を提供す
ることである。
めになされたもので、それゆえに、この発明の主たる目
的は、誤測定がなくかつテスト費用が安価なパラレル・
ウェハテストができる半導体デバイス測定装置を提供す
ることである。
この発明を要約すれば、半導体デバイスは複数個の単位
半導体デバイスからなり、各単位半導体デバイスの各電
極に接触される複数個のプローブを備え、各単位半導体
デバイス上の少なくとも１個のプローブを、隣接する単
位半導体デバイス上の対応する少なくとも１個のプロー
ブに少な（とも１本の共通線で接続し、各単位半導体デ
バイス上の上記少なくとも１個のプローブと少なくとも
１本の共通線間にそれぞれ分離手段を設け、ウェハの回
路の試験において各単位半導体デバイス上の上記少なく
とも１個のプローブのうちにウェハに導通しているもの
があるときに、このプローブの分離手段を分離動作させ
て、このプローブを上記少なくとも１本の共通線から分
離するよう（した半導体デバイス測定装置である。
半導体デバイスからなり、各単位半導体デバイスの各電
極に接触される複数個のプローブを備え、各単位半導体
デバイス上の少なくとも１個のプローブを、隣接する単
位半導体デバイス上の対応する少なくとも１個のプロー
ブに少な（とも１本の共通線で接続し、各単位半導体デ
バイス上の上記少なくとも１個のプローブと少なくとも
１本の共通線間にそれぞれ分離手段を設け、ウェハの回
路の試験において各単位半導体デバイス上の上記少なく
とも１個のプローブのうちにウェハに導通しているもの
があるときに、このプローブの分離手段を分離動作させ
て、このプローブを上記少なくとも１本の共通線から分
離するよう（した半導体デバイス測定装置である。
この発明の上述の目的およびその他の目的と特徴は、図
面を参照して行なう以下の詳細な説明から一層明らかと
なろう。
面を参照して行なう以下の詳細な説明から一層明らかと
なろう。
［発明の実施例］
以下、この発明の実施例を図によって説明する。
第２図は、この発明の実施例である半導体デバイス測定
装置によるパラレル・ウェハテストの構成を示す図であ
る。なお、この発明の詳細な説明において、第１図の説
明と重複する部分については適宜その説明を省略する。
装置によるパラレル・ウェハテストの構成を示す図であ
る。なお、この発明の詳細な説明において、第１図の説
明と重複する部分については適宜その説明を省略する。
この発明によるパラレル・ウェハテストの構成が第１図
の従来のパラレル・ウェハテストのｍ成と異なる点は以
下の点である。共通ライン９により接続される４個の測
定用固定プローブ５ａｌ ６ａ、７ａ＋ ８ａをその共
通ライン９から電気的に絶縁するために、測定用同定プ
ローブ５ａと共通ライン９間に分離用リレー１２を、測
定用固定プローブ６ａと共通ライン９間に分離用リレー
１３を、測定用固定プローブ７ａと共通ライン９１Ｉｌ
に分離用リレー１４を、測定用固定プローブ８ａと共通
ライン９間に分離用リレー１５を挿入した点である。
の従来のパラレル・ウェハテストのｍ成と異なる点は以
下の点である。共通ライン９により接続される４個の測
定用固定プローブ５ａｌ ６ａ、７ａ＋ ８ａをその共
通ライン９から電気的に絶縁するために、測定用同定プ
ローブ５ａと共通ライン９間に分離用リレー１２を、測
定用固定プローブ６ａと共通ライン９間に分離用リレー
１３を、測定用固定プローブ７ａと共通ライン９１Ｉｌ
に分離用リレー１４を、測定用固定プローブ８ａと共通
ライン９間に分離用リレー１５を挿入した点である。
このように、各測定用固定プローブ５ａ 、 ６ａ 。
７ａ、８ａと共通ライン９間にそれぞれ分離用リレー１
２．１３．１４．１５を挿入することにより、たとえば
、測定用固定プローブ８ａが接触している単位半導体デ
バイス２４のＮ膨拡散１２とウェハのｐ形基板１間にシ
ョート状態１０があり、このためこの単位半導体デバイ
ス２４が不良単位半導体デバイスと判定された瞬間に、
分離用リレー１５をオフにして共通ライン９と測定用固
定プローブ８ａを電気的に絶縁する。したがって、パラ
レル・ウェハテスト時に共通ライン９に加えられている
電圧が測定用同定プローブＦ３ａ、アルミ配線層４．Ｎ
膨拡散層２．ショート状態１０を経由して、ウェハのｐ
形基板１に影響を与えることがなくなるため、パラレル
・ウェハテストが正常に行なわれることになる。
２．１３．１４．１５を挿入することにより、たとえば
、測定用固定プローブ８ａが接触している単位半導体デ
バイス２４のＮ膨拡散１２とウェハのｐ形基板１間にシ
ョート状態１０があり、このためこの単位半導体デバイ
ス２４が不良単位半導体デバイスと判定された瞬間に、
分離用リレー１５をオフにして共通ライン９と測定用固
定プローブ８ａを電気的に絶縁する。したがって、パラ
レル・ウェハテスト時に共通ライン９に加えられている
電圧が測定用同定プローブＦ３ａ、アルミ配線層４．Ｎ
膨拡散層２．ショート状態１０を経由して、ウェハのｐ
形基板１に影響を与えることがなくなるため、パラレル
・ウェハテストが正常に行なわれることになる。
なお、上記実施例では、測定用固定プローブと共通ライ
ン間に分離用リレーを挿入したが、この代わりにＳＳＲ
（ソリッド・ステート・リレー）やフォト・カプラなと
電気的アイソレーション・デバイスを挿入してもよい。
ン間に分離用リレーを挿入したが、この代わりにＳＳＲ
（ソリッド・ステート・リレー）やフォト・カプラなと
電気的アイソレーション・デバイスを挿入してもよい。
また、上記実施例では、半導体デバイスがウェハのｐ形
基板１とＮ膨拡散層２を含む場合について説明したが、
半導体デバイスがウェハのＮ形基板とｐ膨拡散層を含む
場合であってもよい。
基板１とＮ膨拡散層２を含む場合について説明したが、
半導体デバイスがウェハのＮ形基板とｐ膨拡散層を含む
場合であってもよい。
また、上記実施例では、半導体デバイスの４個の単位半
導体デバイスを同時に測定する場合および１本の共通ラ
イン９で測定する場合について説明したが、同時に測定
される単位半導体デバイスの個数は２個以上いくらであ
ってもよく、また共通ライン９も１本以上いくらであっ
てもよい。
導体デバイスを同時に測定する場合および１本の共通ラ
イン９で測定する場合について説明したが、同時に測定
される単位半導体デバイスの個数は２個以上いくらであ
ってもよく、また共通ライン９も１本以上いくらであっ
てもよい。
［発明の効果］
以上のようにこの発明によれば、半導体デバイスは複数
個の単位半導体デバイスからなり、各単位半導体デバイ
スの各電極に接触される複数個のプローブを備え、各単
位半導体デバイス上の少なくとも１個のプローブを、隣
接する単位半導体デバイス上の対応する少なくとも１個
のプローブに少なくとも１本の共通線で接続し、各単位
半導体デバイス上の上記少なくとも１個のプローブと少
なくとも１本の共通Ｓ間にそれぞれ分離手段を設け、ウ
ェハの回路の試験において各単位半導体デバイス上の上
記少なくとも１個のプローブの内にウェハに導通してい
るものがあるときに、このプローブの分離手段を分離動
作させて、このプローブを上記少なくとも１本の共通線
から分離するようにしたので、誤測定のないパラレル・
ウェハテストができる。したがって、「良品Ｊと判定さ
れるべき単位半導体デバイスを「不良品Ｊと判定する誤
測定に伴う経済的損失を防ぐことができるとともに、単
位半導体デバイスごとに試験する場合に比べてテスト費
用を安くすることができる。
個の単位半導体デバイスからなり、各単位半導体デバイ
スの各電極に接触される複数個のプローブを備え、各単
位半導体デバイス上の少なくとも１個のプローブを、隣
接する単位半導体デバイス上の対応する少なくとも１個
のプローブに少なくとも１本の共通線で接続し、各単位
半導体デバイス上の上記少なくとも１個のプローブと少
なくとも１本の共通Ｓ間にそれぞれ分離手段を設け、ウ
ェハの回路の試験において各単位半導体デバイス上の上
記少なくとも１個のプローブの内にウェハに導通してい
るものがあるときに、このプローブの分離手段を分離動
作させて、このプローブを上記少なくとも１本の共通線
から分離するようにしたので、誤測定のないパラレル・
ウェハテストができる。したがって、「良品Ｊと判定さ
れるべき単位半導体デバイスを「不良品Ｊと判定する誤
測定に伴う経済的損失を防ぐことができるとともに、単
位半導体デバイスごとに試験する場合に比べてテスト費
用を安くすることができる。
第１図は、従来の半導体デバイス測定装置によるパラレ
ル・ウェハテストの構成の一例を示す図である。 第２図は、この発明の実施例である半導体デバイス測定
装置によるパラレル・ウェハテストの構成を示す図であ
る。 図において、１はウェハのＰ形層板、２はＮ膨拡散層、
３はシリコン酸化膜、４はアルミ配ＩＩ！。 ５ａ＋ ５ｂ、５ｃ＋ ５ａ、ｅｂ、５ｃ、７ａ＋ ７
ｂ 、７ｃ ｌ ８ａ ＋ ８ｂ ＊ ９ｃは測定用固
定プローブ、９は共通ライン、１０はＮ膨拡散層とウェ
ハのＰ形番板間のショート状態、１１は外部測定装置、
１２．１３，１４．１５は分離用リレー、２０は半導体
デバイス、２１； ２２，２３．２４は単位半導体デバ
イスである。 なお各図中同一符号は同一または相当部分を示すものと
する。
ル・ウェハテストの構成の一例を示す図である。 第２図は、この発明の実施例である半導体デバイス測定
装置によるパラレル・ウェハテストの構成を示す図であ
る。 図において、１はウェハのＰ形層板、２はＮ膨拡散層、
３はシリコン酸化膜、４はアルミ配ＩＩ！。 ５ａ＋ ５ｂ、５ｃ＋ ５ａ、ｅｂ、５ｃ、７ａ＋ ７
ｂ 、７ｃ ｌ ８ａ ＋ ８ｂ ＊ ９ｃは測定用固
定プローブ、９は共通ライン、１０はＮ膨拡散層とウェ
ハのＰ形番板間のショート状態、１１は外部測定装置、
１２．１３，１４．１５は分離用リレー、２０は半導体
デバイス、２１； ２２，２３．２４は単位半導体デバ
イスである。 なお各図中同一符号は同一または相当部分を示すものと
する。
Claims (1)
- 半導体デバイスのウェハの回路を試験する装置であって
、前記半導体デバイスは相互に隣接する複数個の単位半
導体デバイスからなり、前記各単位半導体デバイスはウ
ェハと該ウェハ上に形成される複数個の素子を含み、か
つ前記各単位半導体デバイスの外表部には複数個の電極
が設けられており、前記各単位半導体デバイスの各電極
に接触される複数個のプローブを備え、前記複数のプロ
ーブの各プローブが独立して接続され、前記各プローブ
を前記各電極に接触して前記ウェハの回路を測定する外
部測定装置と、前記各単位半導体デバイス相互間におい
ては、前記各単位半導体デバイス上の各プローブの少な
くとも１個を、隣接する前記単位半導体デバイス上の対
応する各プローブの少なくとも１個に接続する少なくと
も１本の共通線とを備え、前記各単位半導体デバイス上
の前記少なくとも１個のプローブと前記少なくとも１本
の共通線間に設けられ、前記各単位半導体デバイス上の
前記少なくとも１個のプローブを前記少なくとも１本の
共通線から分離するための分離手段を備え、前記ウェハ
の回路の試験において、前記単位半導体デバイス上の前
記少なくとも１個のプローブが前記ウェハに導通してい
るときに、該プローブの前記分離手段を分離動作させて
、該プローブを前記少なくとも１本の共通線から分離す
るようにした半導体デバイス測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13982384A JPS6118144A (ja) | 1984-07-04 | 1984-07-04 | 半導体デバイス測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13982384A JPS6118144A (ja) | 1984-07-04 | 1984-07-04 | 半導体デバイス測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118144A true JPS6118144A (ja) | 1986-01-27 |
Family
ID=15254300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13982384A Pending JPS6118144A (ja) | 1984-07-04 | 1984-07-04 | 半導体デバイス測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118144A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377342A (ja) * | 1989-08-18 | 1991-04-02 | Matsushita Electron Corp | 半導体集積回路の検査方法 |
| JP2006196546A (ja) * | 2005-01-11 | 2006-07-27 | Nec Electronics Corp | ウエハ検査装置及びウエハ検査方法 |
-
1984
- 1984-07-04 JP JP13982384A patent/JPS6118144A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377342A (ja) * | 1989-08-18 | 1991-04-02 | Matsushita Electron Corp | 半導体集積回路の検査方法 |
| JP2006196546A (ja) * | 2005-01-11 | 2006-07-27 | Nec Electronics Corp | ウエハ検査装置及びウエハ検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444366A (en) | Wafer burn-in and test system | |
| JP4387125B2 (ja) | 検査方法及び検査装置 | |
| KR20070057378A (ko) | 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법. | |
| US3882532A (en) | Externally accessing mechanically difficult to access circuit nodes in integrated circuits | |
| TW529110B (en) | Film carrier tape and method of evaluating the same | |
| JPS6118144A (ja) | 半導体デバイス測定装置 | |
| US11372024B2 (en) | Probe card test apparatus | |
| JPS6348185B2 (ja) | ||
| JPS6148978A (ja) | アクテイブマトリクス基板 | |
| TW398050B (en) | Semiconductor device testing circuit and its testing method | |
| JP3575073B2 (ja) | 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置 | |
| JPS6376340A (ja) | 集積回路チツプの外周部の欠陥検出装置 | |
| JPS6143441A (ja) | 半導体装置のテスト方法 | |
| WO2022048249A1 (zh) | 半导体结构 | |
| US7233152B2 (en) | Short detection circuit and short detection method | |
| JPS59119276A (ja) | 絶縁抵抗測定装置 | |
| JPS6231148A (ja) | 半導体装置 | |
| JPH03286545A (ja) | 半導体装置 | |
| JPS59500840A (ja) | メモリの加速試験用のパッド | |
| JP2003051521A (ja) | 接続孔モニタ及び半導体装置 | |
| JPH02180046A (ja) | 半導体ウェハー | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPS6167238A (ja) | 半導体装置 | |
| JPH0529140B2 (ja) | ||
| JPH05198633A (ja) | 半導体ウエハ用プローバ |