JPH07118527B2 - イメージセンサの製造方法 - Google Patents

イメージセンサの製造方法

Info

Publication number
JPH07118527B2
JPH07118527B2 JP2277815A JP27781590A JPH07118527B2 JP H07118527 B2 JPH07118527 B2 JP H07118527B2 JP 2277815 A JP2277815 A JP 2277815A JP 27781590 A JP27781590 A JP 27781590A JP H07118527 B2 JPH07118527 B2 JP H07118527B2
Authority
JP
Japan
Prior art keywords
film
layer
doped
doping
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2277815A
Other languages
English (en)
Other versions
JPH04154168A (ja
Inventor
純二 岡田
啓志 藤曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2277815A priority Critical patent/JPH07118527B2/ja
Priority to US07/774,956 priority patent/US5213984A/en
Publication of JPH04154168A publication Critical patent/JPH04154168A/ja
Publication of JPH07118527B2 publication Critical patent/JPH07118527B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はファクシミリ等の入力部に使用されるイメージ
センサに係り、特に薄膜積層構造の受光素子がビット毎
に分離する構造のイメージセンサ、例えばフォトダイオ
ードとブロッキングダイオードとを極性を逆向きに直列
に接続した受光素子を複数個ライン状に並べて形成され
るイメージセンサの製造方法に関する。
(従来の技術) 従来、ファクシミリ等の画像読み取りに使用されるイメ
ージセンサは、例えば第7図に示すように、フォトダイ
オードPD1とブロッキングダイオードとして機能するフ
ォトダイオードPD2とが互いに逆極性になるように直列
に接続して一つの受光素子70を形成し、この受光素子70
を複数個ライン状に並べて構成するものが提案されてい
る。前記フォトダイオードPD1及びフォトダイオードPD2
は、下部電極(金属電極)72,光電変換層(a−Si(ア
モルファスシリコン)層)73,上部電極(透明電極)74
を順次基板71上に積層した薄膜サンドイッチ構造で形成
されている。
上記イメージセンサの信号の読み出しについて第8図を
参照して説明する。
すなわち、シフトレジスタSRによってフォトダイオード
PD1が走査されて順次信号が印加され、逆バイアスされ
たフォトダイオードPD1に電荷が充電される。そして、
走査が一巡する間にフォトダイオードPD1に光が照射さ
れ、その光の照射光量に応じた電荷が放電される。そし
て、次に読み出しパルスをシフトレジスタSRによって順
次印加し、各フォトダイオードPD1に前記放電量に応じ
た電荷が再充電され、再充電により流れる電流を読取回
路80を介して読み取ることにより時系列的に各画像信号
を抽出するものである(特開昭58−56363号公報参
照)。
上記読み取り方法において、フォトダイオードPD2はス
イッチングダイオードとして働くので、大きい順方向電
流が得られる構造が望ましい。従って、金属電極とa−
Si層(ノンドープ)とが接するショットキー構造より、
金属電極とa−Si層(ノンドープ)との間にドーピング
a−Si層を介在させたオーミックコンタクト構造をとる
ことが有効となる。
上記構造を得るため従来の製造方法は、基板上にクロム
(Cr)等の金属を全面着膜し、フォトリソ法によりパタ
ーニングして下部電極を形成し、次いでドーピングa−
Si膜,ノンドープa−Si膜を連続して着膜し、フォトリ
ソ法によりパターニングしてドーピングa−Si層,ノン
ドープa−Si層を形成していた。
(発明が解決しようとする課題) しかしながら従来の製造方法によると、ドーピングa−
Si層73aは、例えば第7図に示すように、ノンドープa
−Si層73bと同一パターンに形成されてしまう。従っ
て、光電変換層73のうち光電変換に使用されるエリア外
にドーピングa−Si層73aが存在するので、この部分が
大きな容量部となり検出される信号出力が小さくなると
いう問題点があった。
そこで、ドーピングa−Si層と下部電極72の大きさを同
一にするため、第6図(a)乃至(g)に示すように、
基板71上にクロム72′を着膜(第6図(a))、クロム
72′をパターニングして下部電極72を形成(第6図
(b))、ドーピングしたa−Si層73a′を着幕(第6
図(c))、これをパターニングしてドーピングa−Si
層73aを形成(第6図(d))、ノンドープa−Si膜73
b′及び酸化インジウム・スズ膜74′を着膜(第6図
(e))、これらをパターニングしてノンドープa−Si
層73b及び透明電極74を形成(第6図(f))、絶縁層7
5の着膜及びパターニング、配線金属76の着膜及びパタ
ーニング(第6図(g))を順次行なう方法が提案され
ている。
ところが上記製造方法によると、下部電極72とドーピン
グa−Si層73aはそれぞれ別のマスクによるレジストパ
ターンを形成してパターニングされるので、第9図
(a)(b)に示すように下部電極72とドーピングa−
Si層73aを同一幅で形成しようとする場合、マスクずれ
により下部電極72外に存在するドーピングa−Si層73a
が容量部を形成し、前記従来例の製造方法と同様に検出
される信号出力が小さくなるという問題点があった。
また、ドーピングa−Si層73aが下部電極72からはみ出
すことを防ぐため、ドーピングa−Si層73aのエリアを
小さめにパターニングすることも考えられるが(第9図
(c))、下部電極72を有効に利用することができない
という欠点がある。
本発明は上記実情に鑑みてなされたもので、二つのフォ
トダイオード同士を極性を逆向きに直列に接続した受光
素子を複数個ライン状に並べて形成されるイメージセン
サにおいて、高感度のイメージセンサを得ることができ
る製造方法を提供することを目的とする。
(課題を解決するための手段) 上記従来例の問題点を解消するため請求項1に係るイメ
ージセンサの製造方法は、次の工程を具備することを特
徴としている。
第1の工程として、基板上に金属膜を着膜する。
第2の工程として、該金属膜上にドーピングa−Si膜を
着膜する。
第3の工程として、化ドーピングa−Si膜及び前記金属
膜をフォトリソ法により連続してエッチングしてドーピ
ングa−Si層及び電極を形成する。
第4の工程として、ドーピングa−Si層にリエッチ処理
を施す。
第5の工程として、前工程で形成された電極及びドーピ
ングa−Si層を覆うようにノンドープa−Si膜を着膜す
る。
第6の工程として、該ノンドープa−Si膜上に透明導電
膜を着膜する。
第7の工程として、該透明導電膜及びノンドープa−Si
膜をフォトリソ法によりエッチングして互に分離された
一対の透明電極及びノンドープa−Si層を形成するとと
もに、前記ドーピングa−Si層を分離し、極性が逆とな
るように接続された2個のフォトダイオードを形成す
る。
また、請求項2に係るイメージセンサの製造方法は、次
の工程を具備することを特徴としている。
第1の工程として、基板上に絶縁層を形成する。
第2の工程として、基絶縁層上に金属膜を着膜する。
第3の工程として、該金属膜上にドーピングa−Si膜を
着膜する。
第4の工程として、該ドーピングa−Si膜及び前記金属
膜をフォトリソ法により連続してエッチングしてドーピ
ングa−Si層及び電極を形成する。
第5の工程として、ドーピングa−Si層にリエッチ処理
を施す。
第6の工程として、前工程で形成された電極及びドーピ
ングa−Si層を覆うようにノンドープa−Si膜を着膜す
る。
第7の工程として、該ノンドープa−Si膜上に透明導電
膜を着膜する。
第8の工程として、該透明導電膜及びノンドープa−Si
膜をフォトリソ法によりエッチングして互に分離された
一対の透明電極及びノンドープa−Si層を形成するとと
もに、前記ドーピングa−Si層を分離し、極性が逆とな
るように接続された2個のフォトダイオードを形成す
る。
(作用) 請求項1の発明方法によれば、電極及びドーピングa−
Si層をフォトリソ法により同一レジストパターンを用い
て連続してエッチングし、ドーピングa−Si層にリエッ
チ処理を施したので、電極とドーピングa−Si層とを同
一幅の形状にすることができる。
また、請求項2の発明方法によれば、電極の下層に保護
膜を形成したので、ドーピングa−Si層にリエッチ処理
を施す際に基板に損傷を与えることを防止することがで
きる。
(実施例) 本発明方法で作製されたイメージセンサの受光素子部分
について第1図(f)を参照しながら説明する。
この受光素子70は、ガラス基板1と、クロム(Cr)等の
金属電極2,ドーピングa−Si層3,ノンドープa−Si層4,
酸化インジウム・スズ等の透明導電膜で形成された透明
電極5,ポリイミド等の絶縁層6を前記ガラス基板1上に
順次積層およびパターニングして形成したフォトダイオ
ードPD1及びフォトダイオードPD2と、フォトダイオード
PD1及びPD2を覆う層間絶縁膜6と、この層間絶縁膜6に
形成されたコンタクト孔7と、このコンタクト孔7を介
して前記フォトダイオードPD1及びPD2の透明電極5にバ
リヤメタル層8を介して接続される引き出し配線9と、
から構成されている。フォトダイオードPD2はスイッチ
ングダイオードとして働くブロッキングダイオードとし
て機能している。
バリヤメタル層8は引き出し配線9と同じパターン形状
で形成され、高融点金属(例えばTi,TiN,Ni,Cr,Ta,Mo,
W)又はこれらの合金を材料としている。
フォトダイオードPD1,PD2の金属電極2は、受光エリア
の面積と同じ大きさで形成されている。すなわち、フォ
トダイオードPD1,PD2の金属電極2はドーピングa−Si
層3と同一幅の形状で形成され、引き出し配線9の下方
位置に金属電極2が存在しないように構成されている。
また、引き出し配線9の一方は、金属電極2と同時に形
成された共通電極配線10にコンタクト孔7を介して接続
されている。
上記構造の受光素子70はアレイ状に複数配置され(第8
図)、各受光素子70はそれぞれ共通電極配線10に接続さ
れている。この共通電極配線10の一端には読取回路80が
接続され、各ビットの信号出力を読み取るようになって
いる。
この受光素子の製造方法について第1図(a)乃至
(f)を参照しながら説明する。
ガラス基板1上にクロム(Cr),チタン(Ti),タンタ
ル(Ta)等の金属膜2′を蒸着又はスパッタ法により70
0Å程度の膜厚に着膜する。
次に、ドーピングしたa−Si膜(n型またはp型)3′
をP−CVD法により着膜する。ドーピングa−Si膜3′
は、n型の場合には100%のシラン(SiH4)ガスに1%
のホスフィン(PH3)をドーピングしたガスを用いる。
p型の場合には100%のシラン(SiH4)に1%のジボラ
ンB2H6をドーピングしたガスを用いる。また、着膜温度
は180〜300℃とし、膜厚は1000Å以下程度に形成する。
ドーピングa−Si膜3′上にフォトリソ法によりレジス
トパターン(図示せず)を形成し、先ずドーピングa−
Si膜3′をドライエッチングまたはウエットエッチング
によりパターニングしてドーピングa−Si層3を形成す
る。このドライエッチングの場合、CF4,SF6,C2ClF5
どのガスを単独または混合して雰囲気中で行なう。ウエ
ットエッチングの場合には、フッ酸,フッ化アンモニウ
ム混合溶液中で行なう。前記レジストパターンは、金属
膜2′(クロム等)のパターニングにも使用されるの
で、次工程で述べる共通電極配線10上にもドーピングa
−Si層3aが残る。
続いて、金属膜2′(クロム等)を硝酸セリウム(金属
膜2′がクロムの場合),過塩素酸混合溶液でウエット
エッチングによりパターニングしてフオトダイオードPD
1及びフォトダイオードPD2の下部電極となる金属電極2
及び共通電極配線10を形成する。この際、クロムエッチ
ング時のサンドエッチが大きいため、ドーピングa−Si
層3は、第3図に示すように、金属電極2からはみ出た
形状となってしまう。第3図中、符号30はレジストパタ
ーンを示している。ドーピングa−Si層3をこの形状の
ままで以後のプロセスを行なうと、金属電極2隣接部に
空洞を生じ、この部分から膜が剥がれ落ちたり、この部
分の上に形成される透明電極4(後述)に断線を生じさ
せてしまう。そこで、金属電極2からはみ出たドーピン
グa−Si層3を取り除くために、ドーピングa−Si層3
について、前記同様のエッチング液を用いてリエッチ処
理を施す。
以上の工程により、金属電極2とドーピングa−Si層3
は第4図に示すように、同一幅の形状に形成することが
できる。その結果、ダイオードの劣化を防止するととも
に、容量も低減できる。また、金属電極2はフォトダイ
オードPDの受光エリアと同じ面積になるような大きさに
構成され、金属電極2はセンサの駆動に必要十分な順方
向電流が得られる電極サイズ以外の部分は、できる限り
小さいサイズとすることのより容量部が生じるのを防い
でいる。
次に、a−Si膜4′(ノンドープ)をP−CVD法によ
り、着膜温度180〜300℃、0.5〜2μmの膜厚で全面に
着膜する。
a−Si膜4′(ノンドープ)を形成した後、酸化インジ
ウム・スズ(ITO)膜5′をスパッタ法を用いて800Å程
度の膜厚で全面に着膜する。
酸化インジウム・スズ(ITO)膜5′上にフォトリソ法
によりレジストパターン(図示せず)を形成し、酸化イ
ンジウム・スズ(ITO)膜5′を塩酸,硝酸混合液によ
りエッチングして透明電極5を形成する。続いて、a−
Si膜4′(ノンドープ)をドライエッチングまたはウエ
ットエッチングによりパターニングしてノンドープa−
Si層4を形成する。ドライエッチングの場合、CF4,S
F6,C2ClF5などのガスを単独または混合して雰囲気中で
行なう。ウエットエッチングの場合には、フッ酸,フッ
化アンモニウム混合溶液中で行なう。このエッチングの
際に、ドーピングa−Si層3を分離して各フォトダイオ
ードに対応するドーピングa−Si層3とするとともに、
共通電極配線10上に残ったドーピングa−Si層3aを除去
することができる。
次いで、ポリイミド(日立化成製PIX−1400又はPIX−88
03,東レ製フォトニース等)を1μm程度の膜厚で塗布
して層間絶縁膜6を形成し、所望の箇所にコンタクト孔
7を形成する。コンタクト孔7の形成場所としては、フ
ォトダイオードPD1,PD2ともに、金属電極2,ドーピング
a−Si層3,ノンドープa−SI層4,透明電極5のサンドイ
ッチ構造以外の部分に作製する。これは、後述する配線
層着膜時に、ITOで形成された透明電極5にスパッタ法
又は蒸着による配線材料のメタルが拡散しても、ダイオ
ード部分に影響を与えないようにし、ダイオードの劣化
(リーク電流が大きくなる)を防止するためである。
次に、配線材料としてバリヤメタル(Cr,Ta,Ti,TiN,Ni,
Mo又はこれらの合金)をスパッタ法又は蒸着により500
Å程度の膜厚に着膜する。前記バリヤメタルは透明電極
5となるITOと配線材料(Al)とのコンタクト抵抗を下
げるために設けたものである。
バリヤメタル着膜後、配線材料(Al)をスパッタ法又は
蒸着により着膜し、フォトリソ法により一枚のマスクで
レジストパターン(図示せず)を形成し、配線材料(A
l)をリン酸,硝酸,酢酸混合溶液にてエッチングし、
更にバリヤメタルをエッチングして引き出し配線9及び
バリヤメタル層8を形成する。この際、バリヤメタルを
モリブデン(Mo)で形成すれば、配線材料(Al)と同じ
エッチング液を使用することができ、プロセスが簡便に
なる。
上記実施例では、ドーピングa−Si層を金属電極側に形
成し、片方側のみをpin構造としたが、第5図に示すよ
うに、透明電極5側にもドーピングa−Si層50を介在さ
せてオーミックコンタクトとしてもよい。この場合、a
−Si膜(ノンドープ)の着膜に続いてドーピングa−Si
膜をP−CVD法により着膜し、a−Si膜(ノンドープ)
のエッチングと同時にエッチングする。
第2図(a)乃至(g)は、本発明の他の実施例を示す
ものである。
第1図に示した方法では、ドーピングa−Si層にリエッ
チ処理を施す際に、エッチング液により下地のガラス基
板1に損傷を与え(例えばガラス基板1がエッチングさ
れる)、イメージセンサの信頼性や歩留りを悪くすると
いう場合があった。本実施例では、先ずガラス基板1上
に窒化シリコン(SiNx)をP−CVD法またはスパッタ法
を用いて3000Å程度の膜厚に着膜して保護膜20を形成す
る。
その後、金属膜2′を着膜し、更にドーピングa−Si膜
3′を着膜し、以後の工程を行なう。以後の工程は第1
図と同様であるので、同一符号を付して詳細な説明は省
略する。
また、本実施例において、保護膜20は窒化シリコン(Si
Nx)の代わりに有機膜であるポリイミドを使用してもよ
い。
(発明の効果) 請求項1の発明方法によれば、金属膜及びドーピングa
−Si層をフォトリソ法により同一マスクを用いて連続し
てエッチングし、ドーピングa−Si層にリエッチ処理を
施したので、電極とドーピングa−Si層とを同一幅の形
状にすることができ、極性が逆となるように接続された
2個のフォトダイオードから成るイメージセンサにおい
て、高感度化を図ることができる。
請求項2の発明方法によれば、電極の下層に保護膜を形
成したので、ドーピングa−Si層にリエッチ処理を施す
際に基板に損傷を与えることを防止し、イメージセンサ
の信頼性及び歩留りの向上を図ることができる。
【図面の簡単な説明】
第1図(a)乃至(f)は本発明方法の一実施例を示す
工程説明図、第2図(a)乃至(g)は本発明方法の一
実施例を示す工程説明図、第3図はドーピングa−Si層
のリエッチ処理を説明するための断面説明図、第4図は
本発明方法における金属電極とドーピングa−Si層との
配置関係を示す平面説明図、第5図は受光素子の他の構
造を示す断面説明図、第6図(a)乃至(g)は受光素
子の製造工程説明図、第7図は受光素子の断面説明図、
第8図はイメージセンサの等価回路図、第9図は従来方
法における金属電極とドーピングa−Si層との配置関係
を示す平面説明図である。 1……ガラス基板 2……金属電極 3……ドーピングa−Si層 4……ノンドープa−Si層 5……透明電極 7……コンタクト孔 9……引き出し配線 20……保護膜 PD1……フォトダイオード PD2……フォトダイオード

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板上に金属膜を着膜する第1の工程と、 該金属膜上にドーピングa−Si膜を着膜する第2の工程
    と、 該ドーピングa−Si膜及び前記金属膜をフォトリソ法に
    より連続してエッチングしてドーピングa−Si層及び電
    極を形成する第3の工程と、 ドーピングa−Si層にリエッチ処理を施す第4の工程
    と、 前工程で形成された電極及びドーピングa−Si層を覆う
    ようにノンドープa−Si膜を着膜する第5の工程と、 該ノンドープa−Si膜上に透明導電膜を着膜する第6の
    工程と、 該透明導電膜及びノンドープa−Si膜をフォトリソ法に
    よりエッチングして互に分離された一対の透明電極及び
    ノンドープa−Si層を形成するとともに、前記ドーピン
    グa−Si層を分離し、極性が逆となるように接続された
    2個のフォトダイオードとする第7の工程と、 を具備するイメージセンサの製造方法。
  2. 【請求項2】基板上に保護膜を形成する第1の工程と、 該保護膜上に金属膜を着膜する第2の工程と、 該金属膜上にドーピングa−Si膜を着膜する第3の工程
    と、 該ドーピングa−Si膜及び前記金属膜をフォトリソ法に
    より連続してエッチングしてドーピングa−Si層及び電
    極を形成する第4の工程と、 ドーピングa−Si層にリエッチ処理を施す第5の工程
    と、 前工程で形成された電極及びドーピングa−Si層を覆う
    ようにノンドープa−Si膜を着膜する第6の工程と、 該ノンドープa−Si膜上に透明導電膜を着膜する第7の
    工程と、 該透明導電膜及びノンドープa−Si膜をフォトリソ法に
    よりエッチングして互に分離された一対の透明電極及び
    ノンドープa−Si層を形成するとともに、前記ドーピン
    グa−Si層を分離し、極性が逆となるように接続された
    2個のフォトダイオードとする第8の工程と、 を具備するイメージセンサの製造方法。
JP2277815A 1990-10-18 1990-10-18 イメージセンサの製造方法 Expired - Lifetime JPH07118527B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2277815A JPH07118527B2 (ja) 1990-10-18 1990-10-18 イメージセンサの製造方法
US07/774,956 US5213984A (en) 1990-10-18 1991-10-11 Method of manufacturing an image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2277815A JPH07118527B2 (ja) 1990-10-18 1990-10-18 イメージセンサの製造方法

Publications (2)

Publication Number Publication Date
JPH04154168A JPH04154168A (ja) 1992-05-27
JPH07118527B2 true JPH07118527B2 (ja) 1995-12-18

Family

ID=17588655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2277815A Expired - Lifetime JPH07118527B2 (ja) 1990-10-18 1990-10-18 イメージセンサの製造方法

Country Status (2)

Country Link
US (1) US5213984A (ja)
JP (1) JPH07118527B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114739A (en) * 1998-10-19 2000-09-05 Agilent Technologies Elevated pin diode active pixel sensor which includes a patterned doped semiconductor electrode
US6018187A (en) * 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US5936261A (en) * 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
JP5585232B2 (ja) * 2010-06-18 2014-09-10 ソニー株式会社 固体撮像装置、電子機器
US8753917B2 (en) * 2010-12-14 2014-06-17 International Business Machines Corporation Method of fabricating photoconductor-on-active pixel device
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147084A (en) * 1976-06-02 1977-12-07 Hitachi Ltd Production of semiconductor device
JPS5856363A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 受光素子
JPS58147070A (ja) * 1982-02-25 1983-09-01 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JPS59127250U (ja) * 1983-02-16 1984-08-27 沖電気工業株式会社 光センサ
JPS61124172A (ja) * 1984-11-20 1986-06-11 Fujitsu Ltd アモルフアスシリコンイメ−ジセンサの製造方法
US4894700A (en) * 1985-04-09 1990-01-16 Fuji Xerox Co., Ltd. Image sensor
JPS6317554A (ja) * 1986-07-10 1988-01-25 Toshiba Corp 光導電装置
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
US5075237A (en) * 1990-07-26 1991-12-24 Industrial Technology Research Institute Process of making a high photosensitive depletion-gate thin film transistor

Also Published As

Publication number Publication date
JPH04154168A (ja) 1992-05-27
US5213984A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
JPH0481353B2 (ja)
JPH0734467B2 (ja) イメージセンサ製造方法
JPH0442934A (ja) 多層配線構造
US20090294767A1 (en) Isolated Sensor Structures Such As For Flexible Substrates
US5216491A (en) Semiconductor photoconductive device with laminated refractory metal electrode
EP0851498B1 (en) Contact pads for radiation imagers
JPH07118527B2 (ja) イメージセンサの製造方法
US5360744A (en) Method of manufacturing image sensor
JPH0746721B2 (ja) イメ−ジセンサおよびその製造方法
JPH0522516A (ja) イメージセンサ
JPH04153623A (ja) 配線構造
JPH02166769A (ja) 積層型固体撮像装置及びその製造方法
JPH05326912A (ja) イメージセンサ
JPH0653470A (ja) イメージセンサ及びイメージセンサの製造方法
JP2856774B2 (ja) 固体撮像装置
JP2993101B2 (ja) イメージセンサ
JPS6189661A (ja) イメ−ジセンサの製造方法
US5038190A (en) Photoelectric conversion device with disabled electrode
JPH0563173A (ja) 半導体装置
JP2773149B2 (ja) 受光素子の製造方法
JPH04215474A (ja) 半導体素子における配線の製造方法
KR0162299B1 (ko) 포토다이오드의 제조방법
KR960011476B1 (ko) 밀착형 이메지 센서의 광전변환소자 구조 및 제조방법
KR940005901B1 (ko) 이미지 센서의 제조방법
JPS633453A (ja) イメ−ジセンサおよびその製造方法