JPH05326912A - イメージセンサ - Google Patents

Abstract

(57)【要約】 【目的】 光電変換された信号を取り出すため、複数個
のダイオードを使用して成るイメージセンサにおいて、
リセットを行なう場合の残留電荷の減少を図ることがで
きる撮像素子の構成を提供する。 【構成】 第１のフォトダイオード１とダイオード３と
を同一方向に直列に接続し、これらに順方向または逆方
向電圧を印加する際に、二つのダイオードの接続点ＣＰ
を相対的に低インピーダンス状態と高インピーダンス状
態との二つの状態に切り替え、前記接続点ＣＰに接続さ
れた第２のフォトダイオード２をリセット状態若しくは
蓄積状態にすることにより、第２のフォトダイオード２
に照射される光量に影響されることなく前記接続点のイ
ンピーダンスを絶対的に常に低く抑えることができ、リ
セット時間内に第２のフォトダイオード２を飽和させて
残留電荷の発生を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリやイメー
ジスキャナの画像読み取りに使用されるイメージセンサ
に関し、特に、複数個のダイオードを使用し、光電変換
された信号を取り出すものに関する。

【０００２】

【従来の技術】ファクシミリ等の画像読み取りに使用さ
れるイメージセンサは、例えば原稿幅と略同一長さの撮
像素子ラインを用い、ライン方向の電気的走査により原
稿面の１ラインの画像信号を読み取るとともに、原稿送
り装置により原稿を移動させ（副走査方向）、順次前記
電気的走査を行なって原稿面全体を読み取る構成をと
る。この種のイメージセンサには、例えば図１９に示す
ように、フォトダイオードＰＤとブロッキングダイオー
ドＢＤとが互に逆極性になるように直列に接続して成る
撮像素子１００を形成し、この撮像素子１００を複数個
ライン状に一次元に配列して構成するものが提案されて
いる。前記撮像素子アレイは、例えばアモルファスシリ
コン等の非晶質半導体や多結晶半導体を半導体層として
薄膜プロセスで形成される。

【０００３】上記イメージセンサの一個の撮像素子１０
０における画像信号の読み取りを、図２０のタイミング
チャートを参照しながら説明する。すなわち、既にｂ点
において充電されているフォトダイオードＰＤに原稿面
（図示せず）からの反射光が照射され、その光の照射光
量に比例した光電流がフォトダイオードＰＤのアノード
側に流れ込み、フォトダイオードＰＤとブロッキングダ
イオードＢＤとの中点の電位Ｖcpはグランドに向って放
電し、ノードＣＰに電荷を蓄える（ｂーｃ期間、蓄積期
間）。

【０００４】続いて、ブロッキングダイオードＢＤのア
ノード側に駆動パルスＶpulse による電圧Ｖh が印加さ
れ、ブロッキングダイオードＢＤがオンしダイオード間
の中点の接続点電位Ｖcpは略電圧Ｖh となり、同時にフ
ォトダイオードＰＤは電圧Ｖh で充電されてリセットす
る（信号読取及びリセット期間）。次に、駆動パルスＶ
pulse の電圧がＶlow となると、フォトダイオードＰＤ
及びダイオードＢＤはともにオフとなり、この状態でフ
ォトダイオードＰＤに光が照射されると、前記蓄積期間
を繰り返す。

【０００５】従って、蓄積期間中に前記ノードＣＰに蓄
えられた電荷が信号読取期間において放電して外部へ流
れる。換言すれば、蓄積期間内に光電流として流出した
フォトダイオードＰＤのカソード電極の正の電荷と同量
の電荷が、信号読取動作により外部より補充されて充電
電流Ｉout が流れる。この充電電流Ｉoutを読取回路
（積分器）５で積分することにより入射した光の露光量
を検出し、画像信号出力を得ることができる。以上の動
作がライン状に配列された各撮像素子について行なわ
れ、原稿上の１ラインの画像信号を時系列的に得ること
ができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記構
造の撮像素子による画像信号の読み取りによると、原稿
画像の紙送り方向での残像が解像度を劣化させるという
問題点があった。すなわち、アモルファスシリコンを半
導体層としたフォトダイオードに高照度の光が前記蓄積
期間中に照射する際、信号読取期間での充電電流が大き
い場合、図２１に示されるように、フォトダイオードＰ
Ｄの微分抵抗ΔＶ／ΔＩ（図中のＡ点での傾き）が小さ
く、この抵抗と容量Ｃp とで構成される時定数は充分小
さくなる。

【０００７】しかし、照射光が低照度であると、ノード
ＣＰに蓄えられた電荷が小さく、信号読取期間（リセッ
ト時）の充電電流も小さくなるので、図２１に示される
ように、フォトダイオードＰＤの微分抵抗ΔＶ／ΔＩ
（図中のＢ点での傾き）が大きくなる。その結果、前記
時定数も増加し接続点電位Ｖcpが飽和するまでに要する
時間が長くなる。従って、予め設定された信号読取期間
内でのリセット動作が不十分となる場合が生じる。換言
すれば、入射光量により時定数が変化するので、照射光
が低照度の場合には残留電荷が生じ、原稿の次ラインの
読み取りに際して残像が生じて解像度が劣化するという
欠点がある。

【０００８】また、フォトダイオードＰＤで発生した電
荷が、フォトダイオードＰＤとブロッキングダイオード
ＢＤの両方の容量に蓄積されるので、フォトダイオード
ＰＤからブロッキングダイオードＢＤに信号読取回路を
通して電流が流れ出し、これがノイズとなる。

【０００９】本発明は上記実情に鑑みてなされたもの
で、光電変換された信号を取り出すため、フォトダイオ
ードＰＤとブロッキングダイオードＢＤとを組み合わせ
て成るイメージセンサにおいて、リセットを行なう場合
の残留電荷の減少を図ることができるとともに、フォト
ダイオードＰＤからブロッキングダイオードＢＤに電流
が流れ出ない構造のイメージセンサを提供することを目
的としている。

【００１０】

【課題を解決するための手段】上記従来例の問題点を解
消するため請求項１のイメージセンサは、第１のフォト
ダイオードとダイオードとを同一方向に直列に接続して
成る整流素子群と、前記ダイオード間の接続点に接続さ
れ前記第１のフォトダイオードに対して同一極性側を前
記接続点側とする第２のフォトダイオードと、該第２の
フォトダイオードの反接続点側に接続された読取回路
と、前記第２のフォトダイオードに対して並列に接続さ
れた容量部と、前記接続点を相対的に低インピーダンス
状態と高インピーダンス状態との二つの状態に切り替え
るため、前記整流素子群に順方向または逆方向電圧を印
加する電源手段と、を具備している。そして、前記第１
のフォトダイオードとダイオードの容量比と、前記第２
のフォトダイオードと容量部との容量比とを略等しくす
る。

【００１１】請求項２のイメージセンサは、請求項１記
載のイメージセンサにおいて、前記第２のフォトダイオ
ードを、下部電極と上部透明電極とで光電変換層を挟む
ことにより構成し、該上部透明電極の一部を遮光するこ
とにより前記容量部を形成する。

【００１２】請求項３のイメージセンサは、請求項１記
載のイメージセンサにおいて、電源手段は、整流素子群
を逆バイアスするためダイオード側に一定電圧を印加す
る直流電源と、第１フォトダイオード側にパルス電圧を
印加するパルス印加装置とから成り、前記直流電源の一
定電圧Ｖb ，前記パルス電圧のハイレベル電圧Ｖh ，ロ
ーレベル電圧Ｖl は、各絶対値が｜Ｖl｜ ＜｜Ｖb｜ ＜
｜Ｖh｜を満足している。

【００１３】請求項４のイメージセンサは、請求項１記
載のイメージセンサにおいて、フォトダイオード及びダ
イオードは、下部電極と上部電極とで光電変換層を挟ん
で形成する。この光電変換層は、逆バイアス時に電子を
ブロックする電極側より、ノンドープａ−Ｓｉ：Ｈ層，
内側ドーピングａ−Ｓｉ：Ｈ層，該内側ドーピングａ−
Ｓｉ：Ｈ層より比抵抗が小さい外側ドーピングａ−Ｓ
ｉ：Ｈ層で形成されている。

【００１４】請求項５のイメージセンサは、請求項１記
載のイメージセンサにおいて、フォトダイオード及びダ
イオードは、下部電極と上部電極とで光電変換層を挟ん
で形成する。この光電変換層は、逆バイアス時に電子を
ブロックする電極側より、外側ノンドープａ−Ｓｉ：Ｈ
層，該外側ノンドープａ−Ｓｉ：Ｈ層より高い基板温度
で着膜された内側ノンドープａ−Ｓｉ：Ｈ層，ドーピン
グａ−Ｓｉ：Ｈ層で形成されている。

【００１５】請求項６のイメージセンサは、下部電極上
にそれぞれ分離する光電変換層を形成し、該光電変換層
上にそれぞれ上部電極を形成して第１のフォトダイオー
ド及び第２のフォトダイオードを構成するとともに、前
記第１のフォトダイオード及又は第２のフォトダイオー
ドの下層に光電変換層及び電極を配置してダイオードを
形成する。

【００１６】請求項７のイメージセンサは、請求項６記
載のイメージセンサにおいて、ドーピングされたａ−Ｓ
ｉ：Ｈ膜により下部電極を形成する。

【００１７】

【作用】請求項１のイメージセンサによれば、第２のフ
ォトダイードのリセット及び読み取り動作は、整流素子
群に順方向に一定電圧を印加して電流を流すことで行な
う。また、蓄積動作は、整流素子群に逆方向の一定電圧
を印加して全てのダイオードを逆バイアスにすることで
行なう。すなわち、第２のフォトダイオードのリセット
時に際し、第１のフォトダイオードとダイオード間の接
続点におけるインピーダンスは、整流素子群に印加する
電圧により流れる電流と、第１及び第２のフォトダイオ
ードへの光入射により蓄積された電荷が放電する際の充
電電流できまる。従って、充電電流よりも充分大きな電
流が流れるよう整流素子群への印加電圧を選べば、第２
のフォトダイオードに照射される光量に影響されること
なく前記接続点のインピーダンスを絶対的に常に低く抑
えることができる。第２のフォトダイオードの蓄積動作
時は、整流素子群に逆バイアス電圧を印加すれば、前記
接続点はハイインピーダンスとなるため、第２のフォト
ダイオードからの電流を蓄えられる。また、第１のフォ
トダイオードとダイオードの容量比と、前記第２のフォ
トダイオードと容量部との容量比とを略等しくすること
により、第２のフォトダイオードから第１のフォトダイ
オード及びダイオードへ流れ出す電流によるノイズを低
減できる。

【００１８】また、請求項２のイメージセンサによれ
ば、容量部を第２のフォトダイオードを作製する工程で
同時に形成できる。

【００１９】請求項３のイメージセンサによれば、パル
ス電圧を発生するパルス印加装置と直流電源とを整流素
子群の両端に接続し、直流電源の一定電圧Ｖb ，前記パ
ルス電圧のハイレベル電圧Ｖh ，ローレベル電圧Ｖl の
各絶対値が｜Ｖl｜ ＜｜Ｖb｜ ＜｜Ｖh｜を満足するこ
とにより、整流素子群に順方向電圧または逆方向電圧を
印加させることができる。

【００２０】請求項４のイメージセンサによれば、フォ
トダイオード及びダイオードを薄膜構造とし、光電変換
層をドーピングａ−Ｓｉ：Ｈ層としたので順方向電流を
大きくするとともに、逆バイアス時に電子をブロックす
る電極側にノンドープａ−Ｓｉ：Ｈ層を形成したので、
暗電流を抑制して良好なＰ／Ｄ比を維持することができ
る。

【００２１】請求項５記載のイメージセンサによれば、
フォトダイオード及びダイオードを薄膜構造とし、光電
変換層を高い基板温度で着膜したノンドープａ−Ｓｉ：
Ｈ層としたので順方向電流を大きくするとともに、逆バ
イアス時に電子をブロックする電極側に前記ノンドープ
ａ−Ｓｉ：Ｈ層より低い基板温度で着膜したノンドープ
ａ−Ｓｉ：Ｈ層を形成したので、暗電流を抑制して良好
なＰ／Ｄ比を維持することができる。

【００２２】請求項６のイメージセンサによれば、ダイ
オードと第１のフォトダイオード及び第２のフォトダイ
オードとを二層構造とするので、一画素の面積が限られ
てにる場合において、第１のフォトダイオード及び第２
のフォトダイオードの受光領域を広くすることができ
る。

【００２３】請求項７のイメージセンサによれば、ドー
ピングされたａ−Ｓｉ：Ｈ膜により下部電極を形成した
ので、ダイオード上に第１のフォトダイオード及び第２
のフォトダイオードを二層構造により形成する際に、製
造工程の簡略化を図ることができる。

【００２４】

【実施例】本発明の一実施例にかかるイメージセンサの
一画素分について、図１の等価回路図を参照しながら説
明する。一画素を構成する撮像素子１００は、それぞれ
非晶質または多結晶半導体から成る第１のフォトダイオ
ード１と第２のフォトダイオード２とダイオード３とダ
イオード４とから形成される。すなわち、第１のフォト
ダイオード１のカソード側と、ダイオード３のアノード
側とを接続し、同一方向に直列に接続して成る整流素子
群を形成している。前記第１のフォトダイオード１とダ
イオード３の接続点ＣＰに、第２のフォトダイオード２
のカソード側を接続し、接続点ＣＰにおいて第１のフォ
トダイオード１と第２のフォトダイオード２の同一極性
側同士が接続するように構成している。

【００２５】第２のフォトダイオード２の反接続点ＣＰ
側は、第２のフォトダイオード２に入射した光に応じた
充電電流を読み取るための積分器５に信号読取線６を介
して接続されている。また、前記接続点ＣＰに、ダイオ
ード４のカソード側を接続し、接続点ＣＰにおいて前記
ダイオード３とダイオード４の逆極性側同士が接続する
ように構成し、該ダイオード４の反接続点側は、前記信
号読取線６に接続されている。従って、ダイオード４
は、第２のフォトダイオード２に対して並列となるよう
に接続されている。また、第１のフォトダイオード１と
ダイオード３の容量比と、前記第２のフォトダイオード
２とダイード４の容量比とは、略等しくなるようにして
いる。

【００２６】ダイオード３のカソード側には、第１のフ
ォトダイオード１，第２のフォトダイオード２，ダイオ
ード３，ダイオード４を逆バイアスするため一定電圧Ｖ
bを印加する直流電源７がバイアス電圧印加線８を介し
て接続されている。また、第１フォトダイオード１のア
ノード側には、パルス電圧を印加するパルス印加装置９
がパルス電圧印加線１０を介して接続され、前記直流電
源７の一定電圧Ｖb ，パルス電圧のハイレベル電圧Ｖh
，ローレベル電圧Ｖl は、Ｖl ＜Ｖb ＜Ｖh を満足す
るように設定されている。従って、第１フォトダイオー
ド１のアノード側にハイレベル電圧Ｖhが印加されてい
るときには、前記接続点ＣＰは低インピーダンス状態と
なり、ローレベル電圧Ｖlが印加されているときには、
接続点ＣＰは高インピーダンス状態となる。また、前記
ダイオード４は、パルス電圧の印加にかかわらず常時逆
バイアス状態となるため、容量部としてのみ機能する。

【００２７】次に、前記撮像素子の具体的な構造につい
て図２，図３及び図４を参照しながら説明する。第１の
フォトダイオード１，第２のフォトダイオード２，ダイ
オード３，ダイオード４は、クロムから成る下部電極
と、ＩＴＯ（酸化インジウム・スズ）から成る上部電極
とで非晶質または多結晶半導体から成る光電変換層を挟
んで形成されている。光電変換層は、ｐｉｎ（ｎｉ
ｐ）、ｉｎ（ｎｉ）、ｐｉ（ｉｐ）のいずれの構造であ
ってもよい。すなわち、絶縁基板１１上にクロムを着膜
及びパターニングし、第１のフォトダイオード１，第２
のフォトダイオード２及びダイオード４に対して共通と
なる下部電極１２と、ダイオード３の下部電極及びバイ
アス電圧印加線８となるクロムパターン１３、パルス電
圧印加線１０となるクロムパターン１４とをそれぞれ形
成する。

【００２８】次に、アモルファスシリコン（ａ−Ｓｉ）
及びＩＴＯを連続して着膜し、それぞれ同一形状にパタ
ーニングして第１のフォトダイオード１の光電変換層２
１及び上部電極３１、第２のフォトダイオード２の光電
変換層２２及び上部電極３２、ダイオード３の光電変換
層２３及び上部電極３３、ダイオード４の光電変換層２
４及び上部電極３４をそれぞれ形成する。上部電極３２
と上部電極３４とは、首部３５により接続されている。
各ダイオードにおいて、下部電極，光電変換層，上部電
極が重なり合う部分の面積をそれぞれａ，ｂ，ｃ，ｄと
すると、ａ／ｃ＝ｂ／ｄが成立するように形成する。従
って、各ダイオードは同一製造工程で作製されるので特
性が均一となり、逆バイアス時の容量比が面積比と同じ
になり、各容量比をＣａ，Ｃｂ，Ｃｃ，Ｃｄとすると、
Ｃａ／Ｃｃ＝Ｃｂ／Ｃｄとなる。

【００２９】次に、全面に絶縁膜４０を着膜及びパター
ニングし、上部電極３１，３３，３４、下部電極１２の
延設部１２ａ上、クロムパターン１４上にコンタクト孔
４１，４２，４３，４４，４５をそれぞれ形成する。続
いてアルミニウムを着膜及びパターニングし、上部電極
３４を覆う信号読取線５１（６）、コンタクト孔４１と
コンタクト孔４５とを覆う配線５２、コンタクト孔４２
とコンタクト孔４３とを覆う配線５３をそれぞれ形成す
る。この際、信号読取線５１の端辺下に位置する上部電
極を首部３５としたので、アルミニウムのパターン形成
時にずれが生じても、前記面積比の誤差を防止して加工
精度を確保することができる。ダイオード４は、フォト
ダイオード１，２と同じ構造であるが、上部電極３４が
信号読取線５１により遮光されるので整流作用のみ行な
うダイオードとなる。同様に、ダイオード３の上部電極
３３は、配線５３により遮光されるので整流作用のみ行
なうダイオードとなる。

【００３０】上記のように構成することにより、第１の
フォトダイオード１と第２のフォトダイオード２は、下
部電極１２を共通とすることでカソード側同士が接続さ
れている。また、第２のフォトダイード２のカソード側
とダイオード３とは、前記下部電極１２の延設部１２ａ
と透明電極３３とが絶縁膜４０に穿孔されたコンタクト
孔４２を介して配線５３で接続されている。第１のフォ
トダイオード１のアノード側は配線５２を介してクロム
パターン１４（パルス電圧印加信号線１０）に、ダイオ
ード３のカソード側（クロムパターン１３）はバイアス
電圧印加線８に、第２のフォトダイオード２及びダイオ
ード４のアノード側は信号読取線５１（６）にそれぞれ
接続される。

【００３１】上記のように構成された撮像素子１００
は、図５に示すように、複数個ライン状に並設され、各
第１のフォトダイオード１のアノード側をシフトレジス
タ６０の出力端子Ｑ0 〜ＱN にパルス電圧印加線１０を
介してそれぞれ接続する。また、各ダイオード３のカソ
ード側は、撮像素子ラインに対して一個の直流電源７
が、第１のフォトダイオード１及びダイオード３から成
る各整流素子群に対して逆バイアスとなる極性に接続さ
れている。各第２のフォトダイオード２及びダイオード
４のアノード側は、撮像素子ラインに対して一本となる
共通の信号読取線６に接続され、該信号読取線６は積分
器５の入力端子に接続されている。該積分器５は、制御
信号により開閉を行なうスイッチ６１によりリセットさ
れるように構成されている。

【００３２】シフトレジスタ４は、スタートパルスの印
加により前記出力端子Ｑ0 〜ＱN から順次パルスがシフ
トされて出力される。パルスのハイレベル電圧Ｖh 及び
ローレベル電圧Ｖl は、前記直流電源７の一定電圧Ｖb
に対して、Ｖl ＜Ｖb ＜Ｖhを満足している。

【００３３】次に前記撮像素子アレイを構成する一画素
の動作について、図１及び図６を参照しながら説明す
る。図６はシフトレジスタ６０から出力されるパルスと
接続点電位Ｖcpの波形を重ねたものである。第１のフォ
トダイオード１のアノード側に、シフトレジスタ６０か
らのパルスが印加されることにより、前記アノード側に
は高電位Ｖh と低電位Ｖl とが間欠的に加わる。ダイオ
ード３のカソード側には、パルス電圧に対して極性が逆
となり、Ｖl ＜Ｖb ＜Ｖh を満足する一定電圧Ｖb が常
時印加されている。従って、図６のｏ点で第１のフォト
ダイオード１のアノード側が高電位Ｖh となると、第１
のフォトダイオード１及びダイオード３から成る整流素
子群の両端に電圧（Ｖh ―Ｖb ）が順方向に印加された
状態となり、第１のフォトダイオード１及びダイオード
３がオンし、接続点ＣＰの接続点電位Ｖcpは第１のフォ
トダイオード１とダイオード３の等価抵抗で決まる（リ
セット状態）。例えば、Ｃａ，Ｃｂ，Ｃｃ，Ｃｄの４つ
の容量が全て等しい場合、前記電位は（Ｖh ―Ｖb ）／
２となる。

【００３４】次に、ｐ点で第１のフォトダイオード１の
アノード側が低電位Ｖl となると、第１のフォトダイオ
ード１及びダイオード３から成る整流素子群の両端に電
圧（Ｖb ―Ｖl ）が逆方向に印加された状態となり、第
１のフォトダイオード１、第２のフォトダイード２、ダ
イオード３及びダイオード４が容量部として機能し、前
記接続点ＣＰはハイインピーダンスとなる。この状態で
第１のフォトダイオード１及び第２のフォトダイオード
２に光が照射すると、光電流が流れ前記電位Ｖcpの電位
は、グランドに向って放電し始め、前記面積比に応じて
電荷が発生してＣａ，Ｃｂ，Ｃｃ，Ｃｄの４つの容量に
分配されて蓄積させる（蓄積状態）。これらの容量は、
上述したようにＣａ／Ｃｃ＝Ｃｂ／Ｃｄであるので、第
２のフォトダイオードで発生した電荷はＣａとＣｃに、
第２のフォトダイオードで発生した電荷はＣｂとＣｄに
それぞれ分配されて電圧がつりあい、信号読取線６に流
れ出す電流は発生しない。

【００３５】次に、一定時間経過したｑ点になると、再
び第１のフォトダイオード１のアノード側が高電位Ｖh
となり、第１のフォトダイオード１及びダイオード３が
順方向にバイアスされて電流が流れる。この時、接続点
ＣＰの電位Ｖcpは、第１のフォトダイオード１とダイオ
ード３の等価抵抗で決まり、この電位で第２のフォトダ
イオード２及びダイオード４が充電される。この際、第
２のフォトダイオード２とダイオード４の一端に接続さ
れた積分器５を通じて充電が行なわれるので、充電電流
Ｉout に応じた積分信号Ｖoutを読み取ることができ
る。前記接続点ＣＰにおけるインピーダンスは、整流素
子群に印加する電圧により流れる電流Ｉdと、第２のフ
ォトダイオード２への光入射により蓄積された電荷が放
電する際に外部に流れる充電電流Ｉout できまるので、
前記充電電流Ｉout よりも充分大きな電流Ｉd が流れる
よう整流素子群への印加電圧Ｖh 及びＶb を選べば、第
２のフォトダイオード２に照射される光量に影響される
ことなく前記接続点ＣＰのインピーダンスを常に略一定
値に低く抑えることができ、充電の際の時定数を低くし
て短い時間でリセット動作を行なうことができる。

【００３６】すなわち、従来の構成であると、時定数が
大きくなるため充電電流による電位変化の立ち上がりが
図７に点線で示すような上昇曲線を描く。そのため、パ
ルス電圧Ｖpulse のパルス幅期間中に図１０におけるフ
ォトダイオードＰＤが完全に飽和せず、飽和レベルに足
りない分が残留電荷となり、この残留電荷がリセット後
の蓄積期間において残留電荷分として残り、次ラインに
おける残像の要因となる。本実施例によれば、時定数を
小さく設定することができ、図７に実線で示すような上
昇曲線となりパルス電圧Ｖpulse のパルス幅期間中に第
２のフォトダイオード２を完全に飽和させることができ
る。従って、前記充電電流Ｉout を検出して積分するこ
とで、残留電荷を生じさせることなく第２のフォトダイ
オード２に入射した光の露光量を知ることができる。

【００３７】次に、ｎ個の撮像素子から成る撮像素子ア
レイの動作について、図５及び図８を参照して説明す
る。シフトレジスタ６０の各出力Ｑn からは、図８に示
すように順次パルスがシフトされて出力されるので前記
動作が時系列的に行なわれ、共通の信号読取線６には図
８の信号電流（充電電流）Ｉout が出力される。シフト
レジタ６０の各パルスの立ち上がりに際してスパイクノ
イズが充電電流（信号電流）に重畳し、立ち下がりに際
して前記ノイズと極性が反対のスパイクノイズがあらわ
れる。しかしながら、隣接する各パルスの立ち上がり及
び立ち下がり時期を一致させることにより、立ち上がり
と立ち下がりのノイズを相殺させることができる。従っ
て、前記信号電流Ｉout においては、図８に示すよう
に、シフトレジタ６０の第１番目のパルスの立ち上がり
スパイクノイズ（充電電流に重畳）と、ｎ番目のパルス
の立ち下がりスパイクノイズ（下側に出力）が信号読取
線６に出力される。従って、前記信号電流Ｉout を積分
すると図８に示す積分出力Ｖout を得ることができる。
図８中のｒｅｓｅｔは、リセットスイッチ６１による積
分器５のリセットを行なうタイミングを示している。

【００３８】図９は撮像素子の一画素分の他の実施例を
示すもので、第１のフォトダイード１、第２のフォトダ
イオード２、ダイオード３、ダイオード４の向きを全て
逆にしたものであり、図１と同一構成部分については同
一符号を付している。この場合、ダイオード２に印加す
る直流電圧及び第１のフォトダイオード１に印加するパ
ルス電圧の極性も逆となり、パルスのハイレベル電圧Ｖ
h 及びローレベル電圧Ｖl は、直流電源７の一定電圧Ｖ
b に対して、各絶対値が｜Ｖl｜ ＜｜Ｖb｜ ＜｜Ｖh｜
を満足するように設定する。

【００３９】図１０（ａ）（ｂ）は本発明にかかるイメ
ージセンサの他の実施例の断面説明図を示すものであ
る。平面図は上記実施例における図２と同様であり、図
１０において図２ないし図４と同様の構成をとる部分に
ついては同一符号を付している。この実施例では、第１
のフォトダイオード１の光電変換層２１，第２のフォト
ダイオード２の光電変換層２２，ダイオード３の光電変
換層２３，ダイオード４の光電変換層２４を、逆バイア
ス時に電子をブロックする上部電極３１，３２，３３，
３４側より、ノンドープａ−Ｓｉ：Ｈ層２１ｃ，２２
ｃ，２３ｃ，２４ｃ、比抵抗が１ＭΩ・ｃｍ以上になる
ようにリン（Ｐ）をドープしたドーピングａ−Ｓｉ：Ｈ
層２１ｂ，２２ｂ，２３ｂ，２４ｂ、比抵抗が１ｋΩ・
ｃｍ以下になるようにリン（Ｐ）をドープしたドーピン
グａ−Ｓｉ：Ｈ層２１ａ，２２ａ，２３ａ，２４ａを有
するように構成する。

【００４０】上記光電変換層は、絶縁基板１１上にクロ
ムを着膜及びパターニングし、第１のフォトダイオード
１，第２のフォトダイオード２及びダイオード４に対し
て共通となる下部電極１２と、ダイオード３の下部電極
及びバイアス電圧印加線８となるクロムパターン１３、
パルス電圧印加線１０となるクロムパターン１４とをそ
れぞれ形成した後に、次の手順により作製される。

【００４１】Ｐ−ＣＶＤ法により１００％のシラン（Ｓ
ｉＨ₄）ガス中にホスフィン（ＰＨ₃）ガスを０．１〜１
％ドーピングしたガスを用いてクロムパターン１４との
間にオーミックコンタクトをとるようにし、基板温度が
１８０〜３５０℃、膜厚が１０００オングストローム以
下となるように、比抵抗が１ｋΩ・ｃｍ以下となる第１
のドーピングａ−Ｓｉ：Ｈ膜を着膜する。次に、Ｐ−Ｃ
ＶＤ法により１００％のシラン（ＳｉＨ₄）ガス中にホ
スフィン（ＰＨ₃）ガスを０．０１％以下でドーピング
したガスを用い、基板温度１８０〜３５０℃で比抵抗が
１ＭΩ・ｃｍ以上となる第２のドーピングａ−Ｓｉ：Ｈ
膜を着膜する。続いて、ノンドープのアモルファスシリ
コン（ａ−Ｓｉ：Ｈ）膜を着膜する。第２のドーピング
ａ−Ｓｉ：Ｈ膜とノンドープのａ−Ｓｉ：Ｈ膜を併せた
膜厚は、０．３〜２μｍで、前記第２のドーピングａ−
Ｓｉ：Ｈ膜の方がノンドープのａ−Ｓｉ：Ｈ膜より膜厚
が厚く形成されている。

【００４２】また、第１のドーピングａ−Ｓｉ：Ｈ膜，
第２のドーピングａ−Ｓｉ：Ｈ膜，ノンドープのａ−Ｓ
ｉ：Ｈ膜の着膜は連続した工程で行なわれるが、各工程
が真空を破って行なわれる場合には、ＢＨＦ（バッファ
ードフッ酸）で第１のドーピングａ−Ｓｉ：Ｈ膜上の酸
化膜の除去を行なった後に第２のドーピングａ−Ｓｉ：
Ｈ膜の着膜を、また、第２のドーピングａ−Ｓｉ：Ｈ膜
上の酸化膜の除去を行なった後にノンドープのａ−Ｓ
ｉ：Ｈ膜の着膜を行なうようにする。

【００４３】次に、図２ないし図４の実施例と同様に、
スパッタ法により８００オングストロームの膜厚でＩＴ
Ｏ（酸化インジウム・スズ）を着膜し、ＩＴＯをフォト
リソ法によりパターニングした後、ａ−Ｓｉ：Ｈ膜及び
ドーピングａ−Ｓｉ：Ｈ膜をドライエッチングによりパ
ターニングして第１のフォトダイオード１，２及びダイ
オード３，４を形成する。前記ドライエッチングにはＣ
Ｆ₄，ＳＦ₆等のガスを用いる。

【００４４】上記実施例によれば、比抵抗が１ＭΩ・ｃ
ｍ以上となる第２のドーピングａ−Ｓｉ：Ｈ膜でドーピ
ングａ−Ｓｉ：Ｈ層２１ｂ，２２ｂ，２３ｂ，２４ｂを
形成したので電子の移動度・寿命積を大きくすることが
でき、第１のフォトダイオード及びダイオード３におい
て、短い時間内に大きな順方向電流を流すことができ
る。すなわち、例えば図１１に示すように、本実施例の
構造のダイオードによれば、第２のドーピングａ−Ｓ
ｉ：Ｈ膜が存在しないダイオード（光電変換層を比抵抗
が１ｋΩ・ｃｍ以下となる第１のドーピングａ−Ｓｉ：
Ｈ膜とノンドープのａ−Ｓｉ：Ｈ膜で作製したもの）に
比較して同一印加電圧における順方向電流を大きくする
ことができる。

【００４５】一方、ドーピングａ−Ｓｉ：Ｈ膜を光電変
換層とした場合、例えば光電変換層を第１のドーピング
ａ−Ｓｉ：Ｈ膜と第２のドーピングａ−Ｓｉ：Ｈ膜で作
製した場合、図１２に示すように暗出力時の逆方向電流
が増加し暗電流特性が劣化する。これに対して本実施例
によれば、逆バイアス時に電子をブロックする電極側に
ノンドープａ−Ｓｉ：Ｈ層２１ｃ，２２ｃ，２３ｃ，２
４ｃを形成したので電子の移動度を小さくでき、第１の
フォトダイオード，第２のフォトダイオード，ダイオー
ド３，ダイオード４において暗電流を抑えることがで
き、Ｐ／Ｄ比（明電流と暗電流の比）を良好とすること
ができる。従って、良好なＰ／Ｄ比を維持しつつ順方向
電流を大きくすることができるので、高速読み出し時に
おいても残像を生じさせないイメージセンサとすること
ができる。

【００４６】図１３（ａ）（ｂ）は本発明にかかるイメ
ージセンサの他の実施例の断面説明図を示すものであ
る。平面図は上記実施例における図２と同様であり、図
１３において図２ないし図４と同様の構成をとる部分に
ついては同一符号を付している。この実施例では、第１
のフォトダイオード１の光電変換層２１，第２のフォト
ダイオード２の光電変換層２２，ダイオード３の光電変
換層２３，ダイオード４の光電変換層２４を、逆バイア
ス時に電子をブロックする上部電極３１，３２，３３，
３４側より、異なる着膜温度で成膜したノンドープａ−
Ｓｉ：Ｈ層２１ｚ，２２ｚ，２３ｚ，２４ｚ及びノンド
ープａ−Ｓｉ：Ｈ層２１ｙ，２２ｙ，２３ｙ，２４ｙ
（ノンドープａ−Ｓｉ：Ｈ層２１ｚ，２２ｚ，２３ｚ，
２４ｚの着膜温度をノンドープａ−Ｓｉ：Ｈ層２１ｙ，
２２ｙ，２３ｙ，２４ｙの着膜温度より低くする）、そ
の下層にリン（Ｐ）をドープしたドーピングａ−Ｓｉ：
Ｈ層２１ｘ，２２ｘ，２３ｘ，２４ｘを形成している。

【００４７】上記光電変換層は、絶縁基板１１上にクロ
ムを着膜及びパターニングし、第１のフォトダイオード
１，第２のフォトダイオード２及びダイオード４に対し
て共通となる下部電極１２と、ダイオード３の下部電極
及びバイアス電圧印加線８となるクロムパターン１３、
パルス電圧印加線１０となるクロムパターン１４とをそ
れぞれ形成した後に、次の手順により作製される。

【００４８】Ｐ−ＣＶＤ法により１００％のシラン（Ｓ
ｉＨ₄）ガス中にホスフィン（ＰＨ₃）ガスを１％ドーピ
ングしたガスを用い、基板温度を１８０〜３５０℃とし
１０００オングストロームの膜厚でドーピングａ−Ｓ
ｉ：Ｈ膜を着膜する。続いて、第１のノンドープａ−Ｓ
ｉ：Ｈ膜及び第２のノンドープａ−Ｓｉ：Ｈ膜を異なる
基板温度で着膜し、全体の膜厚を０．３〜２μｍとす
る。前記着膜において、第１のノンドープａ−Ｓｉ：Ｈ
膜の基板温度は２３０〜３５０℃とし、第２のノンドー
プａ−Ｓｉ：Ｈ膜の基板温度は、第１のノンドープａ−
Ｓｉ：Ｈ膜の基板温度より低い１８０〜２５０℃とし、
第１のノンドープａ−Ｓｉ：Ｈ膜のほうが第２のノンド
ープａ−Ｓｉ：Ｈ膜より膜厚を厚くなるように構成して
いる。

【００４９】また、第１のノンドープａ−Ｓｉ：Ｈ膜及
び第２のノンドープａ−Ｓｉ：Ｈ膜は、温度の異なる連
続した２つの反応層で着膜するが、反応層単層で形成す
る場合には、反応層中で基板温度が設定温度に下がるま
で充分な時間を置くか、又は第１のノンドープａ−Ｓ
ｉ：Ｈ膜を着膜後、温度変更のために一度真空を破った
場合には、ＢＨＦ（バッファードフッ酸）で第１のノン
ドープａ−Ｓｉ：Ｈ膜上の酸化膜の除去を行なった後に
第２のノンドープａ−Ｓｉ：Ｈ膜の着膜を行なうように
する。

【００５０】次に、図２ないし図４の実施例と同様に、
スパッタ法により８００オングストロームの膜厚でＩＴ
Ｏ（酸化インジウム・スズ）を着膜し、ＩＴＯをフォト
リソ法によりパターニングした後、第１及び第２のノン
ドープａ−Ｓｉ：Ｈ膜及びドーピングａ−Ｓｉ：Ｈ膜を
ドライエッチングによりパターニングして第１のフォト
ダイオード１，２及びダイオード３，４を形成する。前
記ドライエッチングにはＣＦ₄，ＳＦ₆等のガスを用い
る。

【００５１】上記実施例によれば、比較的高温で着膜さ
れた第１のノンドープａ−Ｓｉ：Ｈ膜でノンドープａ−
Ｓｉ：Ｈ層２１ｙ，２２ｙ，２３ｙ，２４ｙを形成した
ので、局在準位の小さい膜が形成でき、第１のフォトダ
イオード及びダイオード３において、短い時間内に大き
な順方向電流を流すことができる。すなわち、例えば図
１４に示すように、本実施例の構造のダイオード（ノン
ドープａ−Ｓｉ：Ｈ層を２５０℃と２３０℃の基板温度
で着膜した二層構造）によれば、ノンドープａ−Ｓｉ：
Ｈ層を２３０℃の基板温度で着膜した一層で形成したダ
イオード（光電変換層をドーピングａ−Ｓｉ：Ｈ膜と第
２のノンドープのａ−Ｓｉ：Ｈ膜で作製したもの）に比
較して同一印加電圧における順方向電流を大きくするこ
とができる。

【００５２】一方、２５０℃の基板温度で着膜されるノ
ンドープａ−Ｓｉ：Ｈ膜のみで光電変換層を形成した場
合、図１５に示すように暗出力時の逆方向電流が増加し
暗電流特性が劣化する。これに対して本実施例によれ
ば、逆バイアス時に電子をブロックする電極側に２３０
℃で着膜されるノンドープａ−Ｓｉ：Ｈ層３１ｚ，３２
ｚ，３３ｚ，３４ｚを形成することにより、ＩＴＯとシ
リコンの界面においてＩＴＯ膜とのバリヤハイトを大き
くしたので、第１のフォトダイオード，第２のフォトダ
イオード，ダイオード３，ダイオード４において暗電流
を抑えることができ、Ｐ／Ｄ比（明電流と暗電流の比）
を良好とすることができる。すなわち図１５より、２３
０℃の基板温度で着膜されるノンドープａ−Ｓｉ：Ｈ膜
のみで光電変換層を形成した場合と略同様の暗電流特性
とすることができる。従って、良好なＰ／Ｄ比を維持し
つつ順方向電流を大きくすることができるので、高速読
み出し時においても残像を生じさせないイメージセンサ
とすることができる。

【００５３】図１６及び図１７は本発明の他の実施例を
示すもので、２次元のカラーイメージセンサに適用した
例である。図２に示したイメージセンサ（一画素）にお
いて、信号読取線６及びパルス電圧印加線１０を横方向
に交互に配設するとともにバイアス電圧印加線８を縦方
向に配設して、これらの配線で囲まれた部分を一画素と
すると、図１８に示すような平面構造となる。図１８に
おいて、図２と同様の構成をとる部分については同一符
号を付している。図１８のカラーイメージセンサによれ
ば、各画素のフォトダイード及びダイオードは同一平面
上に形成されているので、一画素内に配線５３で遮光さ
れたダイオード３の存在により、光電変換に寄与するフ
ォトダイオード１の受光領域Ａ及びフォトダイオード２
の受光領域Ｂの面積が制限され、感度の低下を招く。

【００５４】本実施例では図１６に示すように、信号読
取線６及びパルス電圧印加線１０を横方向に交互に配設
するとともに、バイアス電圧印加線８をフォトダイード
２の下層において縦方向に配設することにより、一画素
における受光領域Ａ，Ｂの面積の拡大を図っている。す
なわち、フォトダイオード２の下層に光電変換層を介し
てクロムパターン１３を配置することによりダイオード
３を形成し、アノードとカソード同士が接続されたフォ
トダイオード２及びダイオード３を積層構造としてい
る。図１６において、図２と同様の構成をとる部分につ
いては同一符号を付している。

【００５５】次に本実施例の製造方法について図１７を
参照しながら説明する。図１７（ａ）ないし（ｄ）は図
１６のイメージセンサの各断面図である。絶縁基板１１
上に蒸着法又はスパッタリング法によりクロムから成る
膜厚７００オングストローム程度の金属膜を着膜し、フ
ォトリソ法によりパターニングして、ダイオード３の下
部電極及びバイアス電圧印加線８となるクロムパターン
１３を形成する。次に、ＰーＣＶＤ法によりアモルファ
スシリコン（ａ−Ｓｉ）膜を着膜する。このアモルファ
スシリコン（ａ−Ｓｉ）膜は、膜厚は０．５〜１．５μ
ｍ程度とし、その構成はｐｉｎ（ｎｉｐ），ｉｎ（ｎ
ｉ），ｐｉ（ｉｐ）のいずれでも良い。続いて、蒸着法
又はスパッタリング法によりＣｒ等の金属膜を７００オ
ングストロームの膜厚に着膜し、フォトリソ法によりパ
ターニングしてダイオード３の上部電極３３を形成す
る。この上部電極３３は、第１のフォトダイオード１，
第２のフォトダイオード２及びダイオード４に対して共
通となる下部電極１２を兼用している。アモルファスシ
リコン（ａ−Ｓｉ）膜のドライエッチングを行ないダイ
オード３の略一画素の大きさに等しい光電変換層２３を
形成する。前記ドライエッチングにはＣＦ₄やＳＦ₆等の
ガスを用いる。

【００５６】次に、ＰーＣＶＤ法により再度アモルファ
スシリコン（ａ−Ｓｉ）膜を着膜する。このアモルファ
スシリコン（ａ−Ｓｉ）膜は、膜厚は０．５〜１．５μ
ｍ程度とし、その構成はｐｉｎ（ｎｉｐ），ｉｎ（ｎ
ｉ），ｐｉ（ｉｐ）のいずれでも良い。続いて、蒸着法
又はスパッタリング法により酸化インジウム・スズ等の
透明導電膜を８００オングストロームの膜厚に着膜し、
フォトリソ法によりパターニングして第１のフォトダイ
オード１の上部電極３１，第２のフォトダイオード２の
上部電極３２、ダイオード４の上部電極３４（上部電極
３２と上部電極３４とは一体になっている）をそれぞれ
形成し、アモルファスシリコン（ａ−Ｓｉ）膜のドライ
エッチングを行ない第１のフォトダイオード１の光電変
換層２１，第２のフォトダイオード２の光電変換層２
２，ダイオード４の光電変換層２４（光電変換層２２と
光電変換層２４とは一体になっている）を形成し、第１
のフォトダイオード１及び第２のフォトダイオード２及
びダイオード４が光電変換層２３上に位置するように形
成する。各ダイオードにおいて、下部電極，光電変換
層，上部電極が重なり合う部分の面積をそれぞれａ，
ｂ，ｃ，ｄとすると、ａ／ｃ＝ｂ／ｄが成立するように
形成する。従って、各ダイオードは同一製造工程で作製
されるので特性が均一となり、逆バイアス時の容量比が
面積比と同じになり、各容量比をＣａ，Ｃｂ，Ｃｃ，Ｃ
ｄとすると、Ｃａ／Ｃｃ＝Ｃｂ／Ｃｄとなる。

【００５７】次に、全面に絶縁膜４０を着膜及びパター
ニングし、上部電極３１，３４上にコンタクト孔４１，
４３をそれぞれ形成し、続いてアルミニウムを着膜及び
パターニングして、上部電極３４を覆う信号読取線５１
（６）及び上部電極３１の一部を覆うパルス電圧印加線
１４（１０）を形成する。ダイオード４は、フォトダイ
オード１，２と同じ構造であるが、上部電極３４が信号
読取線５１により遮光されるので整流作用のみ行なうダ
イオードとなる。また、ダイオード３の上部電極３３
は、金属膜で形成されているので上方からの光を遮光し
整流作用のみ行なうダイオードとなる。尚、図１７にお
いて、図３及び図４と同様の構成をとる部分については
同一符号を付している。

【００５８】本実施例によれば、フォトダイオード２と
ダイオード３とを積層構造とするので、図１８において
ダイオード３の配線５３とした部分についても受光領域
とすることができるので、一画素においてフォトダイオ
ード１の受光領域Ａ及びフォトダイオード２の受光領域
Ｂの面積が占める割合を大きくすることができる。

【００５９】また、上記実施例においては、ダイオード
３の上部電極３３（フォトダイード１及びフォトダイオ
ード２の下部電極１２）を金属膜で形成したが、ドーピ
ングされたａ−Ｓｉ：Ｈ膜で形成してもよい。この場
合、図１７におけるダイオード３の光電変換層２３、ダ
イオード３の上部電極３３（フォトダイード１及びフォ
トダイオード２の下部電極１２）、フォトダイード１及
びフォトダイオード２の光電変換層２１，２２を連続し
て着膜することができるので、製造工程の簡略化を図る
ことができる。

【００６０】前記ドーピングされたａ−Ｓｉ：Ｈ膜は、
例えば、Ｐ−ＣＶＤ法により１００％のシラン（ＳｉＨ
₄）ガス中にホスフィン（ＰＨ₃）ガスを１％ドーピング
したガスを用い、基板温度を１８０〜３５０℃で着膜す
ることにより、比抵抗が１００Ω・ｃｍ程度のドーピン
グａ−Ｓｉ：Ｈ層とすることができる。

【００６１】

【発明の効果】請求項１のイメージセンサによれば、第
２のフォトダイオードのリセット時に際し、整流素子の
接続点におけるインピーダンスは、整流素子群に印加す
る電圧により流れる電流と、第２のフォトダイオードへ
の光入射により蓄積された電荷が放電する際の充電電流
できまる。従って、充電電流よりも充分大きな電流が流
れるよう整流素子群への印加電圧を選べば、第２のフォ
トダイオードに照射される光量に影響されることなく前
記接続点のインピーダンスを常に低く抑えることがで
き、リセット時間内に光電変換素子を飽和させて残留電
荷の発生を防止する。その結果、前記残留電荷による残
像がなくなり、イメージセンサの解像度を向上させるこ
とができる。また、第２のフォトダイードに並列に容量
部を接続し、前記第１のフォトダイオードとダイオード
の容量比と、前記第２のフォトダイオードと容量部との
容量比とを略等しくすることにより、第２のフォトダイ
オードから第１のフォトダイオード及びダイオードへ流
れ出す電流によるノイズを低減してイメージセンサの解
像度を向上させることができる。

【００６２】請求項２のイメージセンサによれば、容量
部を第２のフォトダイオードを作製する工程で同時に形
成でき、製造の簡略化を図ることができる。

【００６３】請求項３のイメージセンサによれば、パル
ス電圧を発生するパルス印加装置と直流電源とを整流素
子群の両端に接続し、直流電源の一定電圧Ｖb ，前記パ
ルス電圧のハイレベル電圧Ｖh ，ローレベル電圧Ｖl の
各絶対値が｜Ｖl｜ ＜｜Ｖb｜ ＜｜Ｖh｜を満足するこ
とにより、整流素子群に順方向電圧または逆方向電圧を
印加させることができる。

【００６４】請求項４のイメージセンサによれば、フォ
トダイオード及びダイオードを薄膜構造とし、光電変換
層をドーピングａ−Ｓｉ：Ｈ層としたので順方向電流を
大きくするとともに、逆バイアス時に電子をブロックす
る電極側にノンドープａ−Ｓｉ：Ｈ層を形成したので、
暗電流を抑制して良好なＰ／Ｄ比を維持することがで
き、高速読み出し時においても残像を生じさせないイメ
ージセンサとすることができる。

【００６５】請求項５記載のイメージセンサによれば、
フォトダイオード及びダイオードを薄膜構造とし、光電
変換層を高い基板温度で着膜したノンドープａ−Ｓｉ：
Ｈ層としたので順方向電流を大きくするとともに、逆バ
イアス時に電子をブロックする電極側に前記ノンドープ
ａ−Ｓｉ：Ｈ層より低い基板温度で着膜したノンドープ
ａ−Ｓｉ：Ｈ層を形成したので、暗電流を抑制して良好
なＰ／Ｄ比を維持することができ、高速読み出し時にお
いても残像を生じさせないイメージセンサとすることが
できる。

【００６６】請求項６のイメージセンサによれば、ダイ
オードと第１のフォトダイオード及び第２のフォトダイ
オードとを二層構造とするので、一画素の面積が限られ
ている場合において、第１のフォトダイオード及び第２
のフォトダイオードの受光領域を広くすることができ、
感度の向上を図ることができる。

【００６７】請求項７のイメージセンサによれば、ドー
ピングされたａ−Ｓｉ：Ｈ膜により下部電極を形成した
ので、ダイオード上に第１のフォトダイオード及び第２
のフォトダイオードを二層構造により形成する際に、製
造工程の簡略化を図ることができる。

【図面の簡単な説明】

【図１】 本発明に係るイメージセンサの一実施例にお
ける一画素についての等価回路図である。

【図２】 本発明に係るイメージセンサの一実施例にお
ける一画素についての平面説明図である。

【図３】 図２のＸ−Ｘ′線断面説明図である。

【図４】 図２のＹ−Ｙ′線断面説明図である。

【図５】 本発明に係るイメージセンサの一実施例を示
す等価回路図である。

【図６】 本発明に係るイメージセンサの一画素につい
ての動作を説明するためのタイミングチャート図であ
る。

【図７】 本実施例のイメージセンサにおける読み取り
及びリセット動作する際、従来例との比較を説明するた
めの波形図である。

【図８】 図５のイメージセンサの読み取り動作を説明
するためのタイミングチャート図である。

【図９】 本発明に係るイメージセンサの他の実施例を
示す一画素分の等価回路図である。

【図１０】 （ａ）（ｂ）は本発明の他の実施例に係る
イメージセンサの一画素についての断面説明図である。

【図１１】 図１０の実施例によるフォトダイオードの
順方向電流の特性図である。

【図１２】 図１０の実施例によるフォトダイオードの
逆方向電流の特性図である。

【図１３】 （ａ）（ｂ）は本発明の他の実施例に係る
イメージセンサの一画素についての断面説明図である。

【図１４】 図１３の実施例によるフォトダイオードの
順方向電流の特性図である。

【図１５】 図１３の実施例によるフォトダイオードの
逆方向電流の特性図である。

【図１６】 本発明の他の実施例を示すものでカラーイ
メージセンサに適用した場合の平面説明図である。

【図１７】 （ａ）ないし（ｄ）は図１６のカラーイメ
ージセンサの断面説明図であり、（ａ）はＩ−Ｉ線断面
説明図、（ｂ）はII−II線断面説明図、（ｃ）はIII−I
II線断面説明図、（ｄ）はIV−IV線断面説明図である。

【図１８】 図２のイメージセンサを２次元に配置した
カラーイメージセンサの平面説明図である。

【図１９】 従来のイメージセンサの一画素分の構成を
示す等価回路図である。

【図２０】 図１９のイメージセンサの読み取り動作を
説明するためのタイミングチャート図である。

【図２１】 アモルファスシリコンダイオードの電圧電
流特性を示すグラフ図である。

【符号の説明】

１，２…フォトダイオード、 ３，４…ダイオード、
５…積分器、 ６，５１…信号読取線、 ７…直流電
源、 ８…バイアス電圧印加線、 ９…パルス印加装
置、 １０…パルス電圧印加線、 １３…クロムパター
ン、 ２１，２２，２３，２４…光電変換層、 ２１
ａ，２２ａ，２３ａ，２４ａ…ドーピングａ−Ｓｉ：Ｈ
層（比抵抗が１ｋΩ・ｃｍ以下）、 ２１ｂ，２２ｂ，
２３ｂ，２４ｂ…ドーピングａ−Ｓｉ：Ｈ層（比抵抗が
１ＭΩ・ｃｍ以上）、 ２１ｃ，２２ｃ，２３ｃ，２４
ｃ…ノンドープａ−Ｓｉ：Ｈ層、 ２１ｘ，２２ｘ，２
３ｘ，２４ｘ…ドーピングａ−Ｓｉ：Ｈ層、 ２１ｙ，
２２ｙ，２３ｙ，２４ｙ…ノンドープａ−Ｓｉ：Ｈ層
（高温着膜）、 ２１ｚ，２２ｚ，２３ｚ，２４ｚ…ノ
ンドープａ−Ｓｉ：Ｈ層（低温着膜）、 ３１，３２，
３３，３４…上部電極、 ６０…シフトレジスタ、 １
００…撮像素子

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１のフォトダイオードとダイオードと
   を同一方向に直列に接続して成る整流素子群と、前記ダ
   イオード間の接続点に接続され前記第１のフォトダイオ
   ードに対して同一極性側を前記接続点側とする第２のフ
   ォトダイオードと、該第２のフォトダイオードの反接続
   点側に接続された読取回路と、前記第２のフォトダイオ
   ードに対して並列に接続された容量部と、前記接続点を
   相対的に低インピーダンス状態と高インピーダンス状態
   との二つの状態に切り替えるため、前記整流素子群に順
   方向または逆方向電圧を印加する電源手段と、を具備
   し、前記第１のフォトダイオードとダイオードの容量比
   と、前記第２のフォトダイオードと容量部との容量比と
   を略等しくしたことを特徴とするイメージセンサ。
2. 【請求項２】 前記第２のフォトダイオードは、下部電
   極と上部透明電極とで光電変換層を挟んで構成され、該
   上部透明電極の一部を遮光することにより前記容量部を
   形成する請求項１記載のイメージセンサ。
3. 【請求項３】 電源手段は、整流素子群を逆バイアスす
   るためダイオード側に一定電圧を印加する直流電源と、
   第１フォトダイオード側にパルス電圧を印加するパルス
   印加装置とから成り、前記直流電源の一定電圧Ｖb ，前
   記パルス電圧のハイレベル電圧Ｖh ，ローレベル電圧Ｖ
   l は、各絶対値が｜Ｖl｜ ＜｜Ｖb｜＜｜Ｖh｜ を満足
   する請求項１記載のイメージセンサ。
4. 【請求項４】 請求項１記載のイメージセンサにおい
   て、フォトダイオード及びダイオードは、下部電極と上
   部電極とで光電変換層を挟んで形成し、該光電変換層は
   逆バイアス時に電子をブロックする電極側からノンドー
   プａ−Ｓｉ：Ｈ層，内側ドーピングａ−Ｓｉ：Ｈ層，該
   内側ドーピングａ−Ｓｉ：Ｈ層より比抵抗が小さい外側
   ドーピングａ−Ｓｉ：Ｈ層を形成するイメージセンサ。
5. 【請求項５】 請求項１記載のイメージセンサにおい
   て、フォトダイオード及びダイオードは、下部電極と上
   部電極とで光電変換層を挟んで形成し、該光電変換層は
   逆バイアス時に電子をブロックする電極側から、外側ノ
   ンドープａ−Ｓｉ：Ｈ層，該外側ノンドープａ−Ｓｉ：
   Ｈ層より高い基板温度で着膜された内側ノンドープａ−
   Ｓｉ：Ｈ層，ドーピングａ−Ｓｉ：Ｈ層を形成するイメ
   ージセンサ。
6. 【請求項６】 下部電極上にそれぞれ分離する光電変換
   層を形成し、該光電変換層上にそれぞれ上部電極を形成
   して第１のフォトダイオード及び第２のフォトダイオー
   ドを構成するとともに、前記第１のフォトダイオード又
   は第２のフォトダイオードの下層に光電変換層及び電極
   を配置してダイオードを形成する請求項１記載のイメー
   ジセンサ。
7. 【請求項７】 ドーピングされたａ−Ｓｉ：Ｈ膜により
   下部電極を形成した請求項６記載のイメージセンサ。