JPH07101374B2 - 電源電圧調整回路 - Google Patents
電源電圧調整回路Info
- Publication number
- JPH07101374B2 JPH07101374B2 JP2312991A JP31299190A JPH07101374B2 JP H07101374 B2 JPH07101374 B2 JP H07101374B2 JP 2312991 A JP2312991 A JP 2312991A JP 31299190 A JP31299190 A JP 31299190A JP H07101374 B2 JPH07101374 B2 JP H07101374B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- voltage
- output
- external power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体メモリ装置の電源電圧調整回路に関し、
特に、外部電源電圧の変動に関係なく内部電源電圧を維
持し特定電圧以上においては線形的に増加する内部電源
電圧を発生する電源電圧調整回路に関するものである。
特に、外部電源電圧の変動に関係なく内部電源電圧を維
持し特定電圧以上においては線形的に増加する内部電源
電圧を発生する電源電圧調整回路に関するものである。
[従来の技術] 近年の半導体素子の高集積化傾向に伴いサブミクロン
(Submicron)級の半導体素子においては、素子面積の
縮小がそれに印加される電圧の増加の原因となり、その
結果、素子の信頼性に大きな影響を及ぼすことになつて
きている。
(Submicron)級の半導体素子においては、素子面積の
縮小がそれに印加される電圧の増加の原因となり、その
結果、素子の信頼性に大きな影響を及ぼすことになつて
きている。
即ち、高密度の半導体メモリ素子に多数使用されるMOS
(MOS;Metal−Oxise−Sem−icondutor)トランジスタの
場合、外部電源電圧は、例えば、5Vのような一定電圧に
維持されるが、反面チヤネル長さが1μm以下に短くな
ることによつてドレイン電圧が相対的に増加する。その
結果、ドレイン付近の空乏層がソース領域にまで及ぶパ
ンチスルー(Punch through)現象が発生する。
(MOS;Metal−Oxise−Sem−icondutor)トランジスタの
場合、外部電源電圧は、例えば、5Vのような一定電圧に
維持されるが、反面チヤネル長さが1μm以下に短くな
ることによつてドレイン電圧が相対的に増加する。その
結果、ドレイン付近の空乏層がソース領域にまで及ぶパ
ンチスルー(Punch through)現象が発生する。
このようなパンチスルー現象はソースドレイン間の漏泄
電流を増加させることによつてサブミクロン級の微細な
MOSトランジスタの動作に悪影響を及すものとなる。
電流を増加させることによつてサブミクロン級の微細な
MOSトランジスタの動作に悪影響を及すものとなる。
また、ドレイン電圧の増加により増大された内部の電界
強度がドレイン付近の空乏層に現れることによつて、一
部のキヤリアがエネルギーを得てホツトキヤリア降下
(Hot carrier effect)を誘発する。このホツトキヤリ
ア効果により、ゲート酸化膜内に侵入するキヤリアに起
因する閾値の変化、衝撃イオン化に起因する基板電流の
増加、及び、素子の劣化等が発生する。
強度がドレイン付近の空乏層に現れることによつて、一
部のキヤリアがエネルギーを得てホツトキヤリア降下
(Hot carrier effect)を誘発する。このホツトキヤリ
ア効果により、ゲート酸化膜内に侵入するキヤリアに起
因する閾値の変化、衝撃イオン化に起因する基板電流の
増加、及び、素子の劣化等が発生する。
以上のようなパンチスルー及びホツトキヤリア効果に起
因する半導体装置の信頼性の低下を防止するため、従来
は、標準電源または外部電源として使用されている電源
電圧を5Vから3.3Vに降下させなければならなかつた。
因する半導体装置の信頼性の低下を防止するため、従来
は、標準電源または外部電源として使用されている電源
電圧を5Vから3.3Vに降下させなければならなかつた。
しかし、メモリチツプの面積変化に比べてシステムの電
圧レベルの変化が2〜3年遅いので、その変化の中間段
階においては外部電源電圧を降下させて内部電源電圧を
形成する電源電圧調整回路が望まれている。
圧レベルの変化が2〜3年遅いので、その変化の中間段
階においては外部電源電圧を降下させて内部電源電圧を
形成する電源電圧調整回路が望まれている。
第5図は従来の電源電圧調整回路の例である。第5図に
おいて、電源電圧調整回路10は、外部入力電圧V1及びV2
を各々一つの入力とする第1シングルエンデド(Single
ended)Nチヤネル入力差動増幅器20(以下、第1差動
増幅器という)及び第2シングルエンデド(Single end
ed)Nチヤネル入力差動増幅器30(以下、第2差動増幅
器という)、第1差動増幅器20及び第2差動増幅器30各
々の出力を入力とし、第1差動増幅器20及び第2差動増
幅器30各々の他の入力端に印加される第1出力を有する
フイードバツク回路40、及び、フイードバツク回路40の
第2出力ノード48が正(Positive)入力端子に接続され
自出力端51が負(Nagatire)入力端子に接続された第3
差動増幅器50とから構成される。
おいて、電源電圧調整回路10は、外部入力電圧V1及びV2
を各々一つの入力とする第1シングルエンデド(Single
ended)Nチヤネル入力差動増幅器20(以下、第1差動
増幅器という)及び第2シングルエンデド(Single end
ed)Nチヤネル入力差動増幅器30(以下、第2差動増幅
器という)、第1差動増幅器20及び第2差動増幅器30各
々の出力を入力とし、第1差動増幅器20及び第2差動増
幅器30各々の他の入力端に印加される第1出力を有する
フイードバツク回路40、及び、フイードバツク回路40の
第2出力ノード48が正(Positive)入力端子に接続され
自出力端51が負(Nagatire)入力端子に接続された第3
差動増幅器50とから構成される。
第1及び第2差動増幅器20、30は各々、入力電圧V1及び
V2に各々ゲートが接続された第1のNMOSトランジスタ23
及び34、フイードバツク回路40の第2出力ノード48にゲ
ートが共通に接続された第2のNMOSトランジスタ24及び
33、第1及び第2のNMOSトランジスタ23、24、及び、3
3、34のソースと接地電圧端との間に連結された各々の
独立電流源25及び35、外部電源電圧端に連結された第1
及び第2のPMOSトランジスタ21、22、及び、31、32、そ
して、第1のPMOSトランジスタ21及び32と第1NMOSトラ
ンジスタ23及び34との間に各々位置した出力ノード26及
び36から構成される。
V2に各々ゲートが接続された第1のNMOSトランジスタ23
及び34、フイードバツク回路40の第2出力ノード48にゲ
ートが共通に接続された第2のNMOSトランジスタ24及び
33、第1及び第2のNMOSトランジスタ23、24、及び、3
3、34のソースと接地電圧端との間に連結された各々の
独立電流源25及び35、外部電源電圧端に連結された第1
及び第2のPMOSトランジスタ21、22、及び、31、32、そ
して、第1のPMOSトランジスタ21及び32と第1NMOSトラ
ンジスタ23及び34との間に各々位置した出力ノード26及
び36から構成される。
また、フイードバツク回路40は、外部電源電圧端と第1
出力ノード47との間に連結されたチヤネルと第1及び第
2差動増幅器20、30の出力に各々接続されたゲートとを
有する第3及び第4のPMOSトランジスタ41及び42、第1
出力ノード47と第2出力ノード48との間に連結され、ま
た、第1及び第2差動増幅器20、30の第2のNMOSトラン
ジスタ24、33のゲートに共通接続された第1抵抗R1(4
5)、そして、第2出力ノード48と接地電圧端との間に
連結された第2抵抗R2(46)から構成される。
出力ノード47との間に連結されたチヤネルと第1及び第
2差動増幅器20、30の出力に各々接続されたゲートとを
有する第3及び第4のPMOSトランジスタ41及び42、第1
出力ノード47と第2出力ノード48との間に連結され、ま
た、第1及び第2差動増幅器20、30の第2のNMOSトラン
ジスタ24、33のゲートに共通接続された第1抵抗R1(4
5)、そして、第2出力ノード48と接地電圧端との間に
連結された第2抵抗R2(46)から構成される。
さて、フイードバツク回路40は、第2のPMOSトランジス
タ41及び42と第1抵抗45との間に位置した第1出力ノー
ド47で、基準電圧(Vref)を発生させ、第1抵抗45と第
2抵抗46によつて分圧された電圧を第1及び第2差動増
幅器20、30の他の入力にフイードバツクする。
タ41及び42と第1抵抗45との間に位置した第1出力ノー
ド47で、基準電圧(Vref)を発生させ、第1抵抗45と第
2抵抗46によつて分圧された電圧を第1及び第2差動増
幅器20、30の他の入力にフイードバツクする。
第3差動増幅器50は、フイードバツク回路40からの基準
電圧(Vref)を正入力として内部電源電圧(Vcc)を発
生させる。第3差動増幅器50からの内部電源電圧は基準
電圧(Vref)と同じ値をもつ。
電圧(Vref)を正入力として内部電源電圧(Vcc)を発
生させる。第3差動増幅器50からの内部電源電圧は基準
電圧(Vref)と同じ値をもつ。
第6図は、電源電圧調整回路10における外部電源電圧
(Ext Vcc)に対する内部電源電圧(Int.Vcc)の関係を
示したものである。第6図(外部電源電圧に対する内部
電源電圧図)で横軸の変数は外部電源電圧(Ext Vcc)
とし、縦軸の変数は内部電源電圧(Int.Vcc)としてい
る。図中、二つの入力電圧V1の変動(a)及びV2の変動
(b)に対する内部電源電圧の変動(c)を図示してい
る。ここで説明の便宜上、外部電源電圧(Ext Vcc)が
3.3V未満であるときを第1区間60、3.3以上で6.6V未満
であるときを第2区間61、そして、6.6V以上を第3区間
62とする。
(Ext Vcc)に対する内部電源電圧(Int.Vcc)の関係を
示したものである。第6図(外部電源電圧に対する内部
電源電圧図)で横軸の変数は外部電源電圧(Ext Vcc)
とし、縦軸の変数は内部電源電圧(Int.Vcc)としてい
る。図中、二つの入力電圧V1の変動(a)及びV2の変動
(b)に対する内部電源電圧の変動(c)を図示してい
る。ここで説明の便宜上、外部電源電圧(Ext Vcc)が
3.3V未満であるときを第1区間60、3.3以上で6.6V未満
であるときを第2区間61、そして、6.6V以上を第3区間
62とする。
次に第5図及び第6図を用いて電源電圧調整回路10によ
り動作を説明する。
り動作を説明する。
第1及び第2差動増幅器20、30各々は第1のNMOSトラン
ジスタ23、34のゲートに外部印加電圧V1、V2を各々入力
し、第2のNMOSトラジスタ24、33のゲートに第1及び第
2抵抗45、46によつて分圧された電圧 R2・Vref/(R1+R2) を入力する。それで二つの入力電圧の内、より高い電圧
が印加される方のNMOSトランジスタをもつと多くターン
オン(turn−on)させることによつて、出力ノード26、
36で“ロウ”または“ハイ”状態の出力を発生させる。
ジスタ23、34のゲートに外部印加電圧V1、V2を各々入力
し、第2のNMOSトラジスタ24、33のゲートに第1及び第
2抵抗45、46によつて分圧された電圧 R2・Vref/(R1+R2) を入力する。それで二つの入力電圧の内、より高い電圧
が印加される方のNMOSトランジスタをもつと多くターン
オン(turn−on)させることによつて、出力ノード26、
36で“ロウ”または“ハイ”状態の出力を発生させる。
出力ノード26、36における出力電圧は、第3及び第4の
PMOSトランジスタ41、42の電流パス能力を制御して第2
出力ノード48で願う基準電圧(Vref)を発生させる。
PMOSトランジスタ41、42の電流パス能力を制御して第2
出力ノード48で願う基準電圧(Vref)を発生させる。
先ず、外部電源電圧(Ext Vcc)が3.3V未満の第1区間6
0にある場合、第6図に示すように第1差動増幅器20の
一つの入力電圧V1が第2差動増幅器30の一つの入力電圧
V2に比べて大きな値をもつ。それにより他の入力電圧 R2・Vref/(R1+R2) と上記一つの入力電圧V1が同じ値になるまで第1差動増
幅器20の第1のNMOSトランジスタ23がターンオンされる
ことによつて、フイードバツク回路40の第3のPMOSトラ
ンジスタ41がターンオンされる。その結果、第2出力ノ
ード48からの基準電圧(Vref)は、印加される外部電源
電圧に比例して増加する。
0にある場合、第6図に示すように第1差動増幅器20の
一つの入力電圧V1が第2差動増幅器30の一つの入力電圧
V2に比べて大きな値をもつ。それにより他の入力電圧 R2・Vref/(R1+R2) と上記一つの入力電圧V1が同じ値になるまで第1差動増
幅器20の第1のNMOSトランジスタ23がターンオンされる
ことによつて、フイードバツク回路40の第3のPMOSトラ
ンジスタ41がターンオンされる。その結果、第2出力ノ
ード48からの基準電圧(Vref)は、印加される外部電源
電圧に比例して増加する。
次に、外部電源電圧(Ext Vcc)が3.3V以上でかつ6.6V
未満である第2区間61にある場合、第1差動増幅器20の
一つの入力電圧V1は、依然として第2差動増幅器30の一
つの入力電圧V2に比べて多きな値をもつ。従つて、第1
及び第2差動増幅器20、30の他の入力電圧 R2・Vref/(R1+R2) が第1差動増幅器20の一つの入力電圧V1と同じ値になる
まで第1差動増幅器20が継続動作する。
未満である第2区間61にある場合、第1差動増幅器20の
一つの入力電圧V1は、依然として第2差動増幅器30の一
つの入力電圧V2に比べて多きな値をもつ。従つて、第1
及び第2差動増幅器20、30の他の入力電圧 R2・Vref/(R1+R2) が第1差動増幅器20の一つの入力電圧V1と同じ値になる
まで第1差動増幅器20が継続動作する。
故に、このときの基準電圧(Vref)は Vref=(R1+R2)・V1/R2 になる。この場合、電圧値V1が一定であるので基準電圧
(Vref)も外部電源電圧の増加とは関係なく、3.3Vの一
定値を維持する。
(Vref)も外部電源電圧の増加とは関係なく、3.3Vの一
定値を維持する。
従つて、内部電源電圧(Int Vcc)も3.3Vに一定の値を
もつ。
もつ。
さらに外部電源電圧(Ext Vcc)が6.6V以上の第3区間6
2にある場合、第2差動増幅器30の一つの入力電圧V2が
第1差動増幅器20の一つの入力電圧V1に比べて大きな値
をもつ。
2にある場合、第2差動増幅器30の一つの入力電圧V2が
第1差動増幅器20の一つの入力電圧V1に比べて大きな値
をもつ。
従つて、第1及び第2差動増幅器20,30の他の入力電圧 R2・Vref/(R1+R2) が第2差動増幅器30の一つの入力電圧V2と同じ値になる
まで第2差動増幅器30が主差動増幅器として動作する。
まで第2差動増幅器30が主差動増幅器として動作する。
従つて、このときの基準電圧は Vref=(R1+R2)・V2/R2 になる。ここで、基準電圧(Vref)はV2に比例するの
で、V2の増加に従い一定の率で増加する。従つて内部電
源電圧(Int Vcc)は基準電圧(Vref)の増加により一
定の傾きをもつて増加する。
で、V2の増加に従い一定の率で増加する。従つて内部電
源電圧(Int Vcc)は基準電圧(Vref)の増加により一
定の傾きをもつて増加する。
以上説明したように特定電圧6.6V以上で内部電源電圧を
増加させることは、半導体メモリ素子の信頼性の確保に
大変重要であり、内部電圧の限界値は半導体メモリ素子
の全体特性に左右される。それ故、内部電源電圧の傾き
(Slope)は、外部電源電圧が特定電圧以後、必要によ
り容易に調整されなければならない。
増加させることは、半導体メモリ素子の信頼性の確保に
大変重要であり、内部電圧の限界値は半導体メモリ素子
の全体特性に左右される。それ故、内部電源電圧の傾き
(Slope)は、外部電源電圧が特定電圧以後、必要によ
り容易に調整されなければならない。
[発明が解決しようとする課題] しかしながら上記従来例では、特定電圧以後の内部電源
電圧の傾きを調節するためには第1及び第2差動増幅器
20、30の一つの入力電圧V1及びV2とフイードバツク回路
40の第1及び第2抵抗45、46をすべて変更しなければな
らなかつたため、その調節が容易でないという問題点が
あつた。
電圧の傾きを調節するためには第1及び第2差動増幅器
20、30の一つの入力電圧V1及びV2とフイードバツク回路
40の第1及び第2抵抗45、46をすべて変更しなければな
らなかつたため、その調節が容易でないという問題点が
あつた。
さらに上記従来例によれば、電源電圧調整回路の基準電
圧発生回路で待機(Stand−by)時に消費される電流は
フイードバツク回路40の第1及び第2抵抗45、46を通じ
て流れる電流と、第1及び第2差動増幅器20、30の一つ
の入力電圧V1及びV2による電流の和となるので、結果と
して、半導体メモリ素子の待機時に消費電流を相当に小
さくするべきであるにもかかわらず、基準電圧発生回路
自体が差動増幅器で構成されていたので消費電流が大変
多いという問題点もあつた。
圧発生回路で待機(Stand−by)時に消費される電流は
フイードバツク回路40の第1及び第2抵抗45、46を通じ
て流れる電流と、第1及び第2差動増幅器20、30の一つ
の入力電圧V1及びV2による電流の和となるので、結果と
して、半導体メモリ素子の待機時に消費電流を相当に小
さくするべきであるにもかかわらず、基準電圧発生回路
自体が差動増幅器で構成されていたので消費電流が大変
多いという問題点もあつた。
本発明は上記従来例に鑑みてなされたもので、半導体メ
モリがテスト動作するときには内部電源電圧出力の変化
率を容易に制御することが可能であり、半導体メモリが
通常動作するときにはその消費電力を抑えることが可能
な電源電圧調整回路を提供することを目的とする。
モリがテスト動作するときには内部電源電圧出力の変化
率を容易に制御することが可能であり、半導体メモリが
通常動作するときにはその消費電力を抑えることが可能
な電源電圧調整回路を提供することを目的とする。
さらに、動作モードに従って、複数の内部電源電圧出力
相互の影響や消費電力を抑えることができる電源電圧調
整回路を提供することを目的とする。
相互の影響や消費電力を抑えることができる電源電圧調
整回路を提供することを目的とする。
[課題を解決するための手段] 上記目的を達成するために本発明の電源電圧調整回路は
以下のような構成からなる。即ち、外部から外部電源電
圧入力端を経て供給される外部電源電圧に基づいて、半
導体メモリの内部動作に必要な内部電源電圧(IntVcc)
を内部電源電圧出力端(122)から出力する半導体メモ
リの電源電圧調整回路であって、前記外部電源電圧の値
が所定の第1電圧より高いときは、一定電圧の基準電圧
(Vref)を出力する基準電圧発生手段(70)と、前記外
部電源電圧の値が前記所定の第1電圧より高い第2電圧
以上であるとき前記外部電源電圧値の変化に従って変化
する感知信号を出力する電源電圧レベル感知手段(90)
と、前記半導体メモリがテスト動作中にあること示す第
1モードを通知するため外部から供給される第1制御信
号(125)が“ハイ”状態であるとき動作し、前記基準
電圧(Vref)を入力するとともに、前記内部電源電圧
(IntVcc)をフィードバック入力し、前記外部電源電圧
値が前記第1電圧と前記第2電圧との間の値で印加され
るときには、前記基準電圧(Vref)に対応する一定電圧
を前記内部電源電圧出力端(122)から出力し、一方、
前記外部電源電圧値が前記第2電圧以上の値で印加され
るときには前記感知信号の変化に従って変化する電圧を
前記内部電源電圧出力端(122)に出力する第1の差動
増幅手段(110)と、前記半導体メモリが通常動作中に
あることを示す第2モードを通知するため外部から供給
される第2制御信号(145)が“ロー”状態であるとき
動作し、前記基準電圧(Vref)を入力するとともに、前
記内部電源電圧(IntVcc)をフィードバック入力し、前
記基準電圧(Vref)に対応する一定電圧を前記内部電源
電圧出力端(122)から出力する第2の差動増幅手段(1
30)とを有し、前記半導体メモリが前記第1モードにあ
るときは、前記第1及び第2制御信号(125、145)が
“ハイ”状態になり前記第1の差動増幅手段(110)か
らの出力が前記内部電源電圧として供給され、一方、前
記半導体メモリが前記第2モードにあるときは、前記第
1及び第2制御信号(125、145)が“ロー”状態になり
前記第2の差動増幅手段(130)からの出力が前記内部
電源電圧(IntVcc)として供給され、前記第1の差動増
幅手段(110)は、前記感知信号の変化に従って変化す
る電圧の変化率を定める唯一の回路素子(118)を含む
ことを特徴とする電源電圧調整回路を備える。
以下のような構成からなる。即ち、外部から外部電源電
圧入力端を経て供給される外部電源電圧に基づいて、半
導体メモリの内部動作に必要な内部電源電圧(IntVcc)
を内部電源電圧出力端(122)から出力する半導体メモ
リの電源電圧調整回路であって、前記外部電源電圧の値
が所定の第1電圧より高いときは、一定電圧の基準電圧
(Vref)を出力する基準電圧発生手段(70)と、前記外
部電源電圧の値が前記所定の第1電圧より高い第2電圧
以上であるとき前記外部電源電圧値の変化に従って変化
する感知信号を出力する電源電圧レベル感知手段(90)
と、前記半導体メモリがテスト動作中にあること示す第
1モードを通知するため外部から供給される第1制御信
号(125)が“ハイ”状態であるとき動作し、前記基準
電圧(Vref)を入力するとともに、前記内部電源電圧
(IntVcc)をフィードバック入力し、前記外部電源電圧
値が前記第1電圧と前記第2電圧との間の値で印加され
るときには、前記基準電圧(Vref)に対応する一定電圧
を前記内部電源電圧出力端(122)から出力し、一方、
前記外部電源電圧値が前記第2電圧以上の値で印加され
るときには前記感知信号の変化に従って変化する電圧を
前記内部電源電圧出力端(122)に出力する第1の差動
増幅手段(110)と、前記半導体メモリが通常動作中に
あることを示す第2モードを通知するため外部から供給
される第2制御信号(145)が“ロー”状態であるとき
動作し、前記基準電圧(Vref)を入力するとともに、前
記内部電源電圧(IntVcc)をフィードバック入力し、前
記基準電圧(Vref)に対応する一定電圧を前記内部電源
電圧出力端(122)から出力する第2の差動増幅手段(1
30)とを有し、前記半導体メモリが前記第1モードにあ
るときは、前記第1及び第2制御信号(125、145)が
“ハイ”状態になり前記第1の差動増幅手段(110)か
らの出力が前記内部電源電圧として供給され、一方、前
記半導体メモリが前記第2モードにあるときは、前記第
1及び第2制御信号(125、145)が“ロー”状態になり
前記第2の差動増幅手段(130)からの出力が前記内部
電源電圧(IntVcc)として供給され、前記第1の差動増
幅手段(110)は、前記感知信号の変化に従って変化す
る電圧の変化率を定める唯一の回路素子(118)を含む
ことを特徴とする電源電圧調整回路を備える。
また他の発明によれば、外部から外部電源電圧入力端を
経て供給される外部電源電圧に基づいて、半導体メモリ
の内部動作に必要な内部電源電圧(IntVcc)を出力する
半導体メモリの電源電圧調整回路であって、前記外部電
源電圧に基づいて、一定基準電圧を出力する基準電圧発
生手段(70)と、外部から入力される動作モードを切り
換える制御信号(125)“ハイ”状態にあるとき動作
し、前記一定基準電圧を入力し、各々の出力端(122、2
31、241)から内部電源電圧を出力する複数の第1の差
動増幅手段(110、150、160)と、前記制御信号(125)
が“ロー”状態にあるとき動作し、前記一定基準電圧を
入力し、前記複数の出力端の1つ(122)を共有した出
力端から内部電源電圧を出力する第2の差動増幅手段
(130)と、前記制御信号(125)に従って、前記複数の
出力端の相互の接続と解放とを行なうゲート手段(25
1、252)とを有することを特徴とする電源電圧調整回路
を備える。
経て供給される外部電源電圧に基づいて、半導体メモリ
の内部動作に必要な内部電源電圧(IntVcc)を出力する
半導体メモリの電源電圧調整回路であって、前記外部電
源電圧に基づいて、一定基準電圧を出力する基準電圧発
生手段(70)と、外部から入力される動作モードを切り
換える制御信号(125)“ハイ”状態にあるとき動作
し、前記一定基準電圧を入力し、各々の出力端(122、2
31、241)から内部電源電圧を出力する複数の第1の差
動増幅手段(110、150、160)と、前記制御信号(125)
が“ロー”状態にあるとき動作し、前記一定基準電圧を
入力し、前記複数の出力端の1つ(122)を共有した出
力端から内部電源電圧を出力する第2の差動増幅手段
(130)と、前記制御信号(125)に従って、前記複数の
出力端の相互の接続と解放とを行なうゲート手段(25
1、252)とを有することを特徴とする電源電圧調整回路
を備える。
[作用] 以上の構成により本発明は、半導体メモリがテスト動作
中にあることを示す第1モードを通知する第1制御信号
が“ハイ”状態であるとき動作する第1の差動増幅手段
は、外部電源電圧値が第1電圧と第2電圧との間の値で
印加されるときには、基準電圧発生手段から出力される
一定電圧の基準電圧(Vref)に対応する一定電圧を出力
し、外部電源電圧値が第2電圧以上の値で印加されると
きには、その外部電源電圧値の変化に従って変化する感
知信号に従って変化する電圧を出力する一方、その半導
体メモリが通常動作中にあることを示す第2モードを通
知する第2制御信号が“ロー”状態であるとき動作する
第2の差動増幅手段は、基準電圧(Vref)に対応する一
定電圧を出力する。そして、半導体メモリが第1モード
にあるとき第1及び第2制御信号が“ハイ”状態になり
第1の差動増幅手段からの出力が内部電源電圧(IntVc
c)として供給され、一方、半導体メモリが第2モード
にあるときは第1及び第2制御信号が、“ロー”状態に
なり第2の差動増幅手段からの出力が内部電源電圧(In
tVcc)として供給される。また、感知信号の変化に従っ
て変化する第1の差動増幅手段より出力される電圧の変
化率は、第1の差動増幅手段内に含まれる唯一の回路素
子によって定められる。
中にあることを示す第1モードを通知する第1制御信号
が“ハイ”状態であるとき動作する第1の差動増幅手段
は、外部電源電圧値が第1電圧と第2電圧との間の値で
印加されるときには、基準電圧発生手段から出力される
一定電圧の基準電圧(Vref)に対応する一定電圧を出力
し、外部電源電圧値が第2電圧以上の値で印加されると
きには、その外部電源電圧値の変化に従って変化する感
知信号に従って変化する電圧を出力する一方、その半導
体メモリが通常動作中にあることを示す第2モードを通
知する第2制御信号が“ロー”状態であるとき動作する
第2の差動増幅手段は、基準電圧(Vref)に対応する一
定電圧を出力する。そして、半導体メモリが第1モード
にあるとき第1及び第2制御信号が“ハイ”状態になり
第1の差動増幅手段からの出力が内部電源電圧(IntVc
c)として供給され、一方、半導体メモリが第2モード
にあるときは第1及び第2制御信号が、“ロー”状態に
なり第2の差動増幅手段からの出力が内部電源電圧(In
tVcc)として供給される。また、感知信号の変化に従っ
て変化する第1の差動増幅手段より出力される電圧の変
化率は、第1の差動増幅手段内に含まれる唯一の回路素
子によって定められる。
また他の発明によれば、動作モードを切り換える外部か
らの入力制御信号が“ハイ”状態にあるとき複数の第1
の差動増幅手段が動作し、内部電源電圧を出力する複数
の出力端が互いに分離する一方、外部からの入力制御信
号が“ロー”状態にあるとき第2の差動増幅手段が動作
し、内部電源電圧を出力する複数の出力端が互いに接続
されるよう動作する。
らの入力制御信号が“ハイ”状態にあるとき複数の第1
の差動増幅手段が動作し、内部電源電圧を出力する複数
の出力端が互いに分離する一方、外部からの入力制御信
号が“ロー”状態にあるとき第2の差動増幅手段が動作
し、内部電源電圧を出力する複数の出力端が互いに接続
されるよう動作する。
[実施例] 以下添付図面を参照して本発明の好適な実施例を詳細に
説明する。第1図は本発明の代表的な実施例である電源
電圧調整回路図である。
説明する。第1図は本発明の代表的な実施例である電源
電圧調整回路図である。
第1図に示すように本実施例の電源電圧調整回路は、基
準電圧発生回路70、電源電圧レベル感知回路90、第1の
差動増幅回路110、及び、第2の差動増幅回路130で構成
されている。ここで、第1の差動増幅回路110は、基準
電圧発生回路70の出力電圧(Vref)と内部電源電圧(In
t Vcc)を入力とし、第1制御信号125及び電源電圧レベ
ル感知回路90によつて制御される。そして、第1の差動
増幅回路110の出力は、内部電源電圧端122に接続されて
いる。第2の差動増幅回路130は、基準電圧発生回路70
の出力電圧(Vref)と内部電源電圧(IntVcc)を入力と
し、第2制御信号145によつて制御される。そして、第
2の差動増幅回路130の出力は、内部電源電圧端122に接
続されている。
準電圧発生回路70、電源電圧レベル感知回路90、第1の
差動増幅回路110、及び、第2の差動増幅回路130で構成
されている。ここで、第1の差動増幅回路110は、基準
電圧発生回路70の出力電圧(Vref)と内部電源電圧(In
t Vcc)を入力とし、第1制御信号125及び電源電圧レベ
ル感知回路90によつて制御される。そして、第1の差動
増幅回路110の出力は、内部電源電圧端122に接続されて
いる。第2の差動増幅回路130は、基準電圧発生回路70
の出力電圧(Vref)と内部電源電圧(IntVcc)を入力と
し、第2制御信号145によつて制御される。そして、第
2の差動増幅回路130の出力は、内部電源電圧端122に接
続されている。
基準電圧発生回路70は複数のトランジスタで構成されて
いる。ここで、第1のNMOSトランジスタ73と第1のPMOS
トランジスタ74のチヤネルは、外部電源電圧端と制御ノ
ード71との間に直列接続されている。また、制御ノード
71と接地電圧端との間に、抵抗80及びダイオード接続型
の第2のPMOSトランジスタ81が並列接続されている。さ
らにまた、外部電源電圧端と出力ノード72との間に接続
されるチヤネルと、制御ノード71に接続されるゲートを
有する駆動用PMOSトランジスタ75と、出力ノード72の接
地電圧端との間に直列接続されたダイオード接続型の第
3〜第6のPMOSトランジスタ76〜79とを有している。こ
のとき、第1のNMOSトランジスタ73のゲートは出力ノー
ド72に接続され、第1のPMOSトランジスタ74のゲートは
制御ノード71に接続される。
いる。ここで、第1のNMOSトランジスタ73と第1のPMOS
トランジスタ74のチヤネルは、外部電源電圧端と制御ノ
ード71との間に直列接続されている。また、制御ノード
71と接地電圧端との間に、抵抗80及びダイオード接続型
の第2のPMOSトランジスタ81が並列接続されている。さ
らにまた、外部電源電圧端と出力ノード72との間に接続
されるチヤネルと、制御ノード71に接続されるゲートを
有する駆動用PMOSトランジスタ75と、出力ノード72の接
地電圧端との間に直列接続されたダイオード接続型の第
3〜第6のPMOSトランジスタ76〜79とを有している。こ
のとき、第1のNMOSトランジスタ73のゲートは出力ノー
ド72に接続され、第1のPMOSトランジスタ74のゲートは
制御ノード71に接続される。
基準電圧発生回路70は、常時、制御ノード71の電圧に従
つて、駆動用PMOSトランジスタ75のゲート電圧を調整す
ることによつて、一定の基準電圧(Vref)を発生する。
そして、出力ノード72を第1のNMOSトランジスタ73のゲ
ートに接続することによつて、出力ノード72からの基準
電圧(Vref)をフイードバツクするようにしている。そ
れ故、温度などのような変数の変化が原因となる基準電
圧変動に従つて、制御ノード71の電位が制御され、駆動
用PMOSトランジスタ75の電流パス能力が調節される。
つて、駆動用PMOSトランジスタ75のゲート電圧を調整す
ることによつて、一定の基準電圧(Vref)を発生する。
そして、出力ノード72を第1のNMOSトランジスタ73のゲ
ートに接続することによつて、出力ノード72からの基準
電圧(Vref)をフイードバツクするようにしている。そ
れ故、温度などのような変数の変化が原因となる基準電
圧変動に従つて、制御ノード71の電位が制御され、駆動
用PMOSトランジスタ75の電流パス能力が調節される。
駆動用PMOSトランジスタ75は出力ノード72を充電する役
割を果たす。また、ゲートが接地電圧端に接続されてい
る第2のPMOSトランジスタ81は、プルダウン(Pull Dow
n)用トランジスタとしての役割を果たす。従つて、外
部電源電圧が、第1のNMOSトランジスタ73、第1及び第
2のPMOSトランジスタ74、81の閾値電圧以上になると
き、第2のPMOSトランジスタ81がターンオンされ、抵抗
特性をもつことになる。
割を果たす。また、ゲートが接地電圧端に接続されてい
る第2のPMOSトランジスタ81は、プルダウン(Pull Dow
n)用トランジスタとしての役割を果たす。従つて、外
部電源電圧が、第1のNMOSトランジスタ73、第1及び第
2のPMOSトランジスタ74、81の閾値電圧以上になると
き、第2のPMOSトランジスタ81がターンオンされ、抵抗
特性をもつことになる。
電源電圧レベル感知回路90は、外部電源電圧端と感知ノ
ード91との間に直列接続された第1群のダイオード接続
型NMOSトランジスタ92〜96を有している。それに加え
て、抵抗102が感知ノード91と接地電圧端との間に接続
されている。さらに、感知ノード91に直列接続された第
2群のダイオード接続型NMOSトランジスタ97〜98と、NM
OSトランジスタ98と接地電圧端との間に接続されるチヤ
ネルと第1制御信号に接続されるゲートとを有する第2
のNMOSトランジスタ99とが備えられている。さらにま
た、感知ノード91に接続されるゲートとドレインとをも
つ第3のNMOSトランジスタ100と、第3のNMOSトランジ
スタ100のソースと接地電圧端との間に接続されるチヤ
ネルと第1制御信号125に接続されるゲートとをもつ第4
NMOSトランジスタ101とを有している。
ード91との間に直列接続された第1群のダイオード接続
型NMOSトランジスタ92〜96を有している。それに加え
て、抵抗102が感知ノード91と接地電圧端との間に接続
されている。さらに、感知ノード91に直列接続された第
2群のダイオード接続型NMOSトランジスタ97〜98と、NM
OSトランジスタ98と接地電圧端との間に接続されるチヤ
ネルと第1制御信号に接続されるゲートとを有する第2
のNMOSトランジスタ99とが備えられている。さらにま
た、感知ノード91に接続されるゲートとドレインとをも
つ第3のNMOSトランジスタ100と、第3のNMOSトランジ
スタ100のソースと接地電圧端との間に接続されるチヤ
ネルと第1制御信号125に接続されるゲートとをもつ第4
NMOSトランジスタ101とを有している。
第1群のダイオード接続型NMOSトランジスタ92〜96は外
部の電源電圧レベルを感知する役割を果たし、外部電源
電圧をNMOSトランジスタの個数に比例する閾値電圧だけ
降下させる。そして、降下された外部電源電圧は感知ノ
ード91に印加される。
部の電源電圧レベルを感知する役割を果たし、外部電源
電圧をNMOSトランジスタの個数に比例する閾値電圧だけ
降下させる。そして、降下された外部電源電圧は感知ノ
ード91に印加される。
第1差動増幅回路110は、第7及び第8のPMOSトランジ
スタ113〜114と、第5〜第7のNMOSトランジスタ115〜1
17とから構成されたシングルエンデド(Single ended)
nチヤネル入力型の第1差動増幅器105を有している。
また、外部電源電圧端子と第1差動増幅器105の出力ノ
ード111との間に接続されるチヤネルと、第1制御信号1
25に接続されるゲートとを有する第9のPMOSトランジス
タ120が備えられている。第8及び第9のNMOSトランジ
スタ118〜119は、出力ノード111と接地電圧端との間に
直列接続され、それらのゲート各々は電源電圧レベル感
知回路90の感知ノード91と第1制御信号125に接続され
ている。第10のPMOSトランジスタ121は、出力ノード111
に接続されたゲートと、外部電源電圧端と内部電源電圧
端122との間に接続されたチヤネルとが備えられてい
る。
スタ113〜114と、第5〜第7のNMOSトランジスタ115〜1
17とから構成されたシングルエンデド(Single ended)
nチヤネル入力型の第1差動増幅器105を有している。
また、外部電源電圧端子と第1差動増幅器105の出力ノ
ード111との間に接続されるチヤネルと、第1制御信号1
25に接続されるゲートとを有する第9のPMOSトランジス
タ120が備えられている。第8及び第9のNMOSトランジ
スタ118〜119は、出力ノード111と接地電圧端との間に
直列接続され、それらのゲート各々は電源電圧レベル感
知回路90の感知ノード91と第1制御信号125に接続され
ている。第10のPMOSトランジスタ121は、出力ノード111
に接続されたゲートと、外部電源電圧端と内部電源電圧
端122との間に接続されたチヤネルとが備えられてい
る。
ここで、第7のNMOSトランジスタ117のゲートには第1
制御信号125印加される。第1差動増幅器105の2つの入
力は、基準電圧発生回路70の出力ノード72に接続された
第5のNMOSトランジスタ115のゲートと、内部電源電圧
端122に接続された第6のNMOSトランジスタ116のゲート
である。
制御信号125印加される。第1差動増幅器105の2つの入
力は、基準電圧発生回路70の出力ノード72に接続された
第5のNMOSトランジスタ115のゲートと、内部電源電圧
端122に接続された第6のNMOSトランジスタ116のゲート
である。
第2差動増幅回路130は、第11及び第12のPMOSトランジ
スタ132〜133及び第10〜第12のNMOSトランジスタ135〜1
37とから構成されたシングルエンデドnチヤネル入力型
の第2差動増幅器138を有している。また、外部電源電
圧端子と第2差動増幅器138の出力ノード131との間に接
続されるチヤネルと、第2制御信号145に接続されるゲ
ートとをもつ第13のNMOSトランジスタ139が備えられ
る。さらに、出力ノード131にゲートが接続され、外部
電源電圧端と内部電源電圧端122との間にチヤネルが接
続された第13のNMOSトランジスタ140が備えられる。
スタ132〜133及び第10〜第12のNMOSトランジスタ135〜1
37とから構成されたシングルエンデドnチヤネル入力型
の第2差動増幅器138を有している。また、外部電源電
圧端子と第2差動増幅器138の出力ノード131との間に接
続されるチヤネルと、第2制御信号145に接続されるゲ
ートとをもつ第13のNMOSトランジスタ139が備えられ
る。さらに、出力ノード131にゲートが接続され、外部
電源電圧端と内部電源電圧端122との間にチヤネルが接
続された第13のNMOSトランジスタ140が備えられる。
ここで第2差動増幅器138は、2つの入力をもち、1つ
は基準電圧発生回路70の出力ノード72に接続された第10
のNMOSトランジスタ135のゲートであり、もう1つは内
部電源電圧端122に接続された第11のNMOSトランジスタ1
36のゲートである。そして、第12のNMOSトランジスタ13
7のゲートと、第10のNMOSトランジスタ135のゲートと
は、共通に基準電圧発生回路70の出力ノード72に接続さ
れる。
は基準電圧発生回路70の出力ノード72に接続された第10
のNMOSトランジスタ135のゲートであり、もう1つは内
部電源電圧端122に接続された第11のNMOSトランジスタ1
36のゲートである。そして、第12のNMOSトランジスタ13
7のゲートと、第10のNMOSトランジスタ135のゲートと
は、共通に基準電圧発生回路70の出力ノード72に接続さ
れる。
第2図は、本実施例における外部電源電圧に対する内部
電源電圧図である。図中、横軸の変数を外部電源電圧
(Ext Vcc)とし、縦軸の変数を内部電源電圧として外
部で印加される電源電圧の変化による基準電圧(Vref)
としている。図中のa、b、cは各々アクテイブ時に相
互に異なる傾きをもつ内部電源電圧を示し、dはスタン
バイ時の内部を電源電圧であると同時に基準電圧発生回
路で発生する基準電圧である。
電源電圧図である。図中、横軸の変数を外部電源電圧
(Ext Vcc)とし、縦軸の変数を内部電源電圧として外
部で印加される電源電圧の変化による基準電圧(Vref)
としている。図中のa、b、cは各々アクテイブ時に相
互に異なる傾きをもつ内部電源電圧を示し、dはスタン
バイ時の内部を電源電圧であると同時に基準電圧発生回
路で発生する基準電圧である。
第2図において、願う内部電圧値3.3Vと、特定電圧7Vを
基準として、外部電源電圧は3つの区間に分割される。
まず1つめは外部電源電圧が3.3V未満である第1区間15
0、2つめは外部電源電圧が3.3V以上で7V未満である第
2区間151、3つめは外部電源電圧が7V以上である第3
区間152である。
基準として、外部電源電圧は3つの区間に分割される。
まず1つめは外部電源電圧が3.3V未満である第1区間15
0、2つめは外部電源電圧が3.3V以上で7V未満である第
2区間151、3つめは外部電源電圧が7V以上である第3
区間152である。
第3図は本実施例のタイミングチヤートを示す図であ
る。図中、(A)は外部チツプ選択信号に対するタイミ
ングチヤート、(B)はチツプ選択バツフアから第1差
動増幅回路に印加される第1制御信号125に対するタイ
ミングチヤート、そして、(C)はチツプ選択バツフア
から第2差動増幅回路に印加される第2制御信号145に
対するタイミングチヤートである。
る。図中、(A)は外部チツプ選択信号に対するタイミ
ングチヤート、(B)はチツプ選択バツフアから第1差
動増幅回路に印加される第1制御信号125に対するタイ
ミングチヤート、そして、(C)はチツプ選択バツフア
から第2差動増幅回路に印加される第2制御信号145に
対するタイミングチヤートである。
第3図において、外部チツプ選択信号(A)が“ロウ”
状態である場合、第1制御信号(B)が“ハイ”状態に
なつて第1差動増幅回路110をエネイブル(enable)と
し、電源電圧調整回路はアクテイブ期間155になる。こ
れに対して、外部チツプ選択信号(A)が“ハイ”状態
である場合、第2制御信号(C)が“ロウ”状態になつ
て第2差動増幅回路130をエネイブルとし、電源電圧調
整回路はスタンバイ期間156になる。
状態である場合、第1制御信号(B)が“ハイ”状態に
なつて第1差動増幅回路110をエネイブル(enable)と
し、電源電圧調整回路はアクテイブ期間155になる。こ
れに対して、外部チツプ選択信号(A)が“ハイ”状態
である場合、第2制御信号(C)が“ロウ”状態になつ
て第2差動増幅回路130をエネイブルとし、電源電圧調
整回路はスタンバイ期間156になる。
次に、第1図、第2図及び第3図を用いて本実施例の電
源電圧調整回路動作を詳細に説明する。
源電圧調整回路動作を詳細に説明する。
外部電源電圧が第1区間150にあるとき、即ち、外部電
源電圧が願う電圧値3.3Vより小さい場合は、基準電圧発
生回路70の抵抗80によつて駆動用PMOSトランジスタ75の
ゲート電圧が完全な接地状態になる。従つて、駆動用PM
OSトランジスタ75が完全にターンオンされ、出力ノード
72で発生する基準電圧(Vref)は外部電源電圧(Vcc)
に依存することになる。
源電圧が願う電圧値3.3Vより小さい場合は、基準電圧発
生回路70の抵抗80によつて駆動用PMOSトランジスタ75の
ゲート電圧が完全な接地状態になる。従つて、駆動用PM
OSトランジスタ75が完全にターンオンされ、出力ノード
72で発生する基準電圧(Vref)は外部電源電圧(Vcc)
に依存することになる。
もし、外部電源電圧が徐々に増加して第2区間151に入
ると、抵抗80及び第2PMOSトランジスタ81を通じて流れ
る電流によつて駆動用PMOSトランジスタ75のゲート電圧
は上昇する。従つて、駆動用PMOSトランジスタ75の電流
パス能力が低下するので、出力ノード72の基準電圧(Vr
ef)は外部電源電圧の増加とは関係なく3.3Vの一定な基
準電圧を維持する。
ると、抵抗80及び第2PMOSトランジスタ81を通じて流れ
る電流によつて駆動用PMOSトランジスタ75のゲート電圧
は上昇する。従つて、駆動用PMOSトランジスタ75の電流
パス能力が低下するので、出力ノード72の基準電圧(Vr
ef)は外部電源電圧の増加とは関係なく3.3Vの一定な基
準電圧を維持する。
即ち、基準電圧発生回路70の出力ノード72から発生され
る基準電圧(Vref)は、外部電源電圧が3.3V以上に上昇
しても、その増加量に比例して駆動用PMOSトランジスタ
75の電流パス能力が低下するので、第2図の(d)に示
されるように3.3Vの一定値を維持する。
る基準電圧(Vref)は、外部電源電圧が3.3V以上に上昇
しても、その増加量に比例して駆動用PMOSトランジスタ
75の電流パス能力が低下するので、第2図の(d)に示
されるように3.3Vの一定値を維持する。
これに対して、温度その他の要因によつて基準電圧(Vr
ef)の変動が発生した場合、その変動分は出力ノード72
から第1のNMOSトランジスタ73のゲートへフイードバツ
クされ、再び、第1のPMOSトランジスタ74をへて駆動用
PMOSトランジスタ75に負のフイードバツクがなされる。
このようにして、基準電圧(Vref)の変動が最小化され
る。
ef)の変動が発生した場合、その変動分は出力ノード72
から第1のNMOSトランジスタ73のゲートへフイードバツ
クされ、再び、第1のPMOSトランジスタ74をへて駆動用
PMOSトランジスタ75に負のフイードバツクがなされる。
このようにして、基準電圧(Vref)の変動が最小化され
る。
即ち、基準電圧値が願う電圧値を超えた場合には、第1
のNMOSトランジスタ73のゲートに印加される高電圧は、
第1のNMOSトランジスタ73がもつと多くターンオンさせ
ることになる。従つて、制御ノード71に印加される電圧
が増加して駆動用PMOSトランジスタ75の電流パス能力を
低下させるので、出力ノード72での基準電圧値は一定な
値を維持する。
のNMOSトランジスタ73のゲートに印加される高電圧は、
第1のNMOSトランジスタ73がもつと多くターンオンさせ
ることになる。従つて、制御ノード71に印加される電圧
が増加して駆動用PMOSトランジスタ75の電流パス能力を
低下させるので、出力ノード72での基準電圧値は一定な
値を維持する。
同様に、基準電圧値が願う電圧値より減少した場合にも
上記のような動作原理で説明しうる。
上記のような動作原理で説明しうる。
基準電圧発生回路70の出力ノード72からの一定な基準電
圧は、第1及び第2差動増幅回路110、130の第1の入力
としての役割を果たし、アクテイブ動作時には“ハイ”
状態の第1制御信号125によつて第1差動増幅回路110が
動作する。一方、スタンバイ動作時には“ロウ”状態の
第2制御信号145によつて第2差動増幅回路130が動作す
る。
圧は、第1及び第2差動増幅回路110、130の第1の入力
としての役割を果たし、アクテイブ動作時には“ハイ”
状態の第1制御信号125によつて第1差動増幅回路110が
動作する。一方、スタンバイ動作時には“ロウ”状態の
第2制御信号145によつて第2差動増幅回路130が動作す
る。
まず、アクテイブ動作時について説明する。
第1制御信号125が“ハイ”状態となると、第1差動増
幅器105の第7のNMOSトランジスタ117がターンオンさ
れ、第1差動増幅器105をエネイブル状態にする。これ
に対して、“ハイ”状態の第1制御信号125により第9
のNMOSトランジスタ120はターンオフになるので、第1
差動増幅回路110が“ターンオン”される。
幅器105の第7のNMOSトランジスタ117がターンオンさ
れ、第1差動増幅器105をエネイブル状態にする。これ
に対して、“ハイ”状態の第1制御信号125により第9
のNMOSトランジスタ120はターンオフになるので、第1
差動増幅回路110が“ターンオン”される。
外部電源電圧が第2図の第1区間150にある場合、第1
差動増幅器105の第5のNMOSトランジスタ115は、出力ノ
ード72の基準電圧の増加に比例して、ますますもつて多
くターンオンされる。従つて、第1差動増幅器105の出
力ノード111の電圧レベルは徐々に下降し、第10のPMOS
トランジスタ121の電流パス能力が増加するので、第10
のPMOSトランジスタ121のソースに印加される外部電源
電圧に比例する内部電圧を得る。
差動増幅器105の第5のNMOSトランジスタ115は、出力ノ
ード72の基準電圧の増加に比例して、ますますもつて多
くターンオンされる。従つて、第1差動増幅器105の出
力ノード111の電圧レベルは徐々に下降し、第10のPMOS
トランジスタ121の電流パス能力が増加するので、第10
のPMOSトランジスタ121のソースに印加される外部電源
電圧に比例する内部電圧を得る。
さらに、外部電源電圧が第2図の第2区間151にある場
合、第1差動増幅器105の第5のNMOSトランジスタ115の
ゲートに一定基準電圧が印加されるので、第5及び第6
のNMOSトランジスタ115〜116を通じて流れる電流は一定
になる。従つて、第10のPMOSトランジスタ121のゲート
にも一定電圧を印加することによつて、外部電源電圧が
上昇しても電流パス能力が一定して安定された内部電圧
を得る。
合、第1差動増幅器105の第5のNMOSトランジスタ115の
ゲートに一定基準電圧が印加されるので、第5及び第6
のNMOSトランジスタ115〜116を通じて流れる電流は一定
になる。従つて、第10のPMOSトランジスタ121のゲート
にも一定電圧を印加することによつて、外部電源電圧が
上昇しても電流パス能力が一定して安定された内部電圧
を得る。
半導体メモリ素子のノーマルモード(Normal mode)に
おいては外部電源電圧の変化に関係なく安定した内部電
源電圧を維持しなければならないが、特定電圧以上にお
いて半導体メモリ素子の信頼性をテストするために内部
電源電圧を上昇させる必要がある。
おいては外部電源電圧の変化に関係なく安定した内部電
源電圧を維持しなければならないが、特定電圧以上にお
いて半導体メモリ素子の信頼性をテストするために内部
電源電圧を上昇させる必要がある。
本実施例においては外部電源電圧が7V以上であるとき内
部電源電圧が増加するとしている。外部電源電圧が特定
電圧7V以上であるとき、即ち第2図の第3区間152にあ
る場合、電源電圧レベル感知回路90の感知ノード91の電
圧は、感知ノード91に接続された第8のNMOSトランジス
タ118をターンオンさせるのに十分な値をもつ。
部電源電圧が増加するとしている。外部電源電圧が特定
電圧7V以上であるとき、即ち第2図の第3区間152にあ
る場合、電源電圧レベル感知回路90の感知ノード91の電
圧は、感知ノード91に接続された第8のNMOSトランジス
タ118をターンオンさせるのに十分な値をもつ。
それ故、外部電源電圧が7V以上であるときは第1差動増
幅回路110の第5、第7〜第9のNMOSトランジスタ115、
117〜119がすべてターンオンされる。
幅回路110の第5、第7〜第9のNMOSトランジスタ115、
117〜119がすべてターンオンされる。
その結果、第1差動増幅器105の出力ノード111からの電
流は、第5のNMOSトランジスタ115のみならず、第8及
び第9のNMOSトランジスタ118〜119にも流れ込み、出力
ノード111に接続されるゲートを有する第10のPMOSトラ
ンジスタ121をますますもつと多くターンオンされる。
それで、内部電圧端122からの内部電源電圧は線形的に
増加する。
流は、第5のNMOSトランジスタ115のみならず、第8及
び第9のNMOSトランジスタ118〜119にも流れ込み、出力
ノード111に接続されるゲートを有する第10のPMOSトラ
ンジスタ121をますますもつと多くターンオンされる。
それで、内部電圧端122からの内部電源電圧は線形的に
増加する。
一方、各々の半導体メモリチツプの特性を考慮して外部
電源電圧の特定値以上にわたり内部電圧の傾きを調節し
たい場合、感知ノード91の電圧によつて電流パス能力が
左右される第8のNMOSトランジスタ118の大きさのみを
変化させるとよいので、従来の電源電圧調整回路に比べ
てその調節が大変容易である。
電源電圧の特定値以上にわたり内部電圧の傾きを調節し
たい場合、感知ノード91の電圧によつて電流パス能力が
左右される第8のNMOSトランジスタ118の大きさのみを
変化させるとよいので、従来の電源電圧調整回路に比べ
てその調節が大変容易である。
一方、第2差動増幅回路130において、“ハイ”状態に
デイスエーブルされた第2の制御信号145によつて、第1
3のNMOSトランジスタ139がターンオンされる。その結
果、第2差動増幅器138の出力ノード131からの電圧をV
CC−VTN(VTN:NMOSトランジスタの閾値電圧)にプリチ
ヤージさせることによつて、第13のPMOSトランジスタ14
0をターンオフ状態に維持される。従つて、第1差動増
幅回路110の動作による内部電源電圧が、第13のPMOSト
ランジスタ140を通して第2差動増幅回路130にフイード
バツクされるのが防止される。ここで、第2差動増幅回
路130は、スタンバイ動作時の消費電流を最小化するた
め、第1差動増幅回路110に比べて大変小さい大きさを
もつので、数μsec程度の大変遅い応答速度をもつ。
デイスエーブルされた第2の制御信号145によつて、第1
3のNMOSトランジスタ139がターンオンされる。その結
果、第2差動増幅器138の出力ノード131からの電圧をV
CC−VTN(VTN:NMOSトランジスタの閾値電圧)にプリチ
ヤージさせることによつて、第13のPMOSトランジスタ14
0をターンオフ状態に維持される。従つて、第1差動増
幅回路110の動作による内部電源電圧が、第13のPMOSト
ランジスタ140を通して第2差動増幅回路130にフイード
バツクされるのが防止される。ここで、第2差動増幅回
路130は、スタンバイ動作時の消費電流を最小化するた
め、第1差動増幅回路110に比べて大変小さい大きさを
もつので、数μsec程度の大変遅い応答速度をもつ。
もし、内部電源電圧がある要因に因つて増加されると、
第1差動増幅回路110の第6のNMOSトランジスタ116がタ
ーンオンされ、出力ノード111の出力が“ハイ”状態に
なる。従つて、第10のPMOSトランジスタ121がターンオ
フされ、内部電源電圧がその以上増加するのを防止す
る。
第1差動増幅回路110の第6のNMOSトランジスタ116がタ
ーンオンされ、出力ノード111の出力が“ハイ”状態に
なる。従つて、第10のPMOSトランジスタ121がターンオ
フされ、内部電源電圧がその以上増加するのを防止す
る。
ところが、第2差動増幅回路130は、第11のNMOSトラン
ジスタ136の応答速度が遅いので、完全にターンオンさ
れるまで所定の遅延時間を必要とする。このとき、もし
第13のNMOSトランジスタ139が存在しない場合には、そ
の遅延時間の間、出力ノード131の出力が“ロウ”状態
に維持されて第13のPMOSトランジスタ140をターンオン
状態にする。それ故、内部電源電圧が外部電源電圧の増
加に従い増加する現象が発生しうる。
ジスタ136の応答速度が遅いので、完全にターンオンさ
れるまで所定の遅延時間を必要とする。このとき、もし
第13のNMOSトランジスタ139が存在しない場合には、そ
の遅延時間の間、出力ノード131の出力が“ロウ”状態
に維持されて第13のPMOSトランジスタ140をターンオン
状態にする。それ故、内部電源電圧が外部電源電圧の増
加に従い増加する現象が発生しうる。
しかしながら、本実施例の電源電圧調整回路に従えば、
アクテイブ動作時に第13のNMOSトランジスタ139をター
ンオンさせることによつて、第13のPMOSトランジスタ14
0がターンオフされる。従って、アクテイブ動作時には
第1差動増幅回路110のみが動作することになる。
アクテイブ動作時に第13のNMOSトランジスタ139をター
ンオンさせることによつて、第13のPMOSトランジスタ14
0がターンオフされる。従って、アクテイブ動作時には
第1差動増幅回路110のみが動作することになる。
次に、スタンバイ動作時における電源電圧調整回路の動
作を説明する。
作を説明する。
チツプ選択バツフアの第2制御信号145が、“ハイ”状
態から“ロウ”状態に変化することによつて、第2差動
増幅回路130の第13のNMOSトランジスタ139がターンオフ
される。従つて、アクテイブ動作時に外部電源電圧を第
2区間にあるとき、第2差動増幅回路130は第1差動増
幅回路110と同じ回路構成をもつようになるので、同じ
動作原理に基づき、安定な内部電圧を維持する。その
上、たとえ外部電源電圧が特定電圧7V以上に増加して
も、第1差動増幅回路110の第8NMOSトランジスタ118の
ような他の電流パス回路が存在しないので、第13のPMOS
トランジスタ140の電流パス能力は、常時一定に維持さ
れる。それ故、外部電源電圧が特定電圧7V以上で継続的
に増加しても、内部電圧は、3.3Vに安定して維持され
る。
態から“ロウ”状態に変化することによつて、第2差動
増幅回路130の第13のNMOSトランジスタ139がターンオフ
される。従つて、アクテイブ動作時に外部電源電圧を第
2区間にあるとき、第2差動増幅回路130は第1差動増
幅回路110と同じ回路構成をもつようになるので、同じ
動作原理に基づき、安定な内部電圧を維持する。その
上、たとえ外部電源電圧が特定電圧7V以上に増加して
も、第1差動増幅回路110の第8NMOSトランジスタ118の
ような他の電流パス回路が存在しないので、第13のPMOS
トランジスタ140の電流パス能力は、常時一定に維持さ
れる。それ故、外部電源電圧が特定電圧7V以上で継続的
に増加しても、内部電圧は、3.3Vに安定して維持され
る。
一方、第1差動増幅回路110において、チツプ選択バツ
フアの第1制御信号125が“ロウ”状態にデイスエーブ
ルされることにより、第9のPMOSトランジスタ120がタ
ーンオンされる。それで、第10のPMOSトランジスタ121
のゲートに直接外部電源電圧VCCが印加されることによ
つて、第1差動増幅回路110を“ターンオフ”する。
フアの第1制御信号125が“ロウ”状態にデイスエーブ
ルされることにより、第9のPMOSトランジスタ120がタ
ーンオンされる。それで、第10のPMOSトランジスタ121
のゲートに直接外部電源電圧VCCが印加されることによ
つて、第1差動増幅回路110を“ターンオフ”する。
その上、第3図に示されるようにアクテイブ期間155か
らスタンバイ期間156に遷移するとき、第1制御信号
(A)は、即座に“ロウ”状態から“ハイ”状態に移行
するが、第2制御信号(B)は、“ハイ”状態から所定
の遅延時間(Td)を経て“ロウ”状態に移行する。従つ
て、半導体メモリ素子内のすべての信号がデイスエーブ
ルされる間でさえも、第1差動増幅回路110が遅延時間
(Td)の間、さらに動作するので、消費電流による内部
電圧の降下を防止しうる。それ故、スタンバイ動作時や
アクテイブ動作時の両方において安定した動作が得られ
る。
らスタンバイ期間156に遷移するとき、第1制御信号
(A)は、即座に“ロウ”状態から“ハイ”状態に移行
するが、第2制御信号(B)は、“ハイ”状態から所定
の遅延時間(Td)を経て“ロウ”状態に移行する。従つ
て、半導体メモリ素子内のすべての信号がデイスエーブ
ルされる間でさえも、第1差動増幅回路110が遅延時間
(Td)の間、さらに動作するので、消費電流による内部
電圧の降下を防止しうる。それ故、スタンバイ動作時や
アクテイブ動作時の両方において安定した動作が得られ
る。
第4図は本実施例による基準電圧発生回路、第1及び第
2差動増幅回路を示したブロツク図である。図中、参照
番号は第1図と同じ参照番号を使用した。また、第1差
動増幅回路はアクテイブ動作時のため使用され、第2差
動増幅回路はスタンバイ動作時に使用される。
2差動増幅回路を示したブロツク図である。図中、参照
番号は第1図と同じ参照番号を使用した。また、第1差
動増幅回路はアクテイブ動作時のため使用され、第2差
動増幅回路はスタンバイ動作時に使用される。
ここで、アクテイブ動作時のため第1、第2及び第3差
動増幅回路110、150、160が備えられ、スタンバイ動作
時のため差動増幅回路130が備えられる。これらは各
々、第4図に示されるように、基準電圧発生回路70の出
力ノード72と内部電源電圧端122、231、241との間に接
続される。第1のPMOSトランジスタ251は、内部電源電
圧端122と231の間に接続されるチヤネルと第1制御信号
125に接続されるゲートが備えられている。また、第2
のPMOSトランジスタ252は、内部電源電圧端231と241の
間に接続されるチヤネルと第1制御信号125に接続され
るゲートが備えられている。
動増幅回路110、150、160が備えられ、スタンバイ動作
時のため差動増幅回路130が備えられる。これらは各
々、第4図に示されるように、基準電圧発生回路70の出
力ノード72と内部電源電圧端122、231、241との間に接
続される。第1のPMOSトランジスタ251は、内部電源電
圧端122と231の間に接続されるチヤネルと第1制御信号
125に接続されるゲートが備えられている。また、第2
のPMOSトランジスタ252は、内部電源電圧端231と241の
間に接続されるチヤネルと第1制御信号125に接続され
るゲートが備えられている。
第4図において、スタンバイ動作時のための差動増幅回
路130の出力端は、アクテイブ動作時のための第1差動
増幅回路110の内部電源電圧端122に接続されている。
路130の出力端は、アクテイブ動作時のための第1差動
増幅回路110の内部電源電圧端122に接続されている。
従来のメモリ素子において、ノズル抑制及び信頼性の向
上のために、差動増幅器が各内部電源線に従つて独立し
ている電源電圧調整回路が提案された。しかしながら、
このような回路は、スタンバイの差動増幅器の個数程の
大きなスタンバイ電流を招来するという問題の原因とな
つている。
上のために、差動増幅器が各内部電源線に従つて独立し
ている電源電圧調整回路が提案された。しかしながら、
このような回路は、スタンバイの差動増幅器の個数程の
大きなスタンバイ電流を招来するという問題の原因とな
つている。
したがつて、本実施例においてはノズル抑制及び信頼性
の向上のため、チツプ選択バツフアの第1制御信号125
に接続される第1及び第2PMOSトランジスタ251〜252を
使用して、各々の内部電源線を接続した。
の向上のため、チツプ選択バツフアの第1制御信号125
に接続される第1及び第2PMOSトランジスタ251〜252を
使用して、各々の内部電源線を接続した。
その結果、アクテイブ動作時には、“ハイ”状態の第1
制御信号125によつて、第1及び第2PMOSトランジスタ25
1〜252がターンオフされ、内部電源電圧を出力する各々
の内部電源線が互いに分離される。またスタンバイ動作
時には、第1制御信号125が“ロウ”状態に変化するこ
とにより、第1及び第2PMOSトランジスタ251〜252をタ
ーンオンし、内部電源電圧を出力する各々の内部電源線
を互いに連結する。それ故、アクテイブ動作時には、各
内部電源線の分離によつてノイズ抑制及び信頼性の向上
を図ることができ、スタンバイ動作時には、内部電源線
を互いに連結することによつてスタンバイ電流の最小化
を図ることができる。
制御信号125によつて、第1及び第2PMOSトランジスタ25
1〜252がターンオフされ、内部電源電圧を出力する各々
の内部電源線が互いに分離される。またスタンバイ動作
時には、第1制御信号125が“ロウ”状態に変化するこ
とにより、第1及び第2PMOSトランジスタ251〜252をタ
ーンオンし、内部電源電圧を出力する各々の内部電源線
を互いに連結する。それ故、アクテイブ動作時には、各
内部電源線の分離によつてノイズ抑制及び信頼性の向上
を図ることができ、スタンバイ動作時には、内部電源線
を互いに連結することによつてスタンバイ電流の最小化
を図ることができる。
以上説明したように本実施例の電源電圧調整回路に従え
ば、電源電圧レベル感知回路90の感知ノード91に接続さ
れるゲートを有するNMOSトランジスタ118は、基準電圧
(Vref)を一つの入力とする第1差動増幅器110の出力
ノード111に接続され、特定電圧以上の外部電源電圧が
印加されたとき、NMOSトランジスタの電流パス能力が増
加し、内部電源電圧が線形的に増加するようになる。
ば、電源電圧レベル感知回路90の感知ノード91に接続さ
れるゲートを有するNMOSトランジスタ118は、基準電圧
(Vref)を一つの入力とする第1差動増幅器110の出力
ノード111に接続され、特定電圧以上の外部電源電圧が
印加されたとき、NMOSトランジスタの電流パス能力が増
加し、内部電源電圧が線形的に増加するようになる。
従つて従来の回路では、特定外部電源電圧以上における
内部電源電圧の傾きを調節するため、二つの差動増幅器
の一つの入力電圧と第1及び第2抵抗をすべて変更しな
ければならなかつたが、本実施例においては、NMOSトラ
ンジスタの大きさだけを調節するとよいので、内部電圧
の傾きを容易に調整することができる。
内部電源電圧の傾きを調節するため、二つの差動増幅器
の一つの入力電圧と第1及び第2抵抗をすべて変更しな
ければならなかつたが、本実施例においては、NMOSトラ
ンジスタの大きさだけを調節するとよいので、内部電圧
の傾きを容易に調整することができる。
また、従来の電源電圧調整回路においては、基準電圧発
生回路自体が多くの電流を消費するを備えることが必要
であつたが、本実施例の基準電圧発生回路は差動増幅器
で構成されず、恒常的に一定電圧を維持するので、スタ
ンバイ時の消費電流を大幅に減少させる効果がある。
生回路自体が多くの電流を消費するを備えることが必要
であつたが、本実施例の基準電圧発生回路は差動増幅器
で構成されず、恒常的に一定電圧を維持するので、スタ
ンバイ時の消費電流を大幅に減少させる効果がある。
さらにまた、本実施例では、基準電圧発生回路に基準電
圧を負帰還させることによつて温度やその他の要因によ
る基準電圧の変化を最小化する効果がある。
圧を負帰還させることによつて温度やその他の要因によ
る基準電圧の変化を最小化する効果がある。
さらに加えて、本発明は内部電源線をPMOSトランジスタ
で連結することによつて、アクテイブ動作時は各々の内
部電源線を分離させて独立的に使用し、スタンバイ時は
すべての内部電源線が連結されるようにした。従つて、
半導体のノイズを防止し信頼性を向上させるばかりでな
く、スタンバイ電流も最小化しうる効果がある。
で連結することによつて、アクテイブ動作時は各々の内
部電源線を分離させて独立的に使用し、スタンバイ時は
すべての内部電源線が連結されるようにした。従つて、
半導体のノイズを防止し信頼性を向上させるばかりでな
く、スタンバイ電流も最小化しうる効果がある。
上述の説明では、本発明の好適な実施例のみが示され
た。様々な態様が、本明細書に記載の特許請求の範囲に
よつてのみ限定される本発明の範囲から逸脱することな
く、当業者には明らかである。それ故に、本発明はここ
で示され説明された実施例のみに限定されるものではな
い。
た。様々な態様が、本明細書に記載の特許請求の範囲に
よつてのみ限定される本発明の範囲から逸脱することな
く、当業者には明らかである。それ故に、本発明はここ
で示され説明された実施例のみに限定されるものではな
い。
[発明の効果] 以上説明したように本発明によれば、半導体メモリがテ
スト動作中である第1モードでは、第1及び第2制御信
号が“ハイ”状態になって、第1の差動増幅手段のみが
動作して印加される外部電源電圧値が第1電圧と第2電
圧との間の値であるときには、一定電圧の基準電圧(Vr
ef)に対応する一定電圧を内部電源電圧(IntVcc)とし
て出力し、印加される外部電源電圧値が第2電圧以上の
値であるときには、その外部電源電圧値の変化を感知す
る感知信号に従って変化し、その変化率がただ1つの回
路素子によって定められる電圧を出力し、その半導体メ
モリが通常動作中である第2モードでは、第1及び第2
制御信号が“ロー”状態になって、第2の差動増幅手段
のみが動作して基準電圧(Vref)に対応する一定電圧を
内部電源電圧(IntVcc)として出力するので、例えば、
回路構成を変更することなく上記の1つの回路素子の特
性を別の特性をもつ回路素子に変更したり交換するのみ
で容易に内部電源電圧出力の変化率を制御できる効果が
ある。
スト動作中である第1モードでは、第1及び第2制御信
号が“ハイ”状態になって、第1の差動増幅手段のみが
動作して印加される外部電源電圧値が第1電圧と第2電
圧との間の値であるときには、一定電圧の基準電圧(Vr
ef)に対応する一定電圧を内部電源電圧(IntVcc)とし
て出力し、印加される外部電源電圧値が第2電圧以上の
値であるときには、その外部電源電圧値の変化を感知す
る感知信号に従って変化し、その変化率がただ1つの回
路素子によって定められる電圧を出力し、その半導体メ
モリが通常動作中である第2モードでは、第1及び第2
制御信号が“ロー”状態になって、第2の差動増幅手段
のみが動作して基準電圧(Vref)に対応する一定電圧を
内部電源電圧(IntVcc)として出力するので、例えば、
回路構成を変更することなく上記の1つの回路素子の特
性を別の特性をもつ回路素子に変更したり交換するのみ
で容易に内部電源電圧出力の変化率を制御できる効果が
ある。
このことは、例えば、請求項第5項に記載の構成によれ
ば、全体的な回路構成を変更することなく、第7のNMOS
トランジスタ(118)を他の特性をもつNMOSトランジス
タと置換するだけで、外部電源電圧値の変化に対する内
部電源電圧の変化率を変化させることができる。
ば、全体的な回路構成を変更することなく、第7のNMOS
トランジスタ(118)を他の特性をもつNMOSトランジス
タと置換するだけで、外部電源電圧値の変化に対する内
部電源電圧の変化率を変化させることができる。
また、内部電源電圧出力は外部電源電圧の変化と第1及
び第2制御信号によって制御できるので、従来に比べて
容易に制御できるという利点がある。さらに、特に、第
2モードは第1及び第2制御信号が“ロー”状態で動作
し、第1の差動増幅手段の動作が停止し、第2の差動増
幅手段のみが動作となるので、半導体メモリの通常動作
時の消費電力を抑えることができるという利点がある。
び第2制御信号によって制御できるので、従来に比べて
容易に制御できるという利点がある。さらに、特に、第
2モードは第1及び第2制御信号が“ロー”状態で動作
し、第1の差動増幅手段の動作が停止し、第2の差動増
幅手段のみが動作となるので、半導体メモリの通常動作
時の消費電力を抑えることができるという利点がある。
また他の発明によれば、動作モードを切り換える制御信
号の状態によって内部電源電圧を出力する複数の出力端
が互いに分離されたり、或いは、接続されたりするの
で、互いの出力による影響を嫌う動作モードで、その影
響を抑えることができるという効果がある。また、その
制御信号が“ロー”状態で動作するモードがあるので、
そのモードではその制御信号による電力消費を抑えるこ
とができるという利点もある。
号の状態によって内部電源電圧を出力する複数の出力端
が互いに分離されたり、或いは、接続されたりするの
で、互いの出力による影響を嫌う動作モードで、その影
響を抑えることができるという効果がある。また、その
制御信号が“ロー”状態で動作するモードがあるので、
そのモードではその制御信号による電力消費を抑えるこ
とができるという利点もある。
第1図は本発明の代表的な実施例である電源電圧調整回
路図、 第2図は外部電源電圧と内部電源電圧部との関係を示す
図、 第3図は制御信号のタイミングチヤートを示す図、 第4図は基準電圧発生回路、第1及び第2差動増幅回路
を示したブロツク図、 第5図は従来例による電源電圧調整回路図、 そして、 第6図は従来例による外部電源電圧に対する基準電圧図
である。 図中、70……基準電圧発生回路、72……出力ノード、90
……電源電圧レベル感知回路、110……第1差動増幅回
路、122……内部電源電圧端、125……第1制御信号、13
0……第2差動増幅回路、145……第2制御信号である。
路図、 第2図は外部電源電圧と内部電源電圧部との関係を示す
図、 第3図は制御信号のタイミングチヤートを示す図、 第4図は基準電圧発生回路、第1及び第2差動増幅回路
を示したブロツク図、 第5図は従来例による電源電圧調整回路図、 そして、 第6図は従来例による外部電源電圧に対する基準電圧図
である。 図中、70……基準電圧発生回路、72……出力ノード、90
……電源電圧レベル感知回路、110……第1差動増幅回
路、122……内部電源電圧端、125……第1制御信号、13
0……第2差動増幅回路、145……第2制御信号である。
Claims (12)
- 【請求項1】外部から外部電源電圧入力端を経て供給さ
れる外部電源電圧に基づいて、半導体メモリの内部動作
に必要な内部電源電圧(IntVcc)を内部電源電圧出力端
(122)から出力する半導体メモリの電源電圧調整回路
であって、 前記外部電源電圧の値が所定の第1電圧より高いとき
は、一定電圧の基準電圧(Vref)を出力する基準電圧発
生手段(70)と、 前記外部電源電圧の値が前記所定の第1電圧より高い第
2電圧以上であるとき前記外部電源電圧値の変化に従っ
て変化する感知信号を出力する電源電圧レベル感知手段
(90)と、 前記半導体メモリがテスト動作中にあること示す第1モ
ードを通知するため外部から供給される第1制御信号
(125)が“ハイ”状態であるとき動作し、前記基準電
圧(Vref)を入力するとともに、前記内部電源電圧(In
tVcc)をフィードバック入力し、前記外部電源電圧値が
前記第1電圧と前記第2電圧との間の値で印加されると
きには、前記基準電圧(Vref)に対応する一定電圧を前
記内部電源電圧出力端(122)から出力し、一方、前記
外部電源電圧値が前記第2電圧以上の値で印加されると
きには前記感知信号の変化に従って変化する電圧を前記
内部電源電圧出力端(122)に出力する第1の差動増幅
手段(110)と、 前記半導体メモリが通常動作中にあることを示す第2モ
ードを通知するため外部から供給される第2制御信号
(145)が“ロー”状態であるとき動作し、前記基準電
圧(Vref)を入力するとともに、前記内部電源電圧(In
tVcc)をフィードバック入力し、前記基準電圧(Vref)
に対応する一定電圧を前記内部電源電圧出力端(122)
から出力する第2の差動増幅手段(130)とを有し、 前記半導体メモリが前記第1モードにあるときは、前記
第1及び第2制御信号(125、145)が“ハイ”状態にな
り前記第1の差動増幅手段(110)からの出力が前記内
部電源電圧として供給され、一方、前記半導体メモリが
前記第2モードにあるときは、前記第1及び第2制御信
号(125、145)が“ロー”状態になり前記第2の差動増
幅手段(130)からの出力が前記内部電源電圧(IntVc
c)として供給され、 前記第1の差動増幅手段(110)は、前記感知信号の変
化に従って変化する電圧の変化率を定める唯一の回路素
子(118)を含むことを特徴とする電源電圧調整回路。 - 【請求項2】前記基準電圧発生手段(70)は、 前記外部電源電圧入力端と制御ノード(71)との間に直
列接続された第1のNMOSトランジスタ(73)及びダイオ
ード接続型の第1のPMOSトランジスタ(74)と、 前記制御ノード(71)と接地電圧端との間に並列に接続
された抵抗(80)及びプルダウン用の第2のPMOSトラン
ジスタ(81)と、 前記第1のNMOSトランジスタ(73)のゲートに接続され
た出力ノード(72)と、 前記外部電源電圧入力端と前記出力ノード(72)との間
に位置し、前記外部電源電圧入力端にチヤネルが接続さ
れ、前記制御ノード(71)にゲートが接続された回路駆
動用の第3のPMOSトランジスタ(75)とを有することを
特徴とする請求項第1項に記載の電源電圧調整回路。 - 【請求項3】前記基準電圧発生手段(70)は、 前記出力ノード(72)と前記接地電圧端との間に接続さ
れる複数のダイオード接続型の第4のPMOSトランジスタ
(76〜79)を有する電流パス手段をさらに有することを
特徴とする請求項第2項に記載の電源電圧調整回路。 - 【請求項4】前記電源電圧レベル感知手段(90)は、 前記外部電源電圧入力端と前記感知信号を出力する感知
ノード(91)との間に直列に接続された複数のダイオー
ド接続型の第2のNMOSトランジスタ(92〜96)を備える
電圧降下手段と、 前記感知ノード(91)と接地電圧端との間に接続された
抵抗(102)と、 前記感知ノードに直列に接続された複数のダイオード接
続型の第3のNMOSトランジスタ(97〜98)と、 前記複数のダイオード接続型の第4のNMOSトランジスタ
の1つ(98)と接地電圧端との間にチヤネルが接続さ
れ、前記第1制御信号(125)の入力端にゲートが接続
された第4のNMOSトランジスタ(99)と、 前記感知ノード(91)に接続されたダイオード接続型の
第5のNMOSトランジスタ(100)と、 前記第5のNMOSトランジスタ(100)のソースと前記接
地電圧端との間にチヤネルが接続され、前記第1制御信
号(125)の入力端にゲートが接続された第6のNMOSト
ランジスタ(101)とを有し、 前記感知ノード(91)からは出力される前記感知信号
は、前記外部電源電圧値の変化に比例して線形的に変化
することを特徴とする請求項第1項に記載の電源電圧調
整回路。 - 【請求項5】前記第1の差動増幅手段(110)は、 前記基準電圧発生手段(70)から出力される基準電圧
(Vref)を一つの入力とし、前記内部電源電圧(IntVc
c)をもう1つの入力とするシングルエンデドnチヤネ
ル入力型の第1の差動増幅器(105)と、 前記外部電源電圧入力端と前記第1の差動増幅器(10
5)の出力ノード(111)との間にチヤネルが接続され、
前記第1の制御信号(125)の入力端にゲートが接続さ
れる第5のPMOSトランジスタ(120)と、 前記出力ノード(111)と前記接地電圧端との間に直列
に接続され、前記感知信号の出力端(91)と前記第1制
御信号(125)の入力端に各々のゲートが接続される第
7及び第8のNMOSトランジスタ(118、119)と、 前記出力ノード(111)にゲートが接続され、前記外部
電源電圧入力端と前記内部電源電圧出力端(122)の間
にチヤネルが接続された第6のPMOSトランジスタ(12
1)とを有し、 前記第2電圧以上の電圧で前記外部電源電圧値が印加さ
れるとき、前記内部電源電圧出力端(122)から出力さ
れる電圧は、前記出力される感知信号の変化に比例して
線形的に変化することを特徴とする請求項第1項に記載
の電源電圧調整回路。 - 【請求項6】前記第1の差動増幅器(105)は前記第1
制御信号(125)によつて制御されることを特徴とする
請求項第5項に記載の電源電圧調整回路。 - 【請求項7】前記第2の差動増幅手段(130)は、 前記基準電圧発生手段(70)から出力される基準電圧
(Vref)を一つの入力とし、前記内部電圧(IntVcc)を
もう1つの入力とするシングルエンデドnチヤネル入力
型の第2の差動増幅器(138)と、 前記外部電源電圧入力端と前記第2の差動増幅器の出力
ノード(131)との間にチヤネルが連結され、前記第2
制御信号(145)の入力端にゲートが接続された第9のN
MOSトランジスタ(139)と、 前記出力ノード(131)にゲートが接続され、前記外部
電源電圧入力端と前記内部電源電圧出力端(122)との
間にチヤネルが接続された第7のPMOSトランジスタ(14
0)とを有することを特徴とする請求項第1項に記載の
電源電圧調整回路。 - 【請求項8】前記第2の差動増幅器(138)は、 前記基準電圧発生手段(70)から出力される基準電圧
(Vref)によつて制御されることを特徴とする請求項第
7項に記載の電源電圧調整回路。 - 【請求項9】前記電源電圧調整回路は、前記第2制御信
号が“ハイ”状態から“ロー”状態に変化後の所定の遅
延時間の経過後、前記第1制御信号が“ハイ”状態から
“ロー”状態に変化し、前記第1モードから前記第2モ
ードに移行することを特徴とする請求項第1項に記載の
電源電圧調整回路。 - 【請求項10】外部から外部電源電圧入力端を経て供給
される外部電源電圧に基づいて、半導体メモリの内部動
作に必要な内部電源電圧(IntVcc)を出力する半導体メ
モリの電源電圧調整回路であって、 前記外部電源電圧に基づいて、一定基準電圧を出力する
基準電圧発生手段(70)と、 外部から入力される動作モードを切り換える制御信号
(125)が“ハイ”状態にあるとき動作し、前記一定基
準電圧を入力し、各々の出力端(122、231、241)から
内部電源電圧を出力をする複数の第1の差動増幅手段
(110、150、160)と、 前記制御信号(125)が“ロー”状態にあるとき動作
し、前記一定基準電圧を入力し、前記複数の出力端の1
つ(122)を共有した出力端から内部電源電圧を出力す
る第2の差動増幅手段(130)と、 前記制御信号(125)に従って、前記複数の出力端の相
互の接続と解放とを行なうゲート手段(251、252)とを
有することを特徴とする電源電圧調整回路。 - 【請求項11】前記ゲート手段は、PMOSトランジスタを
含むことを特徴とする請求項第10項に記載の電源電圧調
整回路。 - 【請求項12】前記ゲート手段は、前記制御信号(12
5)が“ハイ”状態にあるとき前記複数の出力端の相互
の接続を解放し、一方、前記制御信号(125)が“ロ
ー”状態にあるとき前記複数の出力端の相互の接続を行
なうことを特徴とする請求項第10項に記載の電源電圧調
整回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR15678/1990 | 1990-09-29 | ||
KR1019900015678A KR930009148B1 (ko) | 1990-09-29 | 1990-09-29 | 전원전압 조정회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04145509A JPH04145509A (ja) | 1992-05-19 |
JPH07101374B2 true JPH07101374B2 (ja) | 1995-11-01 |
Family
ID=19304259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2312991A Expired - Fee Related JPH07101374B2 (ja) | 1990-09-29 | 1990-11-20 | 電源電圧調整回路 |
Country Status (11)
Country | Link |
---|---|
US (1) | US5077518A (ja) |
JP (1) | JPH07101374B2 (ja) |
KR (1) | KR930009148B1 (ja) |
CN (1) | CN1044412C (ja) |
DE (1) | DE4037206C2 (ja) |
FR (1) | FR2667409B1 (ja) |
GB (1) | GB2248357B (ja) |
HK (1) | HK36197A (ja) |
IT (1) | IT1250783B (ja) |
NL (1) | NL193038C (ja) |
RU (1) | RU1838814C (ja) |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910005599B1 (ko) * | 1989-05-01 | 1991-07-31 | 삼성전자 주식회사 | 고밀도 반도체 메모리장치의 전원 공급전압 변환회로 |
JP2566067B2 (ja) * | 1991-04-26 | 1996-12-25 | 株式会社東芝 | 論理回路 |
JP2727809B2 (ja) * | 1991-08-26 | 1998-03-18 | 日本電気株式会社 | 半導体集積回路 |
US5177431A (en) * | 1991-09-25 | 1993-01-05 | Astec International Ltd. | Linear programming circuit for adjustable output voltage power converters |
JP2785548B2 (ja) * | 1991-10-25 | 1998-08-13 | 日本電気株式会社 | 半導体メモリ |
JPH05151773A (ja) * | 1991-11-29 | 1993-06-18 | Mitsubishi Electric Corp | ダイナミツク型半導体記憶装置 |
JPH05217370A (ja) * | 1992-01-30 | 1993-08-27 | Nec Corp | 内部降圧電源回路 |
KR950008453B1 (ko) * | 1992-03-31 | 1995-07-31 | 삼성전자주식회사 | 내부전원전압 발생회로 |
EP0565806B1 (en) * | 1992-04-16 | 1996-08-28 | STMicroelectronics S.r.l. | Accurate MOS threshold voltage generator |
EP0576774B1 (en) * | 1992-06-30 | 1999-09-15 | STMicroelectronics S.r.l. | Voltage regulator for memory devices |
DE69319402T2 (de) * | 1992-10-22 | 1999-04-01 | Nippon Steel Semiconductor Corp., Tateyama, Chiba | Stromversorgung mit grossem Bereich für integrierte Schaltungen |
US5483152A (en) * | 1993-01-12 | 1996-01-09 | United Memories, Inc. | Wide range power supply for integrated circuits |
US5532618A (en) * | 1992-11-30 | 1996-07-02 | United Memories, Inc. | Stress mode circuit for an integrated circuit with on-chip voltage down converter |
JP3156447B2 (ja) * | 1993-06-17 | 2001-04-16 | 富士通株式会社 | 半導体集積回路 |
JP3356223B2 (ja) * | 1993-07-12 | 2002-12-16 | 富士通株式会社 | 降圧回路及びこれを内蔵した半導体集積回路 |
JPH07105682A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | ダイナミックメモリ装置 |
US5504450A (en) * | 1993-12-08 | 1996-04-02 | At&T Corp. | High voltage components for EEPROM system |
JP3417630B2 (ja) * | 1993-12-17 | 2003-06-16 | 株式会社日立製作所 | 半導体集積回路装置とフラッシュメモリ及び不揮発性記憶装置 |
KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
KR960004573B1 (ko) * | 1994-02-15 | 1996-04-09 | 금성일렉트론주식회사 | 기동회로를 갖는 기준전압발생회로 |
JP2006203248A (ja) * | 1994-08-04 | 2006-08-03 | Renesas Technology Corp | 半導体装置 |
US5604430A (en) * | 1994-10-11 | 1997-02-18 | Trw Inc. | Solar array maximum power tracker with arcjet load |
KR0152905B1 (ko) * | 1994-11-15 | 1998-12-01 | 문정환 | 반도체 메모리장치의 내부전압 발생회로 |
JP3523718B2 (ja) | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
US5570060A (en) * | 1995-03-28 | 1996-10-29 | Sgs-Thomson Microelectronics, Inc. | Circuit for limiting the current in a power transistor |
US5753841A (en) * | 1995-08-17 | 1998-05-19 | Advanced Micro Devices, Inc. | PC audio system with wavetable cache |
US5694035A (en) * | 1995-08-30 | 1997-12-02 | Micron Technology, Inc. | Voltage regulator circuit |
US5838150A (en) * | 1996-06-26 | 1998-11-17 | Micron Technology, Inc. | Differential voltage regulator |
JPH10133754A (ja) * | 1996-10-28 | 1998-05-22 | Fujitsu Ltd | レギュレータ回路及び半導体集積回路装置 |
DE19716430A1 (de) * | 1997-04-18 | 1998-11-19 | Siemens Ag | Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung |
DE69719188T2 (de) * | 1997-11-05 | 2003-12-04 | Stmicroelectronics S.R.L., Agrate Brianza | Hochspannungsregelungsschaltung und entsprechendes Spannungsregelungsverfahren |
KR19990047008A (ko) * | 1997-12-02 | 1999-07-05 | 구본준 | 외부조건 변화에 둔감한 기준전압 발생회로 |
US6037762A (en) * | 1997-12-19 | 2000-03-14 | Texas Instruments Incorporated | Voltage detector having improved characteristics |
KR100273278B1 (ko) * | 1998-02-11 | 2001-01-15 | 김영환 | 반도체 소자의 펌핑회로 |
KR100506046B1 (ko) * | 1998-06-30 | 2005-10-12 | 주식회사 하이닉스반도체 | 내부전압 발생장치 |
US6226205B1 (en) * | 1999-02-22 | 2001-05-01 | Stmicroelectronics, Inc. | Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM) |
KR100308126B1 (ko) * | 1999-07-21 | 2001-11-01 | 김영환 | 불휘발성 강유전체 메모리 장치의 레퍼런스 레벨 발생회로 |
US6333671B1 (en) * | 1999-11-03 | 2001-12-25 | International Business Machines Corporation | Sleep mode VDD detune for power reduction |
KR100576491B1 (ko) * | 1999-12-23 | 2006-05-09 | 주식회사 하이닉스반도체 | 이중 내부전압 발생장치 |
US6669253B2 (en) * | 2000-12-18 | 2003-12-30 | David W. Benzing | Wafer boat and boat holder |
JP3964182B2 (ja) * | 2001-11-02 | 2007-08-22 | 株式会社ルネサステクノロジ | 半導体装置 |
US6933769B2 (en) * | 2003-08-26 | 2005-08-23 | Micron Technology, Inc. | Bandgap reference circuit |
DE10361724A1 (de) * | 2003-12-30 | 2005-08-04 | Infineon Technologies Ag | Spannungsregelsystem |
JP5458234B2 (ja) * | 2008-01-25 | 2014-04-02 | ピーエスフォー ルクスコ エスエイアールエル | バンドギャップ基準電源回路 |
US8068356B2 (en) * | 2008-05-28 | 2011-11-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low power one-shot boost circuit |
JP5325628B2 (ja) * | 2009-03-26 | 2013-10-23 | ラピスセミコンダクタ株式会社 | 半導体メモリの基準電位発生回路 |
US8493795B2 (en) * | 2009-12-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | Voltage stabilization device and semiconductor device including the same, and voltage generation method |
US9035629B2 (en) * | 2011-04-29 | 2015-05-19 | Freescale Semiconductor, Inc. | Voltage regulator with different inverting gain stages |
CN102541133A (zh) * | 2011-05-11 | 2012-07-04 | 电子科技大学 | 一种全温度范围补偿的电压基准源 |
CN102289243B (zh) * | 2011-06-30 | 2013-06-12 | 西安电子科技大学 | Cmos带隙基准源 |
CN106411279B (zh) * | 2011-11-02 | 2019-04-12 | 马维尔国际贸易有限公司 | 用于差分放大器的电路 |
JP5749299B2 (ja) * | 2013-07-18 | 2015-07-15 | ラピスセミコンダクタ株式会社 | 半導体メモリの基準電位発生回路及び半導体メモリ |
CN103809646B (zh) * | 2014-03-07 | 2015-07-08 | 上海华虹宏力半导体制造有限公司 | 分压电路及其控制方法 |
US9966119B1 (en) * | 2016-10-31 | 2018-05-08 | SK Hynix Inc. | Reference selection circuit |
CN109274362A (zh) * | 2018-12-03 | 2019-01-25 | 上海艾为电子技术股份有限公司 | 控制电路 |
KR20240012615A (ko) * | 2019-07-08 | 2024-01-29 | 에타 와이어리스, 아이엔씨. | 차동 용량성 에너지 전달을 이용한 rf 전력 증폭기용의 다중 출력 공급 제너레이터 |
CN111710351B (zh) * | 2020-05-18 | 2022-05-10 | 中国人民武装警察部队海警学院 | 支持差分放大和单端放大两种功能的灵敏放大电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1233812A (ja) * | 1969-05-16 | 1971-06-03 | ||
JP2592234B2 (ja) * | 1985-08-16 | 1997-03-19 | 富士通株式会社 | 半導体装置 |
JPH0770216B2 (ja) * | 1985-11-22 | 1995-07-31 | 株式会社日立製作所 | 半導体集積回路 |
JP2721151B2 (ja) * | 1986-04-01 | 1998-03-04 | 株式会社東芝 | 半導体集積回路装置 |
JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
JPS6370451A (ja) * | 1986-09-11 | 1988-03-30 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1990
- 1990-09-29 KR KR1019900015678A patent/KR930009148B1/ko not_active IP Right Cessation
- 1990-11-20 JP JP2312991A patent/JPH07101374B2/ja not_active Expired - Fee Related
- 1990-11-22 DE DE4037206A patent/DE4037206C2/de not_active Expired - Fee Related
- 1990-11-26 FR FR9014734A patent/FR2667409B1/fr not_active Expired - Fee Related
- 1990-12-03 CN CN90109627A patent/CN1044412C/zh not_active Expired - Lifetime
- 1990-12-05 RU SU904831913A patent/RU1838814C/ru active
- 1990-12-31 US US07/636,509 patent/US5077518A/en not_active Expired - Lifetime
-
1991
- 1991-03-20 NL NL9100497A patent/NL193038C/nl not_active IP Right Cessation
- 1991-06-05 GB GB9112078A patent/GB2248357B/en not_active Expired - Lifetime
- 1991-09-27 IT ITRM910727A patent/IT1250783B/it active IP Right Grant
-
1997
- 1997-03-27 HK HK36197A patent/HK36197A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2667409B1 (fr) | 1993-07-16 |
KR920007339A (ko) | 1992-04-28 |
NL9100497A (nl) | 1992-04-16 |
KR930009148B1 (ko) | 1993-09-23 |
FR2667409A1 (fr) | 1992-04-03 |
GB2248357A (en) | 1992-04-01 |
JPH04145509A (ja) | 1992-05-19 |
NL193038B (nl) | 1998-04-01 |
DE4037206C2 (de) | 1995-08-10 |
NL193038C (nl) | 1998-08-04 |
DE4037206A1 (de) | 1992-04-09 |
GB2248357B (en) | 1994-07-06 |
ITRM910727A0 (it) | 1991-09-27 |
US5077518A (en) | 1991-12-31 |
CN1051438A (zh) | 1991-05-15 |
ITRM910727A1 (it) | 1992-03-30 |
RU1838814C (ru) | 1993-08-30 |
GB9112078D0 (en) | 1991-07-24 |
IT1250783B (it) | 1995-04-21 |
CN1044412C (zh) | 1999-07-28 |
HK36197A (en) | 1997-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07101374B2 (ja) | 電源電圧調整回路 | |
US7468624B2 (en) | Step-down power supply | |
US5430682A (en) | Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant | |
KR100467918B1 (ko) | 낮은동작전압에서유효한전압변환회로를구비한반도체집적회로 | |
JP2604526B2 (ja) | 半導体メモリ装置 | |
JP2557271B2 (ja) | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 | |
JP3085562B2 (ja) | 基準電圧発生回路および内部降圧回路 | |
TWI794678B (zh) | 電壓調節電路及其控制方法 | |
JPH10312683A (ja) | 半導体メモリ素子の電圧調整回路 | |
US6504353B2 (en) | Drive power supplying method for semiconductor memory device and semiconductor memory device | |
JP2000228084A (ja) | 電圧発生回路 | |
JP3501183B2 (ja) | 半導体集積回路の内部電源電圧供給回路 | |
JP3532721B2 (ja) | 定電圧発生回路 | |
US6259280B1 (en) | Class AB amplifier for use in semiconductor memory devices | |
JP2000075941A (ja) | 半導体装置 | |
JPH05114291A (ja) | 基準電圧発生回路 | |
JPH09259585A (ja) | 半導体記憶装置 | |
JP3102428B2 (ja) | 半導体装置 | |
US20060186865A1 (en) | Voltage regulator | |
US8581560B2 (en) | Voltage regulator circuit for generating a supply voltage in different modes | |
JPH0521738A (ja) | 半導体集積回路 | |
EP0454859B1 (en) | Semiconducteur integrated circuit | |
US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
JPH0278090A (ja) | メモリ装置の供給電圧安定化回路 | |
JP2006155359A (ja) | 降圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |