KR19990047008A - 외부조건 변화에 둔감한 기준전압 발생회로 - Google Patents
외부조건 변화에 둔감한 기준전압 발생회로 Download PDFInfo
- Publication number
- KR19990047008A KR19990047008A KR1019970065207A KR19970065207A KR19990047008A KR 19990047008 A KR19990047008 A KR 19990047008A KR 1019970065207 A KR1019970065207 A KR 1019970065207A KR 19970065207 A KR19970065207 A KR 19970065207A KR 19990047008 A KR19990047008 A KR 19990047008A
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- pmos transistor
- voltage
- source
- gate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 25
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
Abstract
본 발명은 백바이어스전압(Vbb)이 어떠한 형태의 변화를 갖더라도 그 백바이어스전압(Vbb)에 의한 변화를 제거시킴으로써, 외부의 전원전압(Vcc) 및 온도 뿐만 아니라 백바이어스전압(Vbb)의 영향을 받지 않도록 한 외부조건 변화에 둔감한 기준전압발생회로에 관한 것이다.
이를 위해 본 발명은 피모스트랜지스터의 게이트-소스간의 전압을 이용하여 전원전압(Vcc)에 대한 기준전압을 발생하는 기준전압 발생부(10)와,
그 기준전압 발생부(10)에서 발생된 기준전압을 접지전압(Vss)에 대한 기준전압으로 변환하여 출력하는 기준전압변환부(20)로 구성된다.
Description
본 발명은 기준전압 발생회로에 관한 것으로, 특히 피모스트랜지스터의 게이트-소스간의 전압을 이용하여 기준전압이 발생되도록 한 외부조건 변화에 둔감한 기준전압 발생회로에 관한 것이다.
종래의 기준전압 발생회로는 도1에 도시된 바와 같이, 전원전압(Vcc)이 소스 및 서브스트레이트로 인가되고, 게이트와 드레인이 서로 연결된 제1피모스트랜지스터(P1)와,
그 제1피모스트랜지스터(P1)와 드레인이 공통으로 연결되고, 서브스트레이트로는 백바이어스전압(Vbb)이 인가되고, 소스로는 접지전압(Vss)이 저항(R1)을 통해 인가되는 제1엔모스트랜지스터(N1)와,
그 제1엔모스트랜지스터(N1)와 게이트가 공통으로 연결되고, 그 게이트는 드레인과 서로 연결되며, 서브스트레이트로는 백바이어스전압(Vbb)이 인가되고 소스로는 접지전압(Vss)이 인가되는 제2엔모스트랜지스터(N2)와
그 제2엔모스트랜지스터(N2)와 드레인이 공통으로 연결되고, 게이트는 상기 제1피모스트랜지스터(P1)의 게이트와 공통으로 연결되며, 소스 및 서브스트레이트로는 전원전압(Vcc)이 인가되는 제2피모스트랜지스터(P2)와로 구성된다.
이때, 상기 제2피모스트랜지스터(P2)의 드레인과 제2엔모스트랜지스터(N2)의 드레인이 연결되는 노드(A)는 기준전압발생회로의 출력단으로서 기준전압(Vref1)을 출력한다.
이와 같이 구성된 종래기술의 동작 및 작용을 도1을 참조하여 설명하면 다음과 같다.
종래기술의 동작은 제1,제2엔모스트랜지스터(N1,N2)의 게이트와 소스간의 전압차이(Vgs)를 이용한 것으로, 그 제1,제2엔모스트랜지스터(N1,N2)에서 출력단으로 흐르는 동작전류(operation current)는 다음 수학식1과 같다.
여기서, 상기 수학식1에서 Vgs(N2)는 제2엔모스트랜지스터(N2)의 게이트-소스간의 전압이고, Vgs(N1)는 제1엔모스트랜지스터(N1)의 게이트-소스간의 전압이다.
그리고, 상기 제1,제2엔모스트랜지스터(N1,N2)는 모두 포화영역(saturation region)에서 동작되므로, 그 제1,제2엔모스트랜지스터(N1,N2)에 각각 흐르는 전류는 다음의 수학식2,3과 같다.
Vt(N)은 엔모스트랜지스터(N1,N2)의 문턱전압이며, B는 도1에서 노드(B)의 전압이다.
이때, 제1,제2피모스트랜지스터(P1,P2)의 게이트-소스간의 전압차이(Vgs)는 서로 같기 때문에 상기 제1,제2엔모스트랜지스터(N1,N2)에 흐르는 전류는 다음의 수학식4와 같다.
따라서, 상기 수학식2 및 수학식3에 의해 다음의 수학식5와 같이 변환된다.
또한, 상기 수학식5를 수학식3에 대입하면 다음의 수학식6, 수학식7에 의해 기준전압(Vref1)을 구할 수 있다.
상기 수학식7에서, 공정파라미터(β)는 이고, UN은 엔모트랜지스터의 전자이동도(electronic mobility)이며, ε는 유전율, tox는 게이트 산화층의 두께(gate oxide thickness)를 나타 낸다.
상기 수학식7에서와 같이 기준전압(Vref1)은 전원전압(Vcc)에 무관하게 발생되며, 엔모스트랜지스터의 문턱전압(Vt(N))에 대한 온도변화는 일반적으로 -1㎷/℃로 나타 난다. 그리고, 엔모트랜지스터의 전자이동도(UN)는 온도에 따라 에 비례하므로, 상기 수학식7의 두 번째 항의 온도변화가 +1㎷/℃가 되도록 적절히 저항(R1)의 값과 제1,제2엔모스트랜지스터(N1,N2)들의 폭(width)과 길이(length)가 선택되면 온도에 독립적인 기준전압(Vref1)이 발생하게 된다.
또한, 전원전압(Vcc)이 증가하면 제1피모스트랜지스터(P1) 및 제2피모스트랜지스터(P2)의 게이트들이 연결된 노드(C)의 전압이 전원전압(Vcc)에 따라 증가하므로, 기준전압(Vref1)은 전원전압(Vcc)의 변화에도 독립적이다.
그러나, 종래의 기준전압 발생회로는 외부의 전원전압(Vcc) 또는 온도의 변화에 대해서는 독립적으로 기준전압을 발생하지만, 엔모스트랜지스터들(N1,N2)의 서브스트레이트로 인가되는 백바이어스전압(Vbb)의 변화에 따라 그 엔모스트랜지스터들(N1,N2)의 문턱전압(Vt)이 아래의 수학식8 만큼 변화되기 때문에, 그 엔모스트랜지스터들(N1,N2)의 서브스트레이트로 인가되는 백바이어스전압(Vbb)의 변화에 따라서 기준전압의 변화(variation)가 크게 나타나는 문제점이 있었다.
여기서, 상기 Vt0는 Vsb=0 일때의 문턱전압이고, γ는 본체효과요소(body effect factor)이며, Vsb는 소스와 서브스트레이트 사이의 전압이다.
또한, 백바이어스전압(Vbb)이 전원전압(Vcc)의 영향을 받을 경우 상기 수학식8에 의해 기준전압도 영향을 받게 된다.
따라서, 본 발명의 목적은 백바이어스전압(Vbb)이 어떠한 형태의 변화를 갖더라도 그 백바이어스전압(Vbb)에 의한 변화를 제거시킴으로써, 외부의 전원전압(Vcc) 및 온도 뿐만 아니라 백바이어스전압(Vbb)의 영향을 받지 않도록 한 외부조건 변화에 둔감한 기준전압발생회로를 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은 피모스트랜지스터의 게이트-소스간의 전압을 이용하여 전원전압(Vcc)에 대한 기준전압을 발생하는 기준전압발생부(10)와, 그 기준전압발생부(10)에서 발생된 기준전압을 접지전압(Vss)에 대한 기준전압으로 변환함으로써 최종적인 기준전압을 출력하는 기준전압변환부(20)로 구성된다.
이와 같이 구성된 본 발명은 백바이어스전압(Vbb)이 어떠한 형태의 변화를 갖더라도 그 백바이어스전압(Vbb)의 변화를 제거시킴으로써, 외부의 전원전압(Vcc) 및 온도의 변화 뿐만 아니라 백바이어스전압(Vbb)의 변화에도 영향을 받지 않는 일정한 기준전압을 얻을 수 있다.
도 1 은 종래의 기준전압발생회로의 구성을 보인 회로도.
도 2 는 본 발명에 의한 기준전압발생회로의 제1실시예의 구성을 보인 회로도.
도 3 은 도2에서, 전원전압에 대한 기준전압을 접지전압에 대한 기준전압으로 변환한 것을 보인 그래프.
도 4 는 본 발명에 의한 기준전압발생회로의 제2실시예의 구성을 보인 회로도.
*****도면의 주요 부분에 대한 부호 설명*****
R1-R2 : 저항 P11∼P16 : 피모스트랜지스터
N11∼N12 : 엔모스트랜지스터
Vcc : 전원전압 Vss : 접지전압
Vbb : 백바이어스전압
이하 본 발명에 의한 외부조건 변화에 둔감한 기준전압 발생회로를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명에 의한 제1실시예는 도2에 도시된 바와 같이, 전원전압(Vcc)에 대한 기준전압을 발생하는 기준전압발생부(10)와, 그 기준전압발생부(10)에서 발생된 기준전압을 접지전압(Vss)에 대한 기준전압으로 변환함으로써 최종적인 기준전압을 출력하는 기준전압변환부(20)로 구성된다.
상기 기준전압발생부(10)는 전원전압(Vcc)이 저항(R2)을 거쳐 소스 및 N-well(서브스트레이트)로 인가되는 제1피모스트랜지스터(P11)와,
그 제1피모스트랜지스터(P11)와 드레인들이 공통으로 연결되고 그 공통 연결된 드레인에 게이트가 연결되며, 소스로는 접지전압(Vss)이 인가되고 서브스트레이트로는 백바이어스전압(Vbb)이 인가되는 제1엔모스트랜지스터(N11)와,
상기 제1엔모스트랜지스터(N11)와 게이트들이 공통으로 연결되고, 소스로는 접지전압(Vss)이 인가되고 서브스트레이트로는 백바이어스전압(Vbb)이 인가되는 제2엔모스트랜지스터(N12)와,
상기 제2엔모스트랜지스터(N12)와 드레인이 공통으로 연결되고 그 드레인과 게이트는 서로 연결되며, 상기 제1피모스트랜지스터(P11)와 게이트가 공통으로 연결되고, 소스 및 N-well(서브스트레이트)로는 전원전압(Vcc)이 인가되는 제2피모스트랜지스터(P12)로 구성된다.
이때, 상기 제2피모스트랜지스터(P12) 및 제2엔모스트랜지스터(N12)의 드레인들이 서로 연결된 노드(C)는 그 기준전압발생부(10)의 출력단으로서 전원전압(Vcc)에 의한 기준전압을 출력한다.
상기 기준전압변환부(20)는 전원전압(Vcc)이 소스 및 서브스트레이트로 인가되고, 게이트로는 상기 기준전압발생부(10)의 출력이 인가되는 제3피모스트랜지스터(P13)와,
상기 제3피모스트랜지스터(P13)의 드레인과 소스 및 서브스트레이트가 연결되고, 드레인 및 게이트로는 접지전압(Vss)이 인가되는 제4피모스트랜지스터(P14)와로 구성된다.
이때, 상기 제3피모스트랜지스터(P13)의 드레인과 제4피모스트랜지스터(P14)의 소스가 연결된 노드(D)가 기준전압발생부(10)의 출력단으로서 접지전압(Vss)에 대한 기준전압(Vref2)을 외부로 출력한다.
이와같이 구성된 본 발명의 동작 및 작용을 도2를 참조하여 설명하면 다음과 같다.
먼저, 기준전압발생부(10)의 출력단에 흐르는 동작전류(operation current)는 다음 수학식9과 같다.
상기 수학식9을 이용 하면 기준전압발생부(10)에서 발생되는 다음의 수학식10과 같이 기준전압을 구할 수 있다.
여기서, D는 상기 제1피모스트랜지스터(P11) 및 제2피모스트랜지스터(P12)의 게이트들이 연결된 노드(D)의 전압이다.
그리고, 제1,제2엔모스트랜지스터들(N11,N12)은 활성영역(Active load)에서 동작되며, 소스와 게이트 사이의 전압(Vgs) 값이 서로 같기 때문에 제1,제2피모스트랜지스터들(P11,P12)을 통해 흐르는 전류를 같도록 유지시킨다.
또한, 상기 제1피모스트랜지스터(P11) 및 제2피모스트랜지스터(P12)의 게이트들이 서로 연결된 노드(A)의 전압은 전원전압(Vcc)에 대한 기준전압이다. 그리고, 실제로 사용하기위한 접지전압(Vss)에 대한 기준전압으로 변환을 시켜주기 위해 기준전압변환부(20)의 제3,제4피모스트랜지스터들(P13,P14)이 직렬로 연결되어 있고, 그 제3피모스트랜지스터(P13)의 게이트가 상기 노드(A)에 연결되어 있으므로 그 제3,제4피모스트랜지스터들(P13,P14)에 흐르는 전류량은 제1피모스트랜지스터(P11)에 흐르는 전류량과 같게 된다.(동일한 Vgs 값이 된다.)
즉, 제1,2,3피모스트랜지스터들(P11,P12,P13)의 폭/길이(W/L; Width/Length)를 같게 하면 세 개의 피모스트랜지스터들의 Vgs 값이 같게 되므로 도3에 도시된 바와 같이, 전원전압(Vcc)에 대한 기준전압을 접지전압(Vss)에 대한 기준전압으로 완벽하게 변환시킬 수 있게 된다.
한편, 모든 피모스트랜지스터들(P11,P12,P13,P14)의 서브스트레이트(N-well)는 각각의 소스단자에 연결되고, 즉, 소스와 서브스트레이트 사이의 전압이 제로(Vsb=0)가 되도록 구성되어 회로의 동작시에 발생될 수 있는 본체효과요소(body effect factor)의 영향이 제거 된다.
다시한번 설명하면, 상기 기준전압발생부(10)에서 전원전압(Vcc)에 대하여 발생되어 노드(E)를 통해 출력되는 기준전압은 기준전압변환부(20)에서 접지전압(Vss)에 대한 기준전압으로 변환되어 최종적인 기준전압(Vref2)로서 노드(F)를 통해 출력된다.
본 발명에 의한 제2실시예는 본 발명의 제1실시예의 기준전압(Vref2)의 전압레벨을 높이고자 할 때 사용되며, 다음과 같이 구성된다.
본 발명의 제2실시예는 도4에 도시된 바와 같이, 전원전압(Vcc)에 대한 기준전압을 발생하는 기준전압발생부(10)는 본 발명의 제1실시예와 동일하게 구성된다.
그리고, 그 기준전압발생부(10)에서 발생된 기준전압을 접지전압(Vss)에 대한 기준전압으로 변환함으로써 최종적인 기준전압을 출력하는 기준전압변환부(30)는 전원전압(Vcc)이 소스 및 서브스트레이트로 인가되고, 게이트로는 상기 기준전압발생부(10)의 출력이 인가되는 제3피모스트랜지스터(P13)와,
상기 제3피모스트랜지스터(P13)의 드레인에 소스 및 서브스트레이트가 연결되는 제4피모스트랜지스터(P14)와,
상기 제4피모스트랜지스터(P14)의 드레인 및 게이트에 소스 및 서브스트레이트가 연결되는 제5피모스트랜지스터(P15)와,
상기 제5피모스트랜지스터(P15)의 드레인 및 게이트에 소스 및 서브스트레이트가 연결되고, 드레인 및 게이트로는 접지전압(Vss)이 인가되는 제6피모스트랜지스터(P16)로 구성된다.
이때, 상기 제3피모스트랜지스터(P13)의 드레인과 제4피모스트랜지스터(P14)의 소스가 연결된 노드(C)가 기준전압발생회로의 출력단으로서 접지전압(Vss)에 대한 기준전압(Vref3)을 외부로 출력한다. 그리고, 본 발명의 제1실시예와 동일한 부분은 동일한 부호를 붙인다.
이와 같이 구성된 본 발명에 의한 제2실시예의 동작 및 작용은 본 발명의 제1실시예와 유사하며 다수개의 피모스트랜지스터들을 기준전압변환부(30)에 제1실시예와 동일한 방법으로 추가함으로써 제1실시예 보다 높은 기준전압을 얻을 수 있다. 이는 사용자에 따라 그 연결되는 트랜지스터의 수는 변경될 수 있다.
즉, 제1∼6피모스트랜지스터들(P11∼P16)의 폭/길이(W/L; Width/Length)를 같게 하면 여섯개의 피모스트랜지스터들의 Vgs 값이 같게 되므로 도3에 도시된 바와 같이, 전원전압(Vcc)에 대한 기준전압을 접지전압(Vss)에 대한 기준전압으로 완벽하게 변환시킬 수 있게 되며, 이는 상기 제1실시예의 기준전압(Vref2) 보다 약 3배 정도의 기준전압(Vref3)을 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명은 백바이어스전압(Vbb)이 어떠한 형태의 변화를 갖더라도 그 백바이어스전압(Vbb)의 변화를 제거시킴으로써, 외부의 전원전압(Vcc) 및 온도의 변화 뿐만 아니라 백바이어스전압(Vbb)의 변화에도 영향을 받지 않는 일정한 기준전압을 얻을 수 있는 효과가 있다.
Claims (4)
- 피모스트랜지스터의 게이트-소스간의 전압차이를 이용하여 전원전압(Vcc)에 대한 기준전압을 발생하는 기준전압발생부(10)와, 그 기준전압 발생부(10)에서 발생된 기준전압을 접지전압(Vss)에 대한 기준전압으로 변환함으로써 최종적인 기준전압을 출력하는 기준전압변환부(20)로 구성된 것을 특징으로 하는 외부조건 변화에 둔감한 기준전압 발생회로.
- 제1항에 있어서, 상기 기준전압발생부(10)는 전원전압(Vcc)이 저항(R2)을 거쳐 소스 및 N-well(서브스트레이트)로 인가되는 제1피모스트랜지스터(P11)와,상기 제1피모스트랜지스터(P11)와 드레인이 공통으로 연결되고 그 공통 드레인에 게이트가 연결되며, 소스로는 접지전압(Vss)이 인가되고 서브스트레이트로는 백바이어스전압(Vbb)이 인가되는 제1엔모스트랜지스터(N11)와,상기 제1엔모스트랜지스터(N11)와 게이트가 공통으로 연결되고, 소스로는 접지전압(Vss)이 인가되고 서브스트레이트로는 백바이어스전압(Vbb)이 인가되는 제2엔모스트랜지스터(N12)와,상기 제2엔모스트랜지스터(N12)와 드레인이 공통으로 연결되고 상기 제1피모스트랜지스터(P11)와 게이트가 공통으로 연결되고 그 드레인과 게이트는 서로 연결되며, 소스 및 N-well(서브스트레이트)로는 전원전압(Vcc)이 인가되는 제2피모스트랜지스터(P12)로 구성된 것을 특징으로 하는 외부조건 변화에 둔감한 기준전압 발생회로.
- 제1항에 있어서, 상기 기준전압변환부(20)는 전원전압(Vcc)이 소스 및 서브스트레이트로 인가되고, 게이트로는 상기 기준전압발생부(10)의 출력이 인가되는 제3피모스트랜지스터(P13)와,상기 제3피모스트랜지스터(P13)의 드레인에 소스 및 서브스트레이트가 연결되고, 드레인 및 게이트로는 접지전압(Vss)이 인가되는 제4피모스트랜지스터(P14)로 구성된 것을 특징으로 하는 외부조건 변화에 둔감한 기준전압 발생회로.
- 제1항에 있어서, 상기 기준전압변환부(20)는 전원전압(Vcc)이 소스 및 서브스트레이트로 인가되고, 게이트로는 상기 기준전압발생부(10)의 출력이 인가되는 제3피모스트랜지스터(P13)와,상기 제3피모스트랜지스터(P13)의 드레인에 소스 및 서브스트레이트가 연결되는 제4피모스트랜지스터(P14)와,상기 제4피모스트랜지스터(P14)의 드레인 및 게이트에 소스 및 서브스트레이트가 연결되는 제5피모스트랜지스터(P15)와,상기 제5피모스트랜지스터(P15)의 드레인 및 게이트에 소스 및 서브스트레이트가 연결되고, 드레인 및 게이트로는 접지전압(Vss)이 인가되는 제6피모스트랜지스터(P16)로 구성된 것을 특징으로 하는 외부조건 변화에 둔감한 기준전압 발생회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970065207A KR19990047008A (ko) | 1997-12-02 | 1997-12-02 | 외부조건 변화에 둔감한 기준전압 발생회로 |
US09/178,476 US6184745B1 (en) | 1997-12-02 | 1998-10-26 | Reference voltage generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970065207A KR19990047008A (ko) | 1997-12-02 | 1997-12-02 | 외부조건 변화에 둔감한 기준전압 발생회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990047008A true KR19990047008A (ko) | 1999-07-05 |
Family
ID=19526219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970065207A KR19990047008A (ko) | 1997-12-02 | 1997-12-02 | 외부조건 변화에 둔감한 기준전압 발생회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6184745B1 (ko) |
KR (1) | KR19990047008A (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6469572B1 (en) * | 2001-03-28 | 2002-10-22 | Intel Corporation | Forward body bias generation circuits based on diode clamps |
US6734719B2 (en) * | 2001-09-13 | 2004-05-11 | Kabushiki Kaisha Toshiba | Constant voltage generation circuit and semiconductor memory device |
KR100543318B1 (ko) * | 2002-10-07 | 2006-01-20 | 주식회사 하이닉스반도체 | 부스팅 전압 제어회로 |
KR100492095B1 (ko) * | 2003-02-24 | 2005-06-02 | 삼성전자주식회사 | 스타트업 회로를 갖는 바이어스회로 |
US6891357B2 (en) * | 2003-04-17 | 2005-05-10 | International Business Machines Corporation | Reference current generation system and method |
DE102006043453A1 (de) * | 2005-09-30 | 2007-04-19 | Texas Instruments Deutschland Gmbh | CMOS-Referenzspannungsquelle |
CN101466009B (zh) * | 2007-12-17 | 2010-10-06 | 佛山普立华科技有限公司 | 电子设备及其音频/视频信号共用同一传输接口的方法 |
JP4670969B2 (ja) * | 2009-01-23 | 2011-04-13 | ソニー株式会社 | バイアス回路及びそれを備えたgm−Cフィルタ回路並びに半導体集積回路 |
US8760216B2 (en) | 2009-06-09 | 2014-06-24 | Analog Devices, Inc. | Reference voltage generators for integrated circuits |
US8531056B2 (en) * | 2010-05-13 | 2013-09-10 | Texas Instruments Incorporated | Low dropout regulator with multiplexed power supplies |
JP5475598B2 (ja) * | 2010-09-07 | 2014-04-16 | 株式会社東芝 | 基準電流発生回路 |
CN115113676B (zh) * | 2021-03-18 | 2024-03-01 | 纮康科技股份有限公司 | 具有温度补偿功能的参考电路 |
US11953927B2 (en) * | 2021-04-22 | 2024-04-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Bias generating devices and methods for generating bias |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4935690A (en) * | 1988-10-31 | 1990-06-19 | Teledyne Industries, Inc. | CMOS compatible bandgap voltage reference |
NL9001018A (nl) * | 1990-04-27 | 1991-11-18 | Philips Nv | Referentiegenerator. |
KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
DE4034371C1 (ko) * | 1990-10-29 | 1991-10-31 | Eurosil Electronic Gmbh, 8057 Eching, De | |
US5448159A (en) * | 1994-05-12 | 1995-09-05 | Matsushita Electronics Corporation | Reference voltage generator |
JPH08272467A (ja) * | 1995-03-31 | 1996-10-18 | Mitsubishi Electric Corp | 基板電位発生回路 |
KR100246335B1 (ko) * | 1997-03-22 | 2000-03-15 | 김영환 | 메모리소자의내부정전압회로 |
JP4046382B2 (ja) * | 1997-03-27 | 2008-02-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
-
1997
- 1997-12-02 KR KR1019970065207A patent/KR19990047008A/ko not_active Application Discontinuation
-
1998
- 1998-10-26 US US09/178,476 patent/US6184745B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6184745B1 (en) | 2001-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100393226B1 (ko) | 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로 | |
EP0205104B1 (en) | Intermediate potential generation circuit | |
US7479821B2 (en) | Cascode circuit and semiconductor device | |
EP0282725B1 (en) | Cmos reference voltage generator device | |
KR100306692B1 (ko) | 안정된 출력 전압을 제공하는 기준 전압 발생 회로 | |
KR0134661B1 (ko) | 전위전류 변환기 | |
US7830200B2 (en) | High voltage tolerant bias circuit with low voltage transistors | |
KR19990047008A (ko) | 외부조건 변화에 둔감한 기준전압 발생회로 | |
KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
US4642552A (en) | Stabilized current source circuit | |
KR100848740B1 (ko) | 기준 전압 회로 | |
US20060125547A1 (en) | Adjustable and programmable temperature coefficient-proportional to absolute temperature (APTC-PTAT) circuit | |
US7088142B2 (en) | Semiconductor integrated circuit and level conversion circuit | |
US20120075007A1 (en) | Reference current generating circuit, reference voltage generating circuit, and temperature detection circuit | |
KR100363139B1 (ko) | 버퍼회로및바이어스회로 | |
CN112346505B (zh) | 增益调变电路 | |
CN108628379B (zh) | 偏压电路 | |
KR100253289B1 (ko) | 기준전압 발생기 | |
KR950005583B1 (ko) | 푸쉬풀 출력회로 | |
KR0121102B1 (ko) | 정전압장치 | |
KR100234358B1 (ko) | 기준전압 발생회로 | |
JP2615005B2 (ja) | 半導体集積回路 | |
US7129776B2 (en) | Bias voltage generator circuit | |
KR100496792B1 (ko) | 기준전압발생회로 | |
KR100324300B1 (ko) | 로직 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |