JP5749299B2 - 半導体メモリの基準電位発生回路及び半導体メモリ - Google Patents

半導体メモリの基準電位発生回路及び半導体メモリ Download PDF

Info

Publication number
JP5749299B2
JP5749299B2 JP2013149682A JP2013149682A JP5749299B2 JP 5749299 B2 JP5749299 B2 JP 5749299B2 JP 2013149682 A JP2013149682 A JP 2013149682A JP 2013149682 A JP2013149682 A JP 2013149682A JP 5749299 B2 JP5749299 B2 JP 5749299B2
Authority
JP
Japan
Prior art keywords
circuit
mos transistor
power supply
gate
reference potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013149682A
Other languages
English (en)
Other versions
JP2013225339A (ja
Inventor
廣田　彰宏
彰宏 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2013149682A priority Critical patent/JP5749299B2/ja
Publication of JP2013225339A publication Critical patent/JP2013225339A/ja
Application granted granted Critical
Publication of JP5749299B2 publication Critical patent/JP5749299B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、半導体メモリの基準電位発生回路及び半導体メモリに関するものであり、特に、半導体メモリに搭載された内部電源回路に含まれる基準電位発生回路及び半導体メモリに関する。
従来、半導体集積回路に搭載された電圧発生回路において、電源投入時のオーバーシュートを抑制する技術が種々提案されている（例えば特許文献１参照）。
図１１には、半導体メモリとしてのＲＯＭに搭載される内部電源回路に含まれる基準電位発生回路の一例を示した。
図１１に示す基準電位発生回路１００は、図示しない内部電源制御回路が出力した内部電源イネーブル信号ＣＥＢ＿ＧＥＮがゲートに入力されるＰＭＯＳトランジスタＰ１、互いにゲートが接続された電流供給用の複数のＤＭＯＳトランジスタＤ１〜Ｄ４、ゲートがＤＭＯＳトランジスタＤ１〜Ｄ４のゲートと接続された温度補償用のＮＭＯＳトランジスタＮ１、ゲートに電源電圧ＶＣＣが印加されるＮＭＯＳトランジスタＮ２が直列接続された回路に対して、基準電位補正用のＰＭＯＳトランジスタＰ２及びＮＭＯＳトランジスタＮ３が直列接続された回路が並列に接続された構成である。そして、ＤＭＯＳトランジスタＤ２、Ｄ３の接続点Ｃから基準電位ＶＣＷＲＥＦが出力される。
このような構成の基準電位発生回路１００では、温度補償用のＮＭＯＳトランジスタＮ１によって基準電位ＶＣＷＲＥＦの変動に対してフィードバックがかかるため、温度特性及び電圧特性を良好とすることができる。
なお、電圧補正用のＰＭＯＳトランジスタＰ２のゲートはＤＭＯＳトランジスタＤ４とＮＭＯＳトランジスタＮ１の接続点Ｂに接続され、ＮＭＯＳトランジスタＮ３のゲートには電源電圧ＶＣＣが印加される。
また、例えば内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルの場合は通常動作モードとなり、ハイレベルの場合はスタンバイモードとなる。
特開２００５−１２２５７４号公報
このような基準電位発生回路１００では、内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルになって通常動作モードになると、内部電源回路による内部回路への電源供給を開始するべく、まずＰＭＯＳトランジスタＰ１がオンになると、電流ＩａがＤＭＯＳトランジスタＤ１を流れる。これにより、図１２に示すように、接続点Ａの電圧ＶＲＥＦ＿Ａは徐々に上昇していくが、この電圧ＶＲＥＦ＿Ａの接続点Ｂの電圧ＶＰＧに対するカップリングノイズが大きくなることにより、電圧ＶＲＥＦ＿Ａの上昇に伴って電圧ＶＰＧも上昇するため、基準電位補正用のＰＭＯＳトランジスタＰ２がオンせず、電流Ｉｐが流れない。
一方、電流供給用のＤＭＯＳトランジスタＤ１〜Ｄ４には電流Ｉａがすぐに流れるため、接続点Ｃから出力される基準電位ＶＣＷＲＥＦが図１２に示すようにオーバーシュートしてしまう、という問題があった。これは、基準電位補正用のＰＭＯＳトランジスタＰ２のゲートから温度補償用のＮＭＯＳトランジスタＮ１、Ｎ２を介したグランドまでの抵抗が高くなっていることによりさらに顕著となる。
本発明は、上述した課題を解決するために提案されたものであり、温度特性及び電圧特性を損なうことなく、起動時に基準電位がオーバーシュートするのを防ぐことができる半導体メモリの基準電位発生回路及び半導体メモリを提供することを目的とする。
上記目的を達成するために、請求項１記載の発明は、半導体メモリの内部回路への電源供給を許可するための許可信号が入力される第１のＭＯＳトランジスタと、前記半導体メモリの内部回路への電源供給の基準となる基準電位を補正するための第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの第１の端子と前記第２のＭＯＳトランジスタのゲートとの間に接続され、前記許可信号が前記第１のＭＯＳトランジスタに入力された場合に電流供給を行なって前記基準電位を出力する電流供給回路と、前記電流供給回路と直列接続された温度補償用の第３のＭＯＳトランジスタと、前記許可信号が入力された場合に、前記第２のＭＯＳトランジスタのゲートの電位を低下させることにより前記第２のＭＯＳトランジスタのゲートに印加される電圧に対するカップリングノイズをキャンセルするノイズキャンセル回路であって、一端が前記第１のＭＯＳトランジスタのゲートに接続され、他端が前記第２のＭＯＳトランジスタのゲートに接続されたノイズキャンセル回路と、を備えたことを特徴とする。
請求項２記載の発明は、前記ノイズキャンセル回路は、偶数個のインバータを含むことを特徴とする。
請求項３記載の発明は、データを記憶するメモリセルアレイと、前記メモリセルアレイに電力を供給する電源回路と、前記電源回路を制御する電源制御回路と、を備え、前記電源回路は、前記メモリセルアレイへの電源供給を許可するための許可信号が前記電源制御回路から入力される第１のＭＯＳトランジスタと、前記メモリセルアレイへの電源供給の基準となる基準電位を補正するための第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの第１の端子と前記第２のＭＯＳトランジスタのゲートとの間に接続され、前記許可信号が前記第１のＭＯＳトランジスタに入力された場合に電流供給を行なって前記基準電位を出力する電流供給回路と、前記電流供給回路と直列接続された温度補償用の第３のＭＯＳトランジスタと、前記許可信号が入力された場合に、前記第２のＭＯＳトランジスタのゲートの電位を低下させることにより前記第２のＭＯＳトランジスタのゲートに印加される電圧に対するカップリングノイズをキャンセルするノイズキャンセル回路であって、一端が前記第１のＭＯＳトランジスタのゲートに接続され、他端が前記第２のＭＯＳトランジスタのゲートに接続されたノイズキャンセル回路と、を備えたことを特徴とする。
本発明によれば、温度特性及び電圧特性を損なうことなく、起動時に基準電位がオーバーシュートするのを防ぐことができる、という効果を奏する。
ＲＯＭの概略構成図である。 内部電源制御回路の概略構成図である。 内部電源制御回路及び内部電源回路の各部の信号の波形図である。 内部電源回路の概略構成図である。 本実施形態に係る基準電圧発生回路の回路図である。 本実施形態に係る基準電圧発生回路の各部の電位の波形図である。 （Ａ）は従来の基準電圧発生回路において複数の温度条件で電源電圧と基準電位との関係を測定した結果を示す図、（Ｂ）は従来の基準電圧発生回路において内部電源イネーブル信号がローレベルになってからの経過時間と基準電位との関係を複数条件で測定した結果を示す図である。 （Ａ）は本実施形態に係る基準電圧発生回路において複数の温度条件で電源電圧と基準電位との関係を測定した結果を示す図、（Ｂ）は本実施形態に係る基準電圧発生回路において内部電源イネーブル信号がローレベルになってからの経過時間と基準電位との関係を複数条件で測定した結果を示す図である。 従来例に係る基準電圧発生回路と本実施形態に係る基準電圧発生回路の特性を比較した比較表である。 本実施形態の変形例に係る基準電圧発生回路の回路図である。 従来例に係る基準電圧発生回路の回路図である。 従来例に係る基準電圧発生回路の各部の電位の波形図である。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。
図１には、本発明に係る半導体メモリとしてのＲＯＭ１０の概略構成図を示した。同図に示すように、ＲＯＭ１０は、メモリセルアレイ１２、アドレスバッファ１４、ロウデコーダセレクタ１６、カラムデコーダ１８、ＢＬセレクタ２０、センスアンプ２２、出力バッファ２４、内部電源制御回路２６、及び内部電源回路２８等を含んで構成されている。
メモリセルアレイ１２は、複数のサブアレイから構成されており、各サブアレイは、多数のメモリセルを含んで構成される。
アドレスバッファ１４には、ＲＯＭ１０を制御する図示しない制御回路によって指定されたアドレスが格納される。
ロウデコーダセレクタ１６は、アドレスバッファ１４に格納されたアドレスに含まれるロウアドレスに応じたワードラインＷＬ及びサブアレイ選択ラインＤＳを選択し、選択したワードラインＷＬに内部電源回路２８から供給された電圧ＶＣＷを印加すると共に、サブアレイ選択ラインＤＳに内部電源回路２８から供給された電圧ＶＣＷＰを印加する。
カラムデコーダ１８は、アドレスバッファ１４に格納されたアドレスに含まれるカラムアドレスをＢＬ（ビットライン）セレクタ２０に出力する。
ＢＬセレクタ２０は、カラムデコーダ１８から出力されたカラムアドレスに応じたビットラインＢＬを選択し、選択したビットラインＢＬに内部電源回路２８からセンスアンプ２２を介して供給された電圧ＣＤＶを印加する。
センスアンプ２２は、メモリセルアレイ１２を構成する各セルのうち、ロウデコーダセレクタ１６により選択されたワードラインＷＬと、ＢＬセレクタ２０により選択されたビットラインＢＬと、により選択されたメモリセルを流れる電流を検出して‘０’か‘１’かを判定した結果であるデータを出力バッファ２４に出力する。
出力バッファ２４は、入力されたメモリセルのデータを記憶し、ＲＯＭ１０を制御する図示しない制御回路から入力されたアウトプットイネーブル信号ＯＥＢが例えばローレベルになると、記憶されたデータを出力する。
内部電源制御回路２６は、ＲＯＭ１０を制御する図示しない制御回路から入力されたチップイネーブル信号ＣＥＢが例えばローレベルになると、内部電源回路２８からロウデコーダセレクタ１６やカラムデコーダ１８、センスアンプ２２等の内部回路への電源供給を許可するために、内部電源回路イネーブル信号ＣＥＢ＿ＧＥＮをローレベルにする。これにより、内部電源回路２８から電圧ＣＤＶがセンスアンプ２２に供給され、電圧ＶＣＷがロウデコーダセレクタ１６に供給され、電圧ＶＣＷＰがロウデコーダセレクタ１６及びカラムデコーダ１８に供給される。
なお、チップイネーブル信号ＣＥＢがローレベルのときは、ＲＯＭ１０は通常動作モードとなり、チップイネーブル信号ＣＥＢがハイレベルのときは、ＲＯＭ１０はスタンバイモードとなる。
内部電源制御回路２６は、図２に示すように、スタートアップ回路３０、タイマーコントロール回路３２、周期信号発生回路３４、及び内部電源イネーブル信号発生回路３６を含んで構成されている。
スタートアップ回路３０は、電源投入時に一定期間ローレベルを出力した後にハイレベルとなる図３（Ａ）に示すような信号ＥＶＣＩＮＴをタイマーコントロール回路３２に出力する。なお、信号ＥＶＣＩＮＴがローレベルの期間は、内部電源回路２８は常時動作状態となるため、電源投入後所定期間は、内部電源回路２８は常時動作状態となる。これは、電圧ＶＣＷＰ等の各種電圧を短時間で必要な電圧レベルまで上昇させるためである。
タイマーコントロール回路３２は、チップイネーブル信号ＣＥＢがローレベルの場合、すなわち通常動作モードの場合は常にハイレベルを出力し、チップイネーブル信号ＣＥＢがハイレベルになってスタンバイモードに移行した後、スタートアップ回路３０から入力された信号ＥＶＣＩＮＴがハイレベルである場合に限り、ローレベルに切り替わる図３（Ｂ）に示すような信号ＴＩＭＥＢを周期信号発生回路３４に出力する。
なお、信号ＥＶＣＩＮＴがローレベルの場合は信号ＴＩＭＥＢがハイレベルとなり、周期信号発生回路３４は動作しない。
周期信号発生回路３４は、タイマーコントロール回路３２から入力された信号ＴＩＭＥＢがローレベルになると、図３（Ｃ）に示すように予め定めた周期Ｔ１でハイレベルとローレベルとを繰り返す周期信号ＴＩＭ２を内部電源イネーブル信号発生回路３６へ出力する。
内部電源イネーブル信号発生回路３６は、周期信号発生回路３４から入力された周期信号ＴＩＭ２の立ち上がりに同期して予め定めたデューティ比Ｎで所定期間Ｔ２の間ローレベルとなる内部電源イネーブル信号ＣＥＢ＿ＧＥＮを内部電源回路２８へ出力する。
なお、内部電源イネーブル信号発生回路３６は、チップイネーブル信号ＣＥＢがローレベルの場合は、内部電源イネーブル信号ＣＥＢ＿ＧＥＮを常にローレベルとする。
図４に示すように、内部電源回路２８は、基準電位発生回路５０、電圧ＶＣＷＰを発生させる第１の電圧発生回路５２Ａ、電圧ＶＣＷを発生させる第２の電圧発生回路５２Ｂ、電圧ＣＤＶを発生させる第３の電圧発生回路５２Ｃを含んで構成されている。
基準電位発生回路５０は、内部電源イネーブル信号発生回路３６から出力された内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルになると、基準電位ＶＣＷＲＥＦを発生させて、第１の電圧発生回路５２Ａ〜第３の電圧発生回路５２Ｃへ出力する。
第１の電圧発生回路５２Ａは、入力された基準電位ＶＣＷＲＥＦに基づいて、電圧ＶＣＷＰを発生させてロウデコーダセレクタ１６及びカラムデコーダ１８に出力する。
第２の電圧発生回路５２Ｂは、入力された基準電位ＶＣＷＲＥＦに基づいて、電圧ＶＣＷを発生させてロウデコーダセレクタ１６に出力する。
第３の電圧発生回路５２Ｃは、入力された基準電位ＶＣＷＲＥＦに基づいて、電圧ＣＤＶを発生させてセンスアンプ２２に出力する。
内部電源回路２８は、内部電源イネーブル信号発生回路３６から出力された内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルになると、ＲＯＭ１０内の各部へ電源を供給する。図３（Ｅ）には、スタンバイモードにおける内部電源回路２８の消費電流を示した。
このように、スタンバイモードにおいて、内部電源イネーブル信号ＣＥＢ＿ＧＥＮは、間欠的に内部電源回路２８からの電源供給を許可する信号である。また、ＣＥＢ＿ＧＥＮがハイレベルの場合は、内部電源回路２８の消費電流はほぼゼロとなる。これにより、スタンバイモードでは、ＲＯＭ１０は間欠的に動作することになるため、内部電源回路２８から出力される電圧ＶＣＷＰ、ＶＣＷ、ＣＤＶは、図３（Ａ）に示すように、信号ＴＩＭＥＢがローレベルの期間において、内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルとなるＴ２の期間は通常動作時と同様に設定した値を出力し、その他の期間は徐々に低下することを繰り返す。
従って、スタンバイモード中においても、ある程度の電圧レベルを維持しつつ、消費電流を抑えることができる。従って、スタンバイモードにおけるＲＯＭ１０の消費電流を抑制することができると共に、通常動作モードへ移行した場合には、ＲＯＭ１０の各部に印加する電圧を速やかに必要なレベルまで上昇させることができるため、アクセス速度の低下を抑制することができる。
図５には、基準電位発生回路５０の回路図を示した。なお、図１１に示した基準電位発生回路１００と同一部分には同一符号を付し、その詳細な説明は省略する。
図５に示すように、基準電位発生回路５０は、前述した電圧ＶＲＥＦ＿Ａの接続点Ｂの電圧ＶＰＧに対するカップリングノイズをキャンセルするためのカップリングノイズキャンセル回路６０が、内部電源イネーブル信号ＣＥＢ＿ＧＥＮが入力されるＰＭＯＳトランジスタＰ１のゲートと、基準電位補正用のＰＭＯＳトランジスタＰ２のゲートとの間に設けられている点が、図１１に示した基準電位発生回路１００と異なる。
カップリングノイズキャンセル回路６０は、２個のインバータＩ１、Ｉ２、ＮＭＯＳトランジスタＮ５が直列接続された構成である。インバータＩ１の入力側には内部電源イネーブル信号ＣＥＢ＿ＧＥＮが入力される。ＮＭＯＳトランジスタＮ５のドレイン及びソースは、ともにＰＭＯＳトランジスタＰ２のゲートに接続されており、起動時にＰＭＯＳトランジスタＰ２のゲートに印加される電圧ＶＰＧを低下させる機能を有する。なお、インバータの数は、２個に限らず、偶数個であれば４個以上としてもよいし、省略してもよい。
このような基準電位発生回路５０では、内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルになって通常動作モードになると、内部電源回路２８によるロウデコーダセレクタ１６やカラムデコーダ１８、センスアンプ２２等の内部回路への電源供給を開始するべく、まずＰＭＯＳトランジスタＰ１がオンになると、電流ＩａがＤＭＯＳトランジスタＤ１を流れる。
これにより、図６に示すように、接続点Ａの電圧ＶＲＥＦ＿Ａは徐々に上昇していくが、この電圧ＶＲＥＦ＿Ａの電圧ＶＰＧに対するカップリングノイズがカップリングノイズキャンセル回路６０によってキャンセルされる。すなわち、カップリングノイズキャンセル回路６０は、起動時には電圧ＶＰＧを低下させるためのキャンセルノイズを発生させる。これにより、電圧ＶＲＥＦ＿Ａの上昇に伴って電圧ＶＰＧが上昇しないため、補正用のＰＭＯＳトランジスタＰ２がオンし、電流Ｉｐを流すことができるため、基準電位ＶＣＷＲＥＦがオーバーシュートしてしまうのを防ぐことができる。
図７（Ａ）には、図１１に示した基準電位発生回路１００の電源電圧ＶＣＣと基準電位ＶＣＷＲＥＦとの関係を、温度を−１０°Ｃ、２５°Ｃ、８０°Ｃ、１０５°Ｃとした場合の各々について測定した結果を示し、同図（Ｂ）には、内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルになってからの経過時間と、基準電位ＶＣＷＲＥＦとの関係を、温度が−１０°Ｃで電源電圧ＶＣＣが３．６Ｖの場合、温度が２５°Ｃで電源電圧ＶＣＣが３．３Ｖの場合、温度が−１０５°Ｃで電源電圧ＶＣＣが２．７Ｖの場合の各々について測定した結果を示した。
また、図８（Ａ）には、本実施形態に係る基準電位発生回路５０の電源電圧ＶＣＣと基準電位ＶＣＷＲＥＦとの関係を図７（Ａ）と同様の条件で測定した結果を示し、同図（Ｂ）には、内部電源イネーブル信号ＣＥＢ＿ＧＥＮがローレベルになってからの経過時間と、基準電位ＶＣＷＲＥＦとの関係を、図７（Ｂ）と同様の条件で測定した結果を示した。
また、図９には、図７、８に示す測定結果から、温度が−１０°Ｃで電源電圧ＶＣＣが３．６Ｖの場合と温度が１０５°Ｃで電源電圧ＶＣＣが２．７Ｖの場合の各々について、起動からＶＣＷＲＥＦのＤＣ値（特性がフラットになる電圧）の９５％以上になるのに要する時間を求めた結果と、起動からＶＣＷＲＥＦのＤＣ値（特性がフラットになる電圧）の９８％以上になるのに要する時間を求めた結果と、基準電位ＶＣＷＲＥＦのオーバーシュート量（基準電位ＶＣＷＲＥＦの最大値／基準電位ＶＣＷＲＥＦのＤＣ値）を求めた結果と、温度が２５°Ｃの場合における電源電圧ＶＣＣが３．６Ｖの場合と２．７Ｖの場合の各々について、電源電圧ＶＣＣが３．３Ｖの場合の基準電位ＶＣＷＲＥＦとの差で示す電圧特性を求めた結果と、電源電圧ＶＣＣが３．３Ｖの場合における温度が−１０°Ｃの場合と１０５°Ｃの場合の各々について、温度が２５°Ｃの場合の基準電位ＶＣＷＲＥＦとの差で表す温度特性を求めた結果と、を基準電位発生回路１００（従来）と基準電位発生回路５０（本発明）の各々について求めた結果を示した。なお、本発明についてのオーバーシュート、電圧特性、温度特性に関する測定結果は、電圧ＶＣＷに換算した値も併せて示した。
図９に示すように、従来の基準電位発生回路１００は、温度特性はよいものの、立ち上がりが遅く且つオーバーシュート量が大きいのに対して、本発明に係る基準電位発生回路５０は、基準電位発生回路１００と比較して、温度特性、電圧特性が良好であると共に、オーバーシュート量も少なく、立ち上がりも速いことが判った。
なお、本実施形態では、前述したカップリングノイズをキャンセルする素子として、図５に示すようなＮＭＯＳトランジスタＮ５を用いた構成について説明したが、これに限らず、図１０に示すように、ＰＭＯＳトランジスタＰ３を逆接続した構成としてもよい。すなわち、ＰＭＯＳトランジスタＰ３のゲートをＰＭＯＳトランジスタＰ２のゲートに接続し、ドレイン及びソースをインバータＩ２の出力側に接続した構成としてもよい。
また、本実施形態では、半導体メモリとしてのＲＯＭに本発明を適用した場合について説明したが、例えばＤＲＡＭ等の内部電源を有する半導体メモリであれば、本発明を適用可能である。
１０ ＲＯＭ
１２ メモリセルアレイ
１４ アドレスバッファ
１６ ロウデコーダセレクタ
１８ カラムデコーダ
２０ セレクタ
２２ センスアンプ
２４ 出力バッファ
２６ 内部電源制御回路
２８ 内部電源回路
３０ スタートアップ回路
３２ タイマーコントロール回路
３４ 周期信号発生回路
３６ 内部電源イネーブル信号発生回路
５０ 基準電位発生回路
５２Ａ 第１の電圧発生回路
５２Ｂ 第２の電圧発生回路
５２Ｃ 第３の電圧発生回路
６０ カップリングノイズキャンセル回路
１００ 基準電位発生回路
Ｄ１〜Ｄ４ ＤＭＯＳトランジスタ（電流供給回路）
Ｎ１ ＮＭＯＳトランジスタ
Ｐ１ ＰＭＯＳトランジスタ（第１のＭＯＳトランジスタ）
Ｐ２ ＰＭＯＳトランジスタ（第２のＭＯＳトランジスタ）
Ｎ５ ＮＭＯＳトランジスタ
Ｐ３ ＰＭＯＳトランジスタ

Claims (3)

  1. 半導体メモリの内部回路への電源供給を許可するための許可信号が入力される第１のＭＯＳトランジスタと、
    前記半導体メモリの内部回路への電源供給の基準となる基準電位を補正するための第２のＭＯＳトランジスタと、
    前記第１のＭＯＳトランジスタの第１の端子と前記第２のＭＯＳトランジスタのゲートとの間に接続され、前記許可信号が前記第１のＭＯＳトランジスタに入力された場合に電流供給を行なって前記基準電位を出力する電流供給回路と、
    前記電流供給回路と直列接続された温度補償用の第３のＭＯＳトランジスタと、
    前記許可信号が入力された場合に、前記第２のＭＯＳトランジスタのゲートの電位を低下させることにより前記第２のＭＯＳトランジスタのゲートに印加される電圧に対するカップリングノイズをキャンセルするノイズキャンセル回路であって、一端が前記第１のＭＯＳトランジスタのゲートに接続され、他端が前記第２のＭＯＳトランジスタのゲートに接続されたノイズキャンセル回路と、
    を備えた半導体メモリの基準電位発生回路。
  2. 前記ノイズキャンセル回路は、偶数個のインバータを含む
    請求項１記載の半導体メモリの基準電位発生回路。
  3. データを記憶するメモリセルアレイと、
    前記メモリセルアレイに電力を供給する電源回路と、
    前記電源回路を制御する電源制御回路と、
    を備え、
    前記電源回路は、
    前記メモリセルアレイへの電源供給を許可するための許可信号が前記電源制御回路から入力される第１のＭＯＳトランジスタと、
    前記メモリセルアレイへの電源供給の基準となる基準電位を補正するための第２のＭＯＳトランジスタと、
    前記第１のＭＯＳトランジスタの第１の端子と前記第２のＭＯＳトランジスタのゲートとの間に接続され、前記許可信号が前記第１のＭＯＳトランジスタに入力された場合に電流供給を行なって前記基準電位を出力する電流供給回路と、
    前記電流供給回路と直列接続された温度補償用の第３のＭＯＳトランジスタと、
    前記許可信号が入力された場合に、前記第２のＭＯＳトランジスタのゲートの電位を低下させることにより前記第２のＭＯＳトランジスタのゲートに印加される電圧に対するカップリングノイズをキャンセルするノイズキャンセル回路であって、一端が前記第１のＭＯＳトランジスタのゲートに接続され、他端が前記第２のＭＯＳトランジスタのゲートに接続されたノイズキャンセル回路と、
    を備えた半導体メモリ。
JP2013149682A 2013-07-18 2013-07-18 半導体メモリの基準電位発生回路及び半導体メモリ Active JP5749299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013149682A JP5749299B2 (ja) 2013-07-18 2013-07-18 半導体メモリの基準電位発生回路及び半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013149682A JP5749299B2 (ja) 2013-07-18 2013-07-18 半導体メモリの基準電位発生回路及び半導体メモリ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009076404A Division JP5325628B2 (ja) 2009-03-26 2009-03-26 半導体メモリの基準電位発生回路

Publications (2)

Publication Number Publication Date
JP2013225339A JP2013225339A (ja) 2013-10-31
JP5749299B2 true JP5749299B2 (ja) 2015-07-15

Family

ID=49595298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013149682A Active JP5749299B2 (ja) 2013-07-18 2013-07-18 半導体メモリの基準電位発生回路及び半導体メモリ

Country Status (1)

Country Link
JP (1) JP5749299B2 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0679262B2 (ja) * 1984-02-28 1994-10-05 シャープ株式会社 参照電圧回路
JPS63163519A (ja) * 1986-12-25 1988-07-07 Toshiba Corp 起動回路付き定電流回路
KR930009148B1 (ko) * 1990-09-29 1993-09-23 삼성전자 주식회사 전원전압 조정회로
JP3149992B2 (ja) * 1992-08-06 2001-03-26 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JPH0737385A (ja) * 1993-07-22 1995-02-07 Oki Electric Ind Co Ltd 内部電源用降圧回路
JPH09114534A (ja) * 1995-10-13 1997-05-02 Seiko I Eishitsuku:Kk 基準電圧発生回路
JPH10229167A (ja) * 1996-12-11 1998-08-25 Akumosu Kk 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法
JP2000021187A (ja) * 1998-06-30 2000-01-21 Nec Ic Microcomput Syst Ltd 半導体メモリ装置
JP3423957B2 (ja) * 1999-11-25 2003-07-07 Ｎｅｃエレクトロニクス株式会社 降圧回路
JP2005122574A (ja) * 2003-10-17 2005-05-12 Renesas Technology Corp 半導体集積回路
US7009882B2 (en) * 2004-03-03 2006-03-07 Elite Semiconductor Memory Technology, Inc. Bit switch voltage drop compensation during programming in nonvolatile memory
JP4703133B2 (ja) * 2004-05-25 2011-06-15 ルネサスエレクトロニクス株式会社 内部電圧発生回路および半導体集積回路装置
JP2006041175A (ja) * 2004-07-27 2006-02-09 Toshiba Corp 半導体集積回路装置
JP4658838B2 (ja) * 2006-03-17 2011-03-23 Ｏｋｉセミコンダクタ株式会社 基準電位発生回路
JP2008234584A (ja) * 2007-03-23 2008-10-02 Toshiba Corp 基準電圧発生回路
JP5325628B2 (ja) * 2009-03-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路

Also Published As

Publication number Publication date
JP2013225339A (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
JP4660526B2 (ja) 負電圧検知回路を備えた半導体集積回路
JP4792034B2 (ja) 半導体装置およびその制御方法
US20100264899A1 (en) Semiconductor device generating voltage for temperature compensation
CN107919144B (zh) 电源电路以及半导体存储装置
JP2000091505A (ja) 半導体集積回路装置
JP2005117442A (ja) 半導体集積回路
JP5325628B2 (ja) 半導体メモリの基準電位発生回路
JP4199742B2 (ja) 遅延回路、及びこれらを備えた半導体装置
US7420358B2 (en) Internal voltage generating apparatus adaptive to temperature change
JP2009016929A (ja) 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置
JP2010170533A (ja) 基準電圧回路及び半導体装置
US20130307504A1 (en) Voltage generation circuit
JP2008270732A (ja) 半導体装置
US8879338B2 (en) Semiconductor integrated circuit and nonvolatile semiconductor storage device
JP2010160700A (ja) 半導体装置
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
JP5749299B2 (ja) 半導体メモリの基準電位発生回路及び半導体メモリ
JP2008107971A (ja) 電源電圧発生回路および半導体集積回路装置
US9716493B2 (en) Input circuit and semiconductor apparatus including the input circuit
US20120155207A1 (en) Semiconductor device generating internal voltage
JP2002319283A (ja) 高電圧感知器
JP4723210B2 (ja) 昇圧電圧発生回路及び昇圧電圧発生方法
KR100922885B1 (ko) 내부전압 발생회로
US20070205808A1 (en) Sense amplifier
JP2014134862A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150513

R150 Certificate of patent or registration of utility model

Ref document number: 5749299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150