CN1044412C - 电源电压控制电路 - Google Patents

电源电压控制电路 Download PDF

Info

Publication number
CN1044412C
CN1044412C CN90109627A CN90109627A CN1044412C CN 1044412 C CN1044412 C CN 1044412C CN 90109627 A CN90109627 A CN 90109627A CN 90109627 A CN90109627 A CN 90109627A CN 1044412 C CN1044412 C CN 1044412C
Authority
CN
China
Prior art keywords
voltage
control circuit
current path
source voltage
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN90109627A
Other languages
English (en)
Other versions
CN1051438A (zh
Inventor
韩教真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1051438A publication Critical patent/CN1051438A/zh
Application granted granted Critical
Publication of CN1044412C publication Critical patent/CN1044412C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明为电源电压控制电路，它包含具有负反馈电路的参考电压发生电路、用于在外电压超过某个给定电压时增加内电源电压的电源电压电平检测电路、用于有效操作的第一差分放大电路和一用于备用操作的第二差分放大电路。第一差分放大电路接收参考电压和内电源电压，由第一控制信号和电源电压电平检测电路的输出来控制。第二差分放大电路接收参考电压和内电源电压，由第二控制信号来控制。

Description

电源电压控制电路
本发明涉及一种用于半导体存储器件的电源电压控制电路，特别是一种与外电源电压变化无关的保持内电源电压稳定的电路，并且当外部电源电压等于或大于某一额定值时内部电源电压呈线性增加。
近来，半导体器件倾向于愈来愈高地集成化，因此在其电极尺寸在亚微米数量级的半导体器件中由于缩小了该器件的面积就使施加其上的电压相应增加，于是大大影响了器件的可靠性。
例如在大量用于高集成度的半导体存贮器中的MOS(金属氧化物半导体)晶体管，虽然外部电源电压保持在诸如5伏的恒定值上，沟道长度变得短到小于1微米，因而漏极电压增加。因此，那里出现击穿现象，耗尽层靠近漏极延伸到源极。这种现象使源极与漏极之间的漏电流增加以致对电极尺寸为亚微米数量级的微MOS晶体管的工作产生严重的不良影响。
此外，内部场强按照出现在靠近漏极的耗尽层上的漏极电压增加而增加，因而一些载流子获得附加能量，于是导致热载流子效应，这一效应包括：由于载流子穿透栅极氧化层引起的阀值变化，电离碰撞引起的衬底电流的增加，器件的退化，等等。
为了防止半导体设备的可靠性由于击穿和热载流子效应而降低，现在所用的作为标准电源电压或外部电源电压的5V电源电压必须压低到3.3V。
但是，因为***的电压电平变化比起存储器芯片面积变化要慢2至3年，就要求在变化的中间阶段，用一种降低外部电源电压的电源电电压控制电路来获得内部电源电压。
参阅表示一种常规的电源电压控制电路的图1，该控制线路包括分别带有外部电压输入端V1和V2的具有接收第一和第二差分放大器20和30的输出的输入端和连接到该第一和笫二差分放大器20和30的另外输入端的第一输出端，还包括具有连接到反馈电路40的第一输出节点47的正输入端和连接其输出端51的负输入端的第三差分放大器50。
笫一和第二差分放大器20、30包含其栅极分别与电压输入端V1、V2相连的笫一NMOS晶体管23、34，其栅极共同连接到反馈电路40的第二输出节点48的第二NMOS晶体管24,33，各自独立的电流源25、35分别连接在笫一和第二NMOS晶体管23和24、33和34的源极与接地电压端之间，第一和第二PMOS晶体管21和22、31和32连接在外部电源电压端和笫一PMOS晶体管21、32及第一NMOS晶体管23、34之间的输出节点26、36上。
反馈电路40包含第三和笫四PMOS晶体管41和42，其电流通路连接在外电源电压端和第一输出节点47之间，而栅极则分别与笫一和第二差分放大器20和30的输出端连接，第一电阻45连接在第一输出节点47和共同连接到第一和笫二差分放大器20、30的第二NMOS晶体管24、33的栅极上的笫二输出节点48之间，而第二电阻46则连接在第二输出节点48和接地电压端之间。反馈电路40在第二PMOS晶体管41、42和笫一电阻45之间的第一输出节点47处产生一个参考电压Vref，并由笫一和第二电阻45和46分压，反馈到第一和第二差分放大器20和30的另外的输入端。
第三差分放大器50经过正输入端从反馈电路40接收参考电压Vref，因而产生等于参考电压Vref的内部电源电压。
图2是按照常规的电源电压控制电路的，表示内电源电压相对于外部电源电压的曲线。
水平轴线表示外部电源电压，而垂直轴线则表示内部电源电压。图中表示根据两个输入电压a和b的变化相应内部电源电压“c”。为了便于说明，将外电源电压分成三个区间，即包括3.3伏以下的第一区间60，从3.3伏至6.6伏的第二区间61和6.6伏以上的第三区间62。
常规的电源电压控制电路的工作现在结合图1和图2加以说明。
第一和第二差分放大器20和30分别通过第一NMOS晶体管23、34的栅极接收外部施加的电压V1和V2并且通过第二NMOS晶体管24、33的栅极接收由第一和第二电阻45、46分压的电压 R 2 R 1 + R 2 · V ref 。因而，NMOS晶体管之一接收的电压愈高，就愈导通，在输出节点26、36上产生“低”电平或“高”电平状态的输出。
在输出节点26、36处的输出控制第三和第四PMOS晶体管41、42的电流通过能力，以便在第一输出节点47处产生一个要求的参考电压Vref。
当外电源电压是在低于3.3伏的第一区间60内，笫一差分放大器20的一个输入电压V1是大于第二差动放大器30的一个输入电压V2，如图2所示。因此，直到另一个输入电压 R 2 R 1 + R 2 · V ref 变成等于输入电压V1，第一差分放大器20的第一NMOS晶体管23就导通，以便导通反馈电路40的第三PMOS晶体管41。所以，来自第一输出节点47的参考电压Vref就按外加电源电压成比例地增加。
同时，当外电源电压是在3.3伏至6.6伏的第二区间61内时，第一差分放大器20的一个输入电压V1大于第二差分放大器30的一个输入电压V2。因此，直到第一和第二差分放大器20、30的另一输入端电压 R 2 R 1 + R 2 · V ref 变成等于笫一差分放大器20的一个输入电压V1，第一差分放大器继续工作。所以，参考电压Vref等于(R1+R2/R2)V1。此时，因为电压V1是常数，参考电压Vref就成为具有一个常数值而与外电源电压的增加无关。这样，内电源电压Int Vcc具有一个为3.3伏的常数值。
当外电源电压是在超过6.6伏的第三区间62内时，第二差分放大器30的一个输入电压V2变成大于第一差分放大器20的一个输入电压V1。因此，直到第一和第二差分放大器20、30的另一输入电压 R 2 R 1 + R 2 · V ref 变成等于第二差分放大器30的一个输入电压V2，笫二差分放大器30作为主要差动放大器继续工作。此时，参考电压Vref以一恒定的斜率与V2成比例地相对于V2而增加。
当外部电压超过某一额定值(6.6V)和取决于半导体存贮器件整个特性的内部电源电压的限制，内部电源电压的增加对于半导体器件的可靠性来说是非常主要的。因此，内电源电压的斜率在外电源电压超过额定值时应能快速得至调整。
但是，为了按照常规的电源电压控制电路调整内电源电压的斜率必须改变笫一和笫二差动放大器20和30的两个输入电压V1和V2以及反馈电路40的笫一和第二电阻45和46，由此要引起困难。
此外，在备用期间由常规电源电压控制电路参考电压发生电路10所消耗的电流是通过反馈电路40的第一和笫二电阻45和46以及由第一和第二差动放大器20和30的输入电压V1和由V2引起的电流总和。因此，虽则应使半导体存储器件的备用消耗电流保持很小的值，然而却变成很大，这是因为常规参考电压发生电路本身包含一个差分放大器所致。
本发明的一个目的在于，在外电源电压超过额定值时提供一种电源电压控制电路来快速调整内电源电压的斜率。
本发明的另一目的在于，提供一种电源电压控制电路使得备用消耗电流减至最小值。
按照本发明，一种电源电压控制电路包括：
一个以其负反馈电路与外部电源电压端连接的参考电压发生电路；
一个与外电源电压端相连接电源电压电平检测电路，用于在外电源电压等于或大于某一给定电压时增加内电源电压；
一个具有两个输入端的笫一差分放大电路，其输入信号包含参考电压发生电路的输出以及由一个第一控制信号和电源电压电平检测电路所控制的内电源电压，笫一差分放大电路的输出是和一个外电源电压端相连接的；还有
一个第二差分放大电路具有两个输入，上述输入包含参考电压发生电路的输出以及由一个第二控制信号所控制的内电源电压，第二差分放大电路的输出是和内电源电压端相连接的。
现将结合仅作为一个实施例的附图对本发明进行更为具体的描述。
为能更好地理解本发明并且说明怎样可以实施本发明，现在提供实施例和附图来说明，其中：
图1：表示一种常规的电路图。
图2：表示用于说明按照图1的参考电压相对于外电源电压的曲线图。
图3：表示本发明电路图。
图4：表示用于说明按照本发明的内电源电压相对于外电源电压的曲线图。
图5：表示按照本发明的定时图。
图6：表示本发明的一个实施例。
参照图3来说明按本发明的一种电源电压控制电路，其中表示有一个参考电压发生电路70，电源电压电平检测电路90，一个第一差分放大电路110和一个第二差分放大电路130。该笫一差动放大电路110接收两个输入，上述输入包含参考电压发生电路70的输出电压Vref和内电源电压Int Vcc，上述输入由一个第一控制信号125和电源电压电平检测电路90来控制。第一差分放大电路110的输出是与一个内电源电压端122相连接。第二差分放大电路130接收两个输入，上述输入包含参考电压发生电路70的输出电压和内电源电压，上述输入由一个第二控制信号145来控制。第二差分放大电路的输出是和内电源电压端122相连接。
参考电压发生电路70包含多个晶体管。笫一NMOS晶体管73和笫一PMOS晶体管74的电流通路均串联在外电源电压端与控制节点71之间。在控制节点71与接地电压端之间并联一个电阻80和第二连接成二极管的PMOS晶体管81。提供一个驱动PMOS晶体管75的电流通路连接在外电源电压端与输出节点72之间，其栅极则和控制节点71连接。还设有多个笫三至第六连接成二极管的PMOS晶体管76-79串联连接在输出节点72与接地电压端之间。第一NMOS晶体管73的栅极连接到输出节点72，而第一PMOS晶体管74的栅极则连接到控制节点71。
参考电压发生电路70总是根据控制节点71电压由控制驱动PMOS晶体管75的漏极电压产生一个恒定的参考电压Vref。输出节点72连接到第一NMOS晶体管73的栅极，以便反馈参考电压Vref。因此，控制节点71的电压是根据参考电压的变化来控制的，上述变化同样是由于诸如温度等参数的变化引起的，这样驱动PMOS晶体管75的电流通过能力就可以调节。
驱动PMOS晶体管75用于对输出节点72充电。第二PMOS晶体管81作为一个断开晶体管，其栅极连接到接地电压端。因此，当外电源电压超过笫一NMOS晶体管73以及第一和笫二PMOS晶体管74和81的阀值电压，第二PMOS晶体管81被导通，具有一个电阻的特性。
电源电压电平检测电路90包含一个串联在外电源电压端与一个检测节点91之间的第一组连接成二极管的NMOS晶体管92-96。电阻102连接在检测节点91和接地电压端之间。笫二组连接成二极管的NMOS晶体管97、98和检测节点91相串联。还提供第二NMOS晶体管99，其电流通路连接在NMOS晶体管98和接地电压端，而其栅极则和第一控制信号端125连接。第三NMOS晶体管100具有和检测节点91连接的栅极和漏极。第四NMOS晶体管101具有连接在第三NMOS晶体管100的源极和接地电压端的电流通路，而栅极则与第一控制信号端125相连接。
第一组连接成二极管的NMOS晶体管92-96用于检测外电源电压电平，以便由与NMOS晶体管的数目成比例的阈值电压降低外电源电压。降低的外电源电压施加到检测节点91上。
笫一差分放大电路110包含第一单端N沟道输入差分放大器(Single-euded N Channel input differentialamplifier)105，该放大器包含第七和第八PMOS晶体管113和114以及第五到第七NMOS晶体管115、116和117。还设有第九PMOS晶体管120，其电流通路连接在第一差动放大器105的输出节点111和外电源电压端之间，而其栅极则和第一控制信号端125相连接。第八和第九NNOS晶体管118和119串联连接在输出节点111和接地电压端之间，其栅极分别和电源电压电平检测电路90的检测节点91和第一控制信号端125相连接。第十PMOS晶体管121的栅极和输出节点111相连接，而其电流通路则连接在外电源电压端和内电源电压端122之间。
第七NMOS晶体管117的栅极馈送第一控制信号125。第一差分放大器105的两个输入端是连接到参考电压发生电器70输出节点72的第五NMOS晶体管115的栅极和连接到内部电源电压端122的第六NMOS晶体管116的栅极。
第二差分放大器130包含一个第二单端N沟道输入差分放大器(Single-eneded N-Channel input differentialamplifier)138，该放大器包含第十一和笫十二NMOS晶体管132和133以及笫十至第十二NMOS晶体管135、136和137。还设有第十三NMOS晶体管139，其电流通道连接在外电源电压端和第二差分放大器138的输出节点131之间，其栅极则和第二控制信号端145相连接。第十三PMOS晶体管140也设有连接在外电源电压端和内电源电压端122之间的电流通路，其栅极则和输出节点131连接。
第二差分放大器138具有两个输入端，上述输入端包括与参考电压发生电路70的输出节点72相连接的第十NMOS晶体管135的栅极和与内部电源电压端122相连的第十一N沟道金氧半导体晶体管136的栅极。第十二NMOS晶体管137的栅极和第十NMOS晶体管135的栅极共同地与参考电压发生电路70的输出节点72相连。
参照图4，示出了一个说明参考电压对外加电源电压的变化曲线。水平座标表示外电源电压，而垂直座标则表示内电源电压。参考字母a、b、c表示具有不同斜率的内电源电压，而d则表示备用内电源电压，该电压同时是参考电压发生器电路的参考电压。
参照所要求的3.3V电压值和外部电压的一个特殊的7V值，外电源电压被分成三个区间，其中第一区间150是3.3伏以下，第二区间151是从3.3伏至7伏，而第三区间152则是7伏以上。
在图5中，A表示外芯片选择信号的定时图，B表示对第一差分放大电路所加的第一控制信号的定时图，而C则表示对第二差分放大电路所加的第二控制信号的定时图。
当外芯片选择信号A是在“低电平”状态时，第一控制信号B变成“高电平”状态，以使启动第一差分放大电路110，因此电源电压控制电路进入工作周期155。反之，当外芯片选择信号A是在“高”状态，第二控制信号C就变成“低电平”状态，以便启动第二差分放大器电路130，因此电源电压控制电路就进入备用周期156。
现在参照图3、4和5来详细说明本发明电路的工作。
当外电源电压是在第一区间150，即小于要求值3.3伏，驱动PMOS晶体管75的栅极通过参考电压发生电路40的电阻80完全接地。因而，驱动PMOS晶体管75就完全导通，这样输出节点72的参考电压Vref就取决于外电源电压Vcc。
要是外电源电压逐渐增加并进入第二区间151，驱动PMOS晶体管75的栅极电压就由于流经电阻80和第二PMOS晶体管81的电流而增加。因此，驱动PMOS晶体管75的电流通过能力就下降，这样输出节点72的参考电压Vref就保持一个恒定值3.3伏，而与外电压的增加无关。
换句话说，当外电源电压增加到3.3伏以上时，驱动PMOS晶体管75的电流通过能力就相应地下降，因此输出节点72的参考电压Vref就保持一个恒定值3.3伏如图4(d)中所示。
反之，要是参考电压Vref由于温度或其他参数而有变化，这种变化就从输出节点72反馈到第一NMOS晶体管73的栅极上，并且再通过第一PMOS晶体管74负反馈到驱动PMOS晶体管75，这样就使参考电压Vref的变化减至最小。
换句话说，当参考电压增加超过要求值时，加到第一NMOS晶体管73的栅上的高电压将使笫一NMOS晶体管73更加的导通。因而加到控制节点71的电压增加，以便降低驱动PMOS晶体管75的电流通过能力，这样输出节点72的参考电压就保持一个恒定值。
同样，相同的工作原理也适用于当参考电压减小到或低于要求值的情况。输出节点72的恒定的参考电压当作第一和第二差分放大电路110、130的第一输入电压，并且在工作周期，第一控制信号125在“高电平”状态使得笫一差分放大电路110将要工作。在备用周期，第二控制信号145在“低电平”状态使得笫二差分放大电路130将要工作。
在工作周期中，当第一控制信号125进入“高”状态，第一差分放大器105的第七NMOS晶体管117被导通，以便启动笫一差分放大器105。反之，第九PMOS晶体管120由第一控制信号125在“高电平”状态导通，以便导通第一差分放大电路110。
要是外电源电压是在图4的第一区间150内，笫一差分放大器105的第五NMOS晶体管115与输出节点72的参考电压的增加成比例地愈来愈导通。因此，第一差分放大器105的输出节点111的电压电平就逐渐降低，以便增加第十PMOS晶体管121的电流通过能力，这样就得到与施加到第十PMOS晶体管121的源极上的外电源电压成比例的内部电压。
此外，要是外电源电压是在图4的第二区间151内，一个恒定的参考电压被加到笫一差动放大器105的第五NMOS晶体管115的栅极上，因而流经第五和第六NMOS晶体管115和116电流保持恒定。这样一个恒定的电压被加到第十PMOS晶体管121的栅极上，于是即使外电源电压增加，恒定的电流通过能力使内电压稳定。
虽然半导体存储器件在正常方式中应保持一个稳定的内电源电压，而与外电源电压变化无关，还是有必要增加内电源电压，以便测试该半导体器件在大于外电源电压的额定值时的可靠性。
在本实施例中，当外电源电压超过7伏时，就引起内电源电压增加。当外电源电压超过7伏是在第三区间152内时，电源电压电平检测电路90的检测节点91的电压具有一个值，足以导通和检测节点91连接的第八NMOS晶体管118。
因此，流入第五NNOS晶体管115的第一差分放大器105的输出节点111的电流与第八和第九NMOS晶体管118和119的电流一样，以便使其栅极与输出节点111相连的第十PMOS晶体管121愈来愈导通，从而，内电压端122具有线性增加电源电压。
同时，如果要将内电压的斜率利用多个半导体存贮器芯片的光特性(light of the characteristic)调整得高于外电压的额定值，仅需要改变第八NMOS晶体管118的尺寸，该晶体管的电流通过能力取决于检测节点91的电压，由此和普通电源电压控制电路相比就更易于调整。
在第二差分放大电路130中，禁止第二控制信号145进入“高”状态使第十三NMOS晶体管139导通。因此，第二差分放大器138的输出节点131就易被Vcc-VTN自由充电(VTN是NMOS晶体管的阈值电压)，这样，第十三PMOS晶体管140就保持关断。于是，防止了由第一差分放大电路110产生的内电源电压通过第十三PMOS晶体管140反馈到第二差分放大电路130。这里，第二差分放大电路130具有和笫一差动放大电路110相比是很小的尺寸，以便使备用消耗电流减至最小，从而具有很慢的仅为几个微秒的响应速度。
如果内电源电压由于某种因素而增加，第一差分放大电路110的第六NMOS晶体管116被导通，因此，输出节点111的输出就变成“高”状态。于是，第十PMOS晶体管121被关断，从而防止内电源电压继续增加。
在此期间，第二差分放大电路130需要有一定的延迟时间来完全导通，因为第十一NMOS晶体管136的响应速度是慢的。此时，要是没有第十三NMOS晶体管139，输出节点131的输出在延迟时间就保持“低”状态，以便导通第十三PMOS晶体管140。因此，可能发生的现象是，内电源电压按照外电源电压的增加而增加。
但是，本发明电路引入将予以导通的笫十三NMOS晶体管在有效操作期间去关断笫十三PMOS晶体管140。因此，只有第一差分放大电路110在工作同期是工作的。
然后，在电源电压控制电路的备用周期，芯片选择缓冲器的第二控制信号145从“高”状态变到“低”状态，因而使第二差分放大电路130的第十三NMOS晶体管139关断。于是，当外电源电压是在工作周期的第二区间内时，第二差分放大电路变成具有和第一差分放大电路110相同的结构，从而按照同样工作原理保持一个稳定的内电压。而且，即使外电源电压超过额定值7伏，第十三PMOS晶体管140的电流通过能力总是保持不变，因为设有其它诸如第一差分放大电路110的第八NMOS晶体管118的电流通过电路。因此，即使外电源电压继续增加到大于额定值，内电压还是保持在一个稳定电压3.3伏上。
同时，在第一差分放大电路110中，当芯片选择缓冲器的第一控制信号125被禁止进入“低”状态，笫九PMOS晶体管120就被导通。于是，外电源电压Vcc就被直接加到第十PMOS晶体管121的栅极上，从而关断笫一差分放大电路110。
此外，如图5所示，从工作周期155到备用周期156，第一控制信号A直接从“低”状态进入到“高”状态，但是，第二控制信号B从“高”状态经过一个给定的延迟时间Td进入“低”状态。因此，即使当所有信号在半导体存储器件内均被禁止时，第一差分放大电路110在延迟时间Td更多地进行操作，以便防止内电压因消耗电流而降低。从而使其不但在备用周期，而且是在工作周期都稳定的工作。
参照图6示出有一个方框图，用于说明按照本发明的参考电压发生电路和笫一和第二差分放大电路。与图3所示的相同的参考号码用于说明相同的部件。第一和第二差分放大电路分别用于工作和备用工作。
设置第一、第二、第三差分放大电路110、150、160用于有效工作，还设置一个差分放大电路130用于备用操作，每个电路被分别连接在参考电压发生电路70的输出节点72和内电源电压端122、231、241之间。第一PMOS晶体管251的电流通路设置在内电源电压端122、231与连接到第一控制信号125端的栅极之间。第二PMOS晶体管252的电流通路设在内电源电压端231、241与连接第一控制信号125的栅极之间。
用于备用操作的差分放大电器130的输出端连接到用于有效操作的第一差分放大电路110的内电源电压端122。
在一个常规的存储器件中，为了防止噪音和改善可靠性，已建议了一种电源电压控制电路，其中差动放大器是按照各个内电源线分开的。但是，该电路的问题是导致如此之大的备用电流和如此之多的备用差分放大器。
在本发明中，为了防止噪声和改善可靠性，使用了连接到每个内电源线上的具有栅极与芯片选择缓冲器的第一控制信号125端相连的笫一和第二PMOS晶体管251和252。
因此，在有效操作周期，笫一和第二PMOS晶体管251和252均由“高”状态的第一控制信号125所关断，这样各内电源线相互间是分开的。在备用操作周期，当第一控制信号125被改变进入“低”状态来导通第一和第二PMOS晶体管251和252时，因而连接各内电源线在一起。这样，在有效操作周期各内电源相互间被分开，防止噪音并提高可靠性，而在备用操作周期各内电源相互连接，则使备用电流减至最小。
如上所述，按照发明的电源电压控制电路将一个其栅极连接到电源电压电平检测电路90的检测节点91的NMOS晶体管118连接到具有接收参考电压Vref的第一差分放大器110的输出节点111上，以便在所施加的外电源电压超过某一额定值时，使该NMOS晶体管的电流通过能力增加，从而使内电源的电压线性地增加。
所以，为了将内电源电压的斜率调到大于额定外电源电压的斜率，就需要改变在常规电路中的两个差动放大器的一个输入电压以及第一和第二电阻，但是本发明电路只需要调整NMOS晶体管的大小。因此，就可以很容易地调整内电压的斜率。
而且，常规电源电压控制电路需要参考电压发生电路包含一个消耗大电流的差分放大器，但是本发明的参考电压发生电路设有差分放大器，而总是做成具有一个恒定电压，从而大大减小备用消耗电流。
此外，本发明电路将参考电压负反馈到参考电压发生电路上，从而使由于温度或其他参数形成的参考电压变化减至最小。
加之，按照本发明的各内电源线是由PMOS晶体管连接的，因此内电源线在有效操作周期就可以相互分开，在备用操作周期则是全部连接在一起。这样就防止了半导体的噪音，改善了可靠性，并使备用电流减至最小。
上述描述仅仅说明了本发明的一个优选的实施例，在不脱离本发明的范围情况下，本技术领域的专业人员可以做出各种改型，而本发明仅由所附的权利要求书予以限定。

Claims (25)

1．一种电源电压控制电路包含：
连接到一个外部电源电压端上用来产生一个恒定参考电压的参考电压发生装置(70)；
连接所述外电源电压端的电源电压电平检测装置(90)，当所述外电源电压等于或大于一个给定电压时，用于线性增加内电压；
具有两个分别接收所述参考电压发生装置(70)和所述内电源电压(122)输出的输入端的第一差分放大装置(110)，所述内电源电压(122)由第一控制信号(125)和所述电源电压电平检测装置(90)来控制；和
具有两个接收所述参考电压发生装置(70)和所述内电源电压(122)输出的输入端的第二差分放大装置(130)，该内电源电压(122)由第二控制信号(145)来控制；
所述第一和第二差分放大装置(110,130)中各PMOS功率晶体管(121,140)可以独立地导通/截止，从而在所述外电源电压大于给定电压时减少不必要的电流消耗。
2．按权利要求1的电源电压控制电路，其特征在于所述参考电压发生装置(70)包含：
串联连接在上述外电源电压和控制节点(71)之间的第一NMOS晶体管(73)和连接成二极管的PMOS晶体管(74)；
并联连接在上述控制节点(71)和地电压端之间的电阻(80)和拉曳PMOS晶体管(81)；
连接到上述第一NMOS晶体管(73)的输出节点(72)；
一个驱动PMOS晶体管(75)，其电流通路连接在上述外电源电压端和上述输出节点(72)之间，其栅极连接在上述控制节点(71)。
3．按权利要求2的电源电压控制电路，其特征在于，所述参考电压发生装置(70)还包含一个电流通路装置，该电流通路装置包含多个连接在所述输出节点(72)和接地电压端之间的连接成二极管的PMOS晶体管(76-79)。
4．按权利要求1的电源电压控制电路，其特征在于，所述电源电压电平检测装置(90)包含：
串联连接在所述外电源电压端和检测节点(91)之间的电压降装置；
连接在所述检测节点(91)和接地电压端之间的电阻(102)；
串联连接在所述检测节点(91)的连接成二极管的NMOS晶体管(97、98)；
其电流通路连接在上述晶体管(98)和接地端之间，其栅极连接到上述第一控制信号端(125)的第二NMOS晶体管(99)；
连接到所述检测节点(91)上的第三连接成二极管的NMOS晶体管(100)；
其电流通路连接在上述第三NMOS晶体管(100)的源极和接地端之间，其栅极连接在上述第一控制信号端(125)的第四NMOS晶体管(101)。
5．按权利要求1的电源电压控制电路，其特征在于，所述第一差分放大装置(110)包含：
具有两个接收上述参考电压发生装置(70)的输出节点(72)的电压和上述内电源电压的输入端的第一单端N沟道输入差分放大器(105)；
具有连接在所述外电压端和所述第一差分放大器(105)输出节点(111)之间的电流通路和栅极连接到所述第一控制信号端(125)的第五PMOS晶体管(120)；
具有串联连接在所述输出节点(111)和接地电压端之间的电流通路和分别连接到所述检测节点(91)和所述第一控制信号端(125)的栅极的第八和第九NMOS晶体管(118、119)；
具有连接在所述外电源电压端和所述内电源电压端(122)之间的电流通路和连接到所述输出节点(111)的栅极的第六PMOS晶体管(121)。
6．按权利要求5的电源电压控制电路，其特征在于，所述第一差分放大器(105)是由所述第一控制信号控制的。
7．按权利要求1的电源电压控制电路，其特征在于，所述这第二差分放大装置(130)包含：
第二单端N沟道输入差分放大器(138)，该放大器的两个输入接收所述参考电压发生装置(70)输出节点(72)的电压和所述内电源电压；
第十三NMOS晶体管(139)，该晶体管具有连接在所述外电源电压端和所述第二差分放大器(138)的输出节点(131)之间的电流通路和连接到上述第二控制信号端的栅极；和
第九PMOS晶体管(140)，该晶体管具有连接所述输出节点(131)的栅极和连接在所述外电源电压端和内电源电压端(122)之间的电流通路。
8．按权利要求7的电源电压控制电路，其特征在于，所述第二差分放大器(138)是由所述参考电压发生装置(70)的输出控制的。
9．按权利要求1的电源电压控制电路，其特征在于，所述第一差分放大装置(110)是由所述第一控制信号(125)的“高电平”状态启动的，以便执行有效操作，而所述第二差分放大装置(130)则是由所述第二控制信号(145)的“低电平”状态启动的，以便执行备用操作。
10．按权利要求9的电源电压控制电路，其特征在于，所述电源电压控制电路是在所述第一控制信号经过一个给定延迟时间后从工作方式变成备用方式的。
11．一种电源电压控制电路包括：
参考电压发生装置(70)，它含有：
输出节点(72)；
第一差分放大装置(110)，它含有：
第一单端N沟道输入差分放大器(105)，该放大器具有两个接收所述输出节点(72)的参考电压和内电源电压的输入端；
输出节点(111)；
驱动晶体管(121)，其电流通路连接在所述外电源电压端和所述内电源电压端(122)之间，其栅极连接所述输出节点(111)，和
第二差分放大装置(130)，它含有：
第二单端N沟道输入差分放大器(138)，该放大器具有两个接收所述参考电压和所述内电源电压的输入端，
输出节点(131)；
驱动晶体管(140)，其栅极连接到所述输出节点(131)，其电流通路连接在所述外电源电压端和所述内电源电压端(122)之间；
其特征在于，所述电压发生装置(70)还含有：
第一NMOS晶体管(73)和连接成二极管的PMOS晶体管(74)，二者的电流通路串联连接在外电源电压端和接地电压端之间；和驱动PMOS晶体管(75)，其电流通路连接在所述外电源电压端和输出节点(72)之间其栅极连接到所述PMOS晶体管(74)的栅极上；
所述第一差分放大装置(110)还含有：PMOS晶体管(120)，它具有连接在所述外电源电压端和所述第一差分放大器(105)的输出节点(111)之间的电流通路和与第一控制信号端相连接的栅极；和第一和第二电流通路晶体管(118、119)，它们具有串联连接在所述输出节点(111)和所述接地电压端之间的电流通路和其栅极分别与降低了一个给定值的外部电源电压和上述第一控制信号端相连；以及
所述第二差分放大装置(130)还含有：
NMOS晶体管(139)，该晶体管的电流通路连接在所述外电源电压端和所述第二差分放大器输出节点(131)之间，其栅极连接到第二控制信号端。
12．按权利要求11的电源电压控制电路，其特征在于，所述参考电压发生装置(70)还包含：
并联连接在上述连接成二极管的PMOS晶体管(74)的漏极和上述地电压端之间的电阻(80)和拉曳PMOS晶体管(81)；和
在上述参考电压发生装置(70)的上述输出节点(72)和上述地电压端之间的电流通路装置。
13．按权利要求12的电源电压控制电路，其特征在于，所述电流通路装置包含多个连接成二极管的PMOS晶体管(76-79)。
14．按权利要求11的电源电压控制电路，其特征在于还包含一个连接在所述第一电流通路晶体管(118)的栅极和所述外电源电压端之间的电源电压电平检测装置(90)。
15．按权利要求14的电源电压控制电路，其特征在于，所述电源电压电平检测装置(90)包含：
多个连接成二极管的NMOS晶体管(92-96)，它们串联连接在所述外电源电压端和检测节点(91)之间；
连接在所述检测节点(91)和所述接地电压端之间的电阻(102)；
串联连接在所述检测节点(91)上的连接成二极管的NMOS晶体管(97、98)；
其电流通路连接在所述NMOS晶体管(98)和所述接地电压端之间，其栅极连接所述第一控制信号端(125)的NMOS晶体管(99)；
连接成二极管的NMOS晶体管(100)，串联连接在所述检测节点(91)和所述接地电压端之间；还有
其栅极连接到上述第一控制信号端的NMOS晶体管(101)。
16．按权利要求11的电源电压控制电路，其特征在于，所述第一和第二电流通路晶体管(118、119)均为N沟道金属氧化物半导体型晶体管。
17．按权利要求16的电源电压控制电路，其特征在于，所述第一和第二差分放大装置(110、130)的驱动晶体管(121、140)均为P沟道金属氧化物半导体型晶体管。
18．按权利要求17的电源电压控制电路，其特征在于，当上述外电源电压等于或大于某一额定值时，在所述内电源电压端(122)的内电压斜率是通过调整所述第一电流通路晶体管(118)的尺寸来控制的。
19．按权利要求11的电源电压控制电路，其特征在于，所述第一差分放大装置(110)是由第一控制信号(125)的“高电平”状态启动的，以便执行有效操作，而所述第二差分放大装置(130)则是由所述第二控制信号(145)的“低电平”状态启动的，以便执行备用操作。
20．按权利要求19的电源电压控制电路，其特征在于，所述电源电压控制电路是经过所述第一控制信号(125)一给定延迟时间后从工作方式变到备用方式的。
21．按权利要求20的电源电压控制电路，其特征在于，当上述驱动晶体管(121)执行备用操作时，上述第一差分放大装置(110)被禁止。
22．按权利要求20的电源电压控制电路，其特征在于，当上述驱动晶体管(140)执行有效操作时，上述第二差分放大装置(130)被禁止。
23．一种电源电压控制电路包括：
参考电压发生装置(70)；
多个用于有效操作的差分放大装置(110、150、160)，和一个用于备用操作的差分放大装置(130)，各自连接在所述参考电压发生装置(70)的输出节点(72)和内电源电压各相应端(122、231、241)之间；其特征在于：
选通装置(251、252)，该选通装置具有分别连接在各相邻的上述内部电源电压端(122、231、241)之间的电流通路，该选通装置的栅极连接到第一控制信号端(125)。
24．按权利要求23的电源电压控制电路，其特征在于，所述选通装置(251、252)均为PMOS晶体管。
25．按权利要求24的电源电压控制电路，其特征在于，所述选通装置(251、252)在工作方式时关断，而在备用方式时接通。
CN90109627A 1990-09-29 1990-12-03 电源电压控制电路 Expired - Lifetime CN1044412C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900015678A KR930009148B1 (ko) 1990-09-29 1990-09-29 전원전압 조정회로
KR15678/90 1990-09-29

Publications (2)

Publication Number Publication Date
CN1051438A CN1051438A (zh) 1991-05-15
CN1044412C true CN1044412C (zh) 1999-07-28

Family

ID=19304259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN90109627A Expired - Lifetime CN1044412C (zh) 1990-09-29 1990-12-03 电源电压控制电路

Country Status (11)

Country Link
US (1) US5077518A (zh)
JP (1) JPH07101374B2 (zh)
KR (1) KR930009148B1 (zh)
CN (1) CN1044412C (zh)
DE (1) DE4037206C2 (zh)
FR (1) FR2667409B1 (zh)
GB (1) GB2248357B (zh)
HK (1) HK36197A (zh)
IT (1) IT1250783B (zh)
NL (1) NL193038C (zh)
RU (1) RU1838814C (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005599B1 (ko) * 1989-05-01 1991-07-31 삼성전자 주식회사 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
JP2566067B2 (ja) * 1991-04-26 1996-12-25 株式会社東芝 論理回路
JP2727809B2 (ja) * 1991-08-26 1998-03-18 日本電気株式会社 半導体集積回路
US5177431A (en) * 1991-09-25 1993-01-05 Astec International Ltd. Linear programming circuit for adjustable output voltage power converters
JP2785548B2 (ja) * 1991-10-25 1998-08-13 日本電気株式会社 半導体メモリ
JPH05151773A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JPH05217370A (ja) * 1992-01-30 1993-08-27 Nec Corp 内部降圧電源回路
KR950008453B1 (ko) * 1992-03-31 1995-07-31 삼성전자주식회사 내부전원전압 발생회로
EP0565806B1 (en) * 1992-04-16 1996-08-28 STMicroelectronics S.r.l. Accurate MOS threshold voltage generator
EP0576774B1 (en) * 1992-06-30 1999-09-15 STMicroelectronics S.r.l. Voltage regulator for memory devices
DE69319402T2 (de) * 1992-10-22 1999-04-01 Nippon Steel Semiconductor Corp., Tateyama, Chiba Stromversorgung mit grossem Bereich für integrierte Schaltungen
US5483152A (en) * 1993-01-12 1996-01-09 United Memories, Inc. Wide range power supply for integrated circuits
US5532618A (en) * 1992-11-30 1996-07-02 United Memories, Inc. Stress mode circuit for an integrated circuit with on-chip voltage down converter
JP3156447B2 (ja) * 1993-06-17 2001-04-16 富士通株式会社 半導体集積回路
JP3356223B2 (ja) * 1993-07-12 2002-12-16 富士通株式会社 降圧回路及びこれを内蔵した半導体集積回路
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置
US5504450A (en) * 1993-12-08 1996-04-02 At&T Corp. High voltage components for EEPROM system
JP3417630B2 (ja) * 1993-12-17 2003-06-16 株式会社日立製作所 半導体集積回路装置とフラッシュメモリ及び不揮発性記憶装置
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
KR960004573B1 (ko) * 1994-02-15 1996-04-09 금성일렉트론주식회사 기동회로를 갖는 기준전압발생회로
JP2006203248A (ja) * 1994-08-04 2006-08-03 Renesas Technology Corp 半導体装置
US5604430A (en) * 1994-10-11 1997-02-18 Trw Inc. Solar array maximum power tracker with arcjet load
KR0152905B1 (ko) * 1994-11-15 1998-12-01 문정환 반도체 메모리장치의 내부전압 발생회로
JP3523718B2 (ja) 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
US5753841A (en) * 1995-08-17 1998-05-19 Advanced Micro Devices, Inc. PC audio system with wavetable cache
US5694035A (en) * 1995-08-30 1997-12-02 Micron Technology, Inc. Voltage regulator circuit
US5838150A (en) * 1996-06-26 1998-11-17 Micron Technology, Inc. Differential voltage regulator
JPH10133754A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd レギュレータ回路及び半導体集積回路装置
DE19716430A1 (de) * 1997-04-18 1998-11-19 Siemens Ag Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung
DE69719188T2 (de) * 1997-11-05 2003-12-04 Stmicroelectronics S.R.L., Agrate Brianza Hochspannungsregelungsschaltung und entsprechendes Spannungsregelungsverfahren
KR19990047008A (ko) * 1997-12-02 1999-07-05 구본준 외부조건 변화에 둔감한 기준전압 발생회로
US6037762A (en) * 1997-12-19 2000-03-14 Texas Instruments Incorporated Voltage detector having improved characteristics
KR100273278B1 (ko) * 1998-02-11 2001-01-15 김영환 반도체 소자의 펌핑회로
KR100506046B1 (ko) * 1998-06-30 2005-10-12 주식회사 하이닉스반도체 내부전압 발생장치
US6226205B1 (en) * 1999-02-22 2001-05-01 Stmicroelectronics, Inc. Reference voltage generator for an integrated circuit such as a dynamic random access memory (DRAM)
KR100308126B1 (ko) * 1999-07-21 2001-11-01 김영환 불휘발성 강유전체 메모리 장치의 레퍼런스 레벨 발생회로
US6333671B1 (en) * 1999-11-03 2001-12-25 International Business Machines Corporation Sleep mode VDD detune for power reduction
KR100576491B1 (ko) * 1999-12-23 2006-05-09 주식회사 하이닉스반도체 이중 내부전압 발생장치
US6669253B2 (en) * 2000-12-18 2003-12-30 David W. Benzing Wafer boat and boat holder
JP3964182B2 (ja) * 2001-11-02 2007-08-22 株式会社ルネサステクノロジ 半導体装置
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
DE10361724A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Spannungsregelsystem
JP5458234B2 (ja) * 2008-01-25 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル バンドギャップ基準電源回路
US8068356B2 (en) * 2008-05-28 2011-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Low power one-shot boost circuit
JP5325628B2 (ja) * 2009-03-26 2013-10-23 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路
US8493795B2 (en) * 2009-12-24 2013-07-23 Samsung Electronics Co., Ltd. Voltage stabilization device and semiconductor device including the same, and voltage generation method
US9035629B2 (en) * 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN102289243B (zh) * 2011-06-30 2013-06-12 西安电子科技大学 Cmos带隙基准源
CN106411279B (zh) * 2011-11-02 2019-04-12 马维尔国际贸易有限公司 用于差分放大器的电路
JP5749299B2 (ja) * 2013-07-18 2015-07-15 ラピスセミコンダクタ株式会社 半導体メモリの基準電位発生回路及び半導体メモリ
CN103809646B (zh) * 2014-03-07 2015-07-08 上海华虹宏力半导体制造有限公司 分压电路及其控制方法
US9966119B1 (en) * 2016-10-31 2018-05-08 SK Hynix Inc. Reference selection circuit
CN109274362A (zh) * 2018-12-03 2019-01-25 上海艾为电子技术股份有限公司 控制电路
KR20240012615A (ko) * 2019-07-08 2024-01-29 에타 와이어리스, 아이엔씨. 차동 용량성 에너지 전달을 이용한 rf 전력 증폭기용의 다중 출력 공급 제너레이터
CN111710351B (zh) * 2020-05-18 2022-05-10 中国人民武装警察部队海警学院 支持差分放大和单端放大两种功能的灵敏放大电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716307A (en) * 1985-08-16 1987-12-29 Fujitsu Limited Regulated power supply for semiconductor chips with compensation for changes in electrical characteristics or chips and in external power supply
US4868483A (en) * 1986-05-31 1989-09-19 Kabushiki Kaisha Toshiba Power voltage regulator circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1233812A (zh) * 1969-05-16 1971-06-03
JPH0770216B2 (ja) * 1985-11-22 1995-07-31 株式会社日立製作所 半導体集積回路
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置
JPS6370451A (ja) * 1986-09-11 1988-03-30 Mitsubishi Electric Corp 半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716307A (en) * 1985-08-16 1987-12-29 Fujitsu Limited Regulated power supply for semiconductor chips with compensation for changes in electrical characteristics or chips and in external power supply
US4868483A (en) * 1986-05-31 1989-09-19 Kabushiki Kaisha Toshiba Power voltage regulator circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE,JOURNALOF,SOLD-STATECITS,VO1.24,NO.5 1989.10.3 DAEJE CHIN etal AnExperincental16-M6,4.DRAMwithReduced *

Also Published As

Publication number Publication date
FR2667409B1 (fr) 1993-07-16
KR920007339A (ko) 1992-04-28
NL9100497A (nl) 1992-04-16
KR930009148B1 (ko) 1993-09-23
FR2667409A1 (fr) 1992-04-03
GB2248357A (en) 1992-04-01
JPH04145509A (ja) 1992-05-19
NL193038B (nl) 1998-04-01
DE4037206C2 (de) 1995-08-10
NL193038C (nl) 1998-08-04
DE4037206A1 (de) 1992-04-09
GB2248357B (en) 1994-07-06
ITRM910727A0 (it) 1991-09-27
US5077518A (en) 1991-12-31
CN1051438A (zh) 1991-05-15
ITRM910727A1 (it) 1992-03-30
RU1838814C (ru) 1993-08-30
GB9112078D0 (en) 1991-07-24
IT1250783B (it) 1995-04-21
HK36197A (en) 1997-04-04
JPH07101374B2 (ja) 1995-11-01

Similar Documents

Publication Publication Date Title
CN1044412C (zh) 电源电压控制电路
CN1287513C (zh) 宽范围操作的差分放大器
CA1173519A (en) Semiconductor integrated circuit
CN101166026B (zh) 缓冲电路
CN1187891C (zh) 半导体集成电路
CN1051644C (zh) 半导体器件
CN1573638A (zh) 恒定电压产生器及使用它的电子设备
CN101034884A (zh) 带有晶体管衬底偏置的集成电路的抑制闩锁电路
CN1162973C (zh) 电平偏移通过门电路
US6803807B2 (en) Negative voltage output charge pump circuit
CN1190825A (zh) 振荡电路及延迟电路
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN1585271A (zh) 半导体集成电路
CN1191587C (zh) 检测电路
JPH0468715B2 (zh)
CN1267406A (zh) 正向本体偏置晶体管电路
EP0451870B1 (en) Reference voltage generating circuit
CN1087497C (zh) 半导体装置
KR100257581B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로 및 그 제어방법
US6777707B2 (en) Semiconductor integrated circuit with voltage down converter adaptable for burn-in testing
CN101682324A (zh) 半导体装置
CN1156911C (zh) 半导体集成电路
CN1862967A (zh) 输入/输出驱动器与电路
EP0311083B1 (en) Semiconductor circuit device
CN103997324A (zh) 模拟最小或最大电压选择器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20101203

Granted publication date: 19990728