JPH0680761B2 - 半導体デバイス - Google Patents
半導体デバイスInfo
- Publication number
- JPH0680761B2 JPH0680761B2 JP63021821A JP2182188A JPH0680761B2 JP H0680761 B2 JPH0680761 B2 JP H0680761B2 JP 63021821 A JP63021821 A JP 63021821A JP 2182188 A JP2182188 A JP 2182188A JP H0680761 B2 JPH0680761 B2 JP H0680761B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- current
- conductors
- semiconductor device
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 239000004020 conductor Substances 0.000 claims description 138
- 239000000758 substrate Substances 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、互いに直列に接続されておりまたそれぞれ１
つのフリーホイーリングダイオードを逆並列に接続され
ている２つの半導体スイッチと、両半導体スイッチの間
の第１の接続端子と、中間回路電圧を供給するための２
つの接続端子とを有する半導体デバイスに関する。
つのフリーホイーリングダイオードを逆並列に接続され
ている２つの半導体スイッチと、両半導体スイッチの間
の第１の接続端子と、中間回路電圧を供給するための２
つの接続端子とを有する半導体デバイスに関する。
前記の構成要素を有する回路装置はたとえば雑誌「エレ
クトロニク（Elektronik）」1980年、第24巻、第91〜24
頁に特に第３図と結び付けて説明されている。前記の回
路装置は特にインバータに応用される。その際にスイッ
チは、負荷に発生されるべき電圧の周波数に比較して高
い周波数によりパルス状に駆動される。この場合、第８
図により説明する問題が生ずる。
クトロニク（Elektronik）」1980年、第24巻、第91〜24
頁に特に第３図と結び付けて説明されている。前記の回
路装置は特にインバータに応用される。その際にスイッ
チは、負荷に発生されるべき電圧の周波数に比較して高
い周波数によりパルス状に駆動される。この場合、第８
図により説明する問題が生ずる。
第８図には、半導体スイッチが各１つのトランジスタT1
またはT2から成っているインバータのブリッジ回路が示
されている。トランジスタT1のコレクタは符号C1を付さ
れており、また回路の全漏れインダクタンスを表すイン
ダクタンスLSを介して入力端子１と接続されている。ト
ランジスタT1のエミッタは符号E1を付されている。トラ
ンジスタT2のエミッタE2は入力端子２に接続されてい
る。トランジスタT2のコレクタC2およびトランジスタT1
のエミッタE1は接続端子３に接続されている。端子３に
は誘導性負荷Ｌが接続されており、その他方の端子は別
のトランジスタT3を介して端子２と接続されている。端
子１と２との間に中間回路電圧UZWが接続されている。
トランジスタT1、T2にはダイオードD1またはD2が逆並列
に接続されている。
またはT2から成っているインバータのブリッジ回路が示
されている。トランジスタT1のコレクタは符号C1を付さ
れており、また回路の全漏れインダクタンスを表すイン
ダクタンスLSを介して入力端子１と接続されている。ト
ランジスタT1のエミッタは符号E1を付されている。トラ
ンジスタT2のエミッタE2は入力端子２に接続されてい
る。トランジスタT2のコレクタC2およびトランジスタT1
のエミッタE1は接続端子３に接続されている。端子３に
は誘導性負荷Ｌが接続されており、その他方の端子は別
のトランジスタT3を介して端子２と接続されている。端
子１と２との間に中間回路電圧UZWが接続されている。
トランジスタT1、T2にはダイオードD1またはD2が逆並列
に接続されている。
この装置の作用を説明するため、トランジスタT1が導通
している状態から出発する。この状態では電流ILが矢印
の方向に負荷Ｌを通って流れる。トランジスタT1が遮断
状態になると、負荷Ｌの両端の電圧がフリーホイーリン
グ電流IFをトランジスタT3およびダイオードD2を通して
流す。この電流は鎖線で示されている。いま次のクロッ
クの際にトランジスタT1が再び導通すると、電流I1がト
ランジスタT1を通って上昇する。負荷Ｌを通る電流ILは
回路のクロック周波数に関係してほぼ一定であるので、
ダイオード電流ID＝IL−I1は減少する。ダイオードD2は
電荷キャリアであふれていたので、電流I1の一部は戻り
電流IR（破線）としてダイオードD2を通って端子２へ流
れる。
している状態から出発する。この状態では電流ILが矢印
の方向に負荷Ｌを通って流れる。トランジスタT1が遮断
状態になると、負荷Ｌの両端の電圧がフリーホイーリン
グ電流IFをトランジスタT3およびダイオードD2を通して
流す。この電流は鎖線で示されている。いま次のクロッ
クの際にトランジスタT1が再び導通すると、電流I1がト
ランジスタT1を通って上昇する。負荷Ｌを通る電流ILは
回路のクロック周波数に関係してほぼ一定であるので、
ダイオード電流ID＝IL−I1は減少する。ダイオードD2は
電荷キャリアであふれていたので、電流I1の一部は戻り
電流IR（破線）としてダイオードD2を通って端子２へ流
れる。
上記の状況は第９図の電流／電圧‐時間図に示されてい
る。第９図には、トランジスタT1における電圧UT1、電
流I1およびダイオードD2における電圧UD2が示されてい
る。ダイオード電流IDはIL−I1から生ずる。戻り電流と
して流れるダイオード電流IDは負荷電流よりもはるかに
大きい値をとる。戻り電流の上昇によりダイオード阻止
電圧（UD2）は増大し、また戻り電流は減少する。電流I
1の戻り過程で、漏れインダクタンスLSにより惹起され
て、中間回路電圧UZWよりもはるかに高い電圧ピークが
ダイオードD2に生ずる。
る。第９図には、トランジスタT1における電圧UT1、電
流I1およびダイオードD2における電圧UD2が示されてい
る。ダイオード電流IDはIL−I1から生ずる。戻り電流と
して流れるダイオード電流IDは負荷電流よりもはるかに
大きい値をとる。戻り電流の上昇によりダイオード阻止
電圧（UD2）は増大し、また戻り電流は減少する。電流I
1の戻り過程で、漏れインダクタンスLSにより惹起され
て、中間回路電圧UZWよりもはるかに高い電圧ピークが
ダイオードD2に生ずる。
高いダイオード電圧および大きい戻り電流により、場合
によっては、ダイオードの動的阻止能力が超過されて、
ダイオードが破壊され得る。電圧ピークの減少はダイオ
ードに対して並列なRCD追加回路により達成され得る。
しかし、この追加回路は追加的な損失をもたらし、スイ
ッチング周波数範囲を制限する。
によっては、ダイオードの動的阻止能力が超過されて、
ダイオードが破壊され得る。電圧ピークの減少はダイオ
ードに対して並列なRCD追加回路により達成され得る。
しかし、この追加回路は追加的な損失をもたらし、スイ
ッチング周波数範囲を制限する。
本発明の目的は、上記の回路装置に基づく低損失の半導
体デバイスであって、ダイオードの破壊を防止でき半導
体デバイスを提供することである。
体デバイスであって、ダイオードの破壊を防止でき半導
体デバイスを提供することである。
この目的は、本発明によれば、半導体スイッチの各々が
少なくとも１つの負荷電流導体および少なくとも１つの
制御電流導体を有し、また制御電流導体の少なくとも１
つおよび負荷電流導体の少なくとも１つが互いに、負荷
電流導体のなかの電流上昇の際に制御電流導体のなかに
逆電圧が誘導されるように配置されていることにより達
成される。
少なくとも１つの負荷電流導体および少なくとも１つの
制御電流導体を有し、また制御電流導体の少なくとも１
つおよび負荷電流導体の少なくとも１つが互いに、負荷
電流導体のなかの電流上昇の際に制御電流導体のなかに
逆電圧が誘導されるように配置されていることにより達
成される。
以下、第１図ないし第７図に示されている実施例により
本発明を一層詳細に説明する。
本発明を一層詳細に説明する。
第８図に示されているトランジスタT1およびT2ならびに
フリーホイーリングダイオードD1およびD2を有するブリ
ッジ回路は第１図のように絶縁性基板６の上に構成され
る。接続端子の符号は第８図中の符号と一致している。
基板６の上にストリップ状のコレクタ導体12が取り付け
られており、その上に１つまたはそれ以上の半導体が位
置している。ここには、互いに並列に接続されている３
つの半導体が示されている。バイポーラトランジスタの
場合には、それらはコレクタ側で導体12の上に位置して
いる。ダイオードD1の半導体も導体12の上に配置されて
おり、また負極側で導体12に接続されている。導体12の
長辺にベース電流導体８が配置されており、それを介し
てベース電流が供給される。コレクタ導体12の他方の長
辺にはエミッタ導体９が設けられている。エミッタ導体
９に対して並列に別の導体10が位置しており、それを介
してベース電流が再び制御回路に戻される（ベース電流
戻り導体）。この導体は右側でエミッタ導体９と接続さ
れており、また左端に接続端子11を有する。
フリーホイーリングダイオードD1およびD2を有するブリ
ッジ回路は第１図のように絶縁性基板６の上に構成され
る。接続端子の符号は第８図中の符号と一致している。
基板６の上にストリップ状のコレクタ導体12が取り付け
られており、その上に１つまたはそれ以上の半導体が位
置している。ここには、互いに並列に接続されている３
つの半導体が示されている。バイポーラトランジスタの
場合には、それらはコレクタ側で導体12の上に位置して
いる。ダイオードD1の半導体も導体12の上に配置されて
おり、また負極側で導体12に接続されている。導体12の
長辺にベース電流導体８が配置されており、それを介し
てベース電流が供給される。コレクタ導体12の他方の長
辺にはエミッタ導体９が設けられている。エミッタ導体
９に対して並列に別の導体10が位置しており、それを介
してベース電流が再び制御回路に戻される（ベース電流
戻り導体）。この導体は右側でエミッタ導体９と接続さ
れており、また左端に接続端子11を有する。
基板６の上に第２のストリップ状のコレクタ導体７が設
けられており、その上にトランジスタT2に属する半導体
が配置されている。これらの半導体はコレクタ側でコレ
クタ導体７の上に位置している。コレクタ導体７の上に
はダイオードD2の半導体が位置しており、それと負極側
で接続されている。左側（T1、D1）と同様に、コレクタ
導体７の一方の側にはベース電流導体５が、また他方の
側にはエミッタ導体15およびベース電流戻り導体16が配
置されている。後二者の導体は右側で互いに接続されて
いる。導体16はその左端に接続端子17を有する。トラン
ジスタT1およびT2は、エミッタ導体９がコレクタ導体７
と接続されていることにより直列接続されている。
けられており、その上にトランジスタT2に属する半導体
が配置されている。これらの半導体はコレクタ側でコレ
クタ導体７の上に位置している。コレクタ導体７の上に
はダイオードD2の半導体が位置しており、それと負極側
で接続されている。左側（T1、D1）と同様に、コレクタ
導体７の一方の側にはベース電流導体５が、また他方の
側にはエミッタ導体15およびベース電流戻り導体16が配
置されている。後二者の導体は右側で互いに接続されて
いる。導体16はその左端に接続端子17を有する。トラン
ジスタT1およびT2は、エミッタ導体９がコレクタ導体７
と接続されていることにより直列接続されている。
制御電流と負荷電流を導びく導体間の反結合の作用にと
っては、第一に、戻り導体10、16が少なくとも部分的に
エミッタ導体９または15に並列に位置していることが重
要である。第二に、負荷電流の供給または取り出しおよ
びベース電流の供給または取り出しのための接続端子の
位置が重要である。第１図の実施例では端子１は導体12
の左端に配置されている。ここに供給される負荷電流は
並列接続されたトランジスタT1の半導体を通って流れ、
そこからボンドワイヤを経てエミッタ導体９に流れる。
エミッタ電流は電流I1として右方へ流れ、そこで分岐
し、一方では負荷電流ILとして接続端子３を通って流
れ、他方ではダイオード電流IRとして接続端子２へ流れ
る。記入されている電流の流れは第８図により説明され
る作動状態と一致している。
っては、第一に、戻り導体10、16が少なくとも部分的に
エミッタ導体９または15に並列に位置していることが重
要である。第二に、負荷電流の供給または取り出しおよ
びベース電流の供給または取り出しのための接続端子の
位置が重要である。第１図の実施例では端子１は導体12
の左端に配置されている。ここに供給される負荷電流は
並列接続されたトランジスタT1の半導体を通って流れ、
そこからボンドワイヤを経てエミッタ導体９に流れる。
エミッタ電流は電流I1として右方へ流れ、そこで分岐
し、一方では負荷電流ILとして接続端子３を通って流
れ、他方ではダイオード電流IRとして接続端子２へ流れ
る。記入されている電流の流れは第８図により説明され
る作動状態と一致している。
トランジスタT1は接続端子４へのベース電流の供給によ
り導通状態に制御される。ベース電流は矢印により示さ
れているようにトランジスタT1のベース‐エミッタ区間
を経てエミッタ導体９に、また導体10を経て制御電流源
に流れる。端子１と３との間を流れる負荷電流の急速な
上昇の際、制御回路導体のこの範囲内に制御回路電圧に
対して逆電圧が誘導され、この逆電圧がベース電流を弱
くし、またトランジスタのスイッチオンを遅くする。そ
れによってダイオードD2にかかる過電圧もダイオードD2
を通る戻り電流も減ぜられる。
り導通状態に制御される。ベース電流は矢印により示さ
れているようにトランジスタT1のベース‐エミッタ区間
を経てエミッタ導体９に、また導体10を経て制御電流源
に流れる。端子１と３との間を流れる負荷電流の急速な
上昇の際、制御回路導体のこの範囲内に制御回路電圧に
対して逆電圧が誘導され、この逆電圧がベース電流を弱
くし、またトランジスタのスイッチオンを遅くする。そ
れによってダイオードD2にかかる過電圧もダイオードD2
を通る戻り電流も減ぜられる。
同様のことが、トランジスタT2がダイオードD1と共同作
用する場合にも当てはまる。これは、負荷電流ILが第１
図中に示されている方向と逆の方向に負荷Ｌを通って流
れる場合である。そのためにトランジスタT2が導通状態
に制御される。その後にトランジスタT2のスイッチオフ
の際には同様にフリーホイーリング電流がダイオードD1
を通って流れる。その後にトランジスタT2が再びスイッ
チオンされると、ダイオードD1には同じく過電圧および
高い戻り電流が生ずる。トランジスタT2の急速なスイッ
チオンはベース電流戻り導体16のなかの逆電圧の生起に
より阻止される。このことはここで端子２および17の位
置により保証される。
用する場合にも当てはまる。これは、負荷電流ILが第１
図中に示されている方向と逆の方向に負荷Ｌを通って流
れる場合である。そのためにトランジスタT2が導通状態
に制御される。その後にトランジスタT2のスイッチオフ
の際には同様にフリーホイーリング電流がダイオードD1
を通って流れる。その後にトランジスタT2が再びスイッ
チオンされると、ダイオードD1には同じく過電圧および
高い戻り電流が生ずる。トランジスタT2の急速なスイッ
チオンはベース電流戻り導体16のなかの逆電圧の生起に
より阻止される。このことはここで端子２および17の位
置により保証される。
接続端子11、17の位置とならんで接続端子４および５の
位置も重要である。なぜならば、逆電圧はベース電流導
体８、14と導体７、12との間にも作用するからである。
位置も重要である。なぜならば、逆電圧はベース電流導
体８、14と導体７、12との間にも作用するからである。
有効な反結合を保証するため、負荷電流端子１、２の位
置およびダイオードD1およびD2の位置は、一方のトラン
ジスタの電流の電流軌道が他方のトランジスタに対応付
けられているダイオード電流の電流軌道とできるだけ一
方向にのみ延びているように選ばれている。第１図によ
る実施例では、このことは、端子１が装置の左端に、ま
た端子２が装置の右端に取り付けられていることにより
達成される。図示されている場合にそれぞれのコレクタ
導体12、７の右側に配置されているD1およびD2の半導体
はこの場合に左側またはトランジスタ半導体の間に配置
されていてもよい。
置およびダイオードD1およびD2の位置は、一方のトラン
ジスタの電流の電流軌道が他方のトランジスタに対応付
けられているダイオード電流の電流軌道とできるだけ一
方向にのみ延びているように選ばれている。第１図によ
る実施例では、このことは、端子１が装置の左端に、ま
た端子２が装置の右端に取り付けられていることにより
達成される。図示されている場合にそれぞれのコレクタ
導体12、７の右側に配置されているD1およびD2の半導体
はこの場合に左側またはトランジスタ半導体の間に配置
されていてもよい。
第２図による実施例が第１図による実施例と異なる点は
主に、コレクタ導体７および12がその長手方向軸線に関
して空間的に相前後してではなく並び合ってかつ平行に
位置していることである。第１図中の部分と同一または
帰納的に同一の部分には同一の符号が付されている。ト
ランジスタT2のコレクタ端子およびトランジスタT1のエ
ミッタ端子に対する接続端子３、は、この場合、エミッ
タ導体９の右側に位置している。ベース電流戻り導体10
に対する接続端子11はその左側の自由端に位置してい
る。これにより負荷電流およびベース電流は互いに逆方
向に流れ、それによりトランジスタT1の遅いスイッチオ
ンが保証されている。ダイオードD1は正極側でボンドワ
イヤを介してトランジスタT2のコレクタ導体12と接続さ
れている。トランジスタT1のトランジスタ電流は実線の
矢印のように接続端子３へ流れる。ここでトランジスタ
T1のトランジスタ電流は負荷電流ILおよび（破線で示さ
れている）ダイオード電流IRに分岐する。ダイオード電
流は接続端子２へ流れる。負荷電流の方向は主として左
から右へ向けられている。このことは、第一に、ダイオ
ードD2がコレクタ導体12の右端に位置することにより達
成される。ダイオードD2をコレクタ導体12の左端を配置
したとすれば、電流の流れは右から左へも生じて、電磁
界を相殺し、反結合を弱めるであろう。端子４は導体８
の右端に位置している。
主に、コレクタ導体７および12がその長手方向軸線に関
して空間的に相前後してではなく並び合ってかつ平行に
位置していることである。第１図中の部分と同一または
帰納的に同一の部分には同一の符号が付されている。ト
ランジスタT2のコレクタ端子およびトランジスタT1のエ
ミッタ端子に対する接続端子３、は、この場合、エミッ
タ導体９の右側に位置している。ベース電流戻り導体10
に対する接続端子11はその左側の自由端に位置してい
る。これにより負荷電流およびベース電流は互いに逆方
向に流れ、それによりトランジスタT1の遅いスイッチオ
ンが保証されている。ダイオードD1は正極側でボンドワ
イヤを介してトランジスタT2のコレクタ導体12と接続さ
れている。トランジスタT1のトランジスタ電流は実線の
矢印のように接続端子３へ流れる。ここでトランジスタ
T1のトランジスタ電流は負荷電流ILおよび（破線で示さ
れている）ダイオード電流IRに分岐する。ダイオード電
流は接続端子２へ流れる。負荷電流の方向は主として左
から右へ向けられている。このことは、第一に、ダイオ
ードD2がコレクタ導体12の右端に位置することにより達
成される。ダイオードD2をコレクタ導体12の左端を配置
したとすれば、電流の流れは右から左へも生じて、電磁
界を相殺し、反結合を弱めるであろう。端子４は導体８
の右端に位置している。
同様のことが、第１図中のトランジスタT2のレイアウト
に一致するレイアウトのトランジスタT2とダイオードD1
との共同作用にも当てはまる。ここでは統一的な電流方
向が、ダイオードD1がコレクタ導体７の左端に配置され
ておりまたボンドワイヤによりコレクタ導体12の左端と
接続されていることにより達成される。同様に端子１は
コレクタ導体７の左端に、また端子２はエミッタ導体15
の右端に位置している。端子５は導体14の右端に位置し
ている。
に一致するレイアウトのトランジスタT2とダイオードD1
との共同作用にも当てはまる。ここでは統一的な電流方
向が、ダイオードD1がコレクタ導体７の左端に配置され
ておりまたボンドワイヤによりコレクタ導体12の左端と
接続されていることにより達成される。同様に端子１は
コレクタ導体７の左端に、また端子２はエミッタ導体15
の右端に位置している。端子５は導体14の右端に位置し
ている。
第１図および第２図ではベース電流戻り導体は基板上に
取り付けられている導体帯である。通常はそれにより十
分な反結合は達成されない。一層良好な反結合は、ベー
ス電流戻り導体10、16がエミッタ導体９、15の上側に配
置されていることにより達成される。戻り導体は、第３
図中に示されているように、たとえば一端でエミッタ導
体９または接続端子３とろう付けられている打抜かれた
板帯であってよい。同様の装置がトランジスタT2に対し
て設けられていてよい。これらの戻り導体もエミッタ導
体と平行に延びている。それにより、戻り導体が基板上
に位置する場合よりも良好な反結合が達成されるので、
この場合には導体８、14上の端子４、５の位置は実際上
もはや重要ではない。
取り付けられている導体帯である。通常はそれにより十
分な反結合は達成されない。一層良好な反結合は、ベー
ス電流戻り導体10、16がエミッタ導体９、15の上側に配
置されていることにより達成される。戻り導体は、第３
図中に示されているように、たとえば一端でエミッタ導
体９または接続端子３とろう付けられている打抜かれた
板帯であってよい。同様の装置がトランジスタT2に対し
て設けられていてよい。これらの戻り導体もエミッタ導
体と平行に延びている。それにより、戻り導体が基板上
に位置する場合よりも良好な反結合が達成されるので、
この場合には導体８、14上の端子４、５の位置は実際上
もはや重要ではない。
第４図には、逆電圧がベース電流導体自体のなかに誘導
される実施例が示されている。ベース電流導体８、14お
よびエミッタ導体９、15は、この場合、それぞれ２つの
互いに平行でかつ向かい合うコレクタ導体７または12の
外側に位置している。ダイオードD1およびD2の配置およ
び接続端子２、３および４の位置は、この場合にも、開
かれたトランジスタのトランジスタ電流の電流回路（実
線の矢印）がダイオード電流の電流回路（破線の矢印）
と一緒に主として１つの方向に延びているように選ばれ
ている。導通しているトランジスタT2では、このこと
は、ダイオードD1の半導体が端子１に隣接して位置し、
また正極側でボンドワイヤを介してコレクタ導体12と接
続されていることにより達成される。
される実施例が示されている。ベース電流導体８、14お
よびエミッタ導体９、15は、この場合、それぞれ２つの
互いに平行でかつ向かい合うコレクタ導体７または12の
外側に位置している。ダイオードD1およびD2の配置およ
び接続端子２、３および４の位置は、この場合にも、開
かれたトランジスタのトランジスタ電流の電流回路（実
線の矢印）がダイオード電流の電流回路（破線の矢印）
と一緒に主として１つの方向に延びているように選ばれ
ている。導通しているトランジスタT2では、このこと
は、ダイオードD1の半導体が端子１に隣接して位置し、
また正極側でボンドワイヤを介してコレクタ導体12と接
続されていることにより達成される。
第５図からわかるように、ここに示した反結合により、
トランジスタT1を通る電流I1、従ってまたダイオードD2
を通る戻り電流IRもダイオードD2に生ずる過電圧UD2も
反結合なしの半導体デバイスにくらべて強く減ぜられ
る。このことはトランジスタの一層遅いスイッチングに
より達成される。このことは図中でトランジスタ電圧U
T1の一層遅い降下により表される。同様の挙動を、ダイ
オードD1と共同作用するトランジスタT2も示す。
トランジスタT1を通る電流I1、従ってまたダイオードD2
を通る戻り電流IRもダイオードD2に生ずる過電圧UD2も
反結合なしの半導体デバイスにくらべて強く減ぜられ
る。このことはトランジスタの一層遅いスイッチングに
より達成される。このことは図中でトランジスタ電圧U
T1の一層遅い降下により表される。同様の挙動を、ダイ
オードD1と共同作用するトランジスタT2も示す。
以上の実施例ではトランジスタはそれぞれ３つの互いに
平行に接続された半導体により形成されている。他の構
成も可能である。すなわち第６図には、２つのバイポー
ラトランジスタ18、19から形成されたダーリントン段20
を含んでいるトランジスタスイッチが示されている。こ
の場合、ダーリントン段のエミッタ電流は３つの並列に
接続されたバイポーラトランジスタ21、22および23に供
給される。他の図面中の部分と同一または機能的に同一
の部分には同一符号が付されている。この場合、負荷電
流は２つの下向きの実線の矢印により、またベース戻り
電流は上向きの実線の矢印により示されている。
平行に接続された半導体により形成されている。他の構
成も可能である。すなわち第６図には、２つのバイポー
ラトランジスタ18、19から形成されたダーリントン段20
を含んでいるトランジスタスイッチが示されている。こ
の場合、ダーリントン段のエミッタ電流は３つの並列に
接続されたバイポーラトランジスタ21、22および23に供
給される。他の図面中の部分と同一または機能的に同一
の部分には同一符号が付されている。この場合、負荷電
流は２つの下向きの実線の矢印により、またベース戻り
電流は上向きの実線の矢印により示されている。
トランジスタスイッチとしてバイポーラトランジスタの
代わりにパワーMOSFETも使用され得る。このことは第７
図に示されている。ダイオードD1は、この場合、パワー
MOSFETT1を通る電流の流れ方向に関して、このMOSFETに
逆並列に接続されており、その際にその正極はMOSFETT1
のソース端子と、またその負極はそのドレイン端子と接
続されている。ダイオードD2は、パワーMOSFETT2を通る
電流の流れ方向に関して、このMOSFETに逆並列に接続さ
れており、その正極はMOSFETT2のソース端子と、またそ
の負極はそのドレイン端子と接続されている。両MOSFET
T1およびT2のゲート導線は端子または５に接続されてい
る。同様に第１図、第２図および第４図による実施例で
はバイポーラ半導体の代わりにMOSFETが使用される。ベ
ース電流導体はゲート電流供給導体に、エミッタ導体は
ソース導体に、またコレクタ導体はドレイン導体にな
る。この場合、反結合は第１図および第２図と同様にゲ
ート電流戻り導体とソース導体との間またはゲート電流
導体とソース導体との間で作用し得る（第４図）。第１
図および第２図の実施例と同様にゲート電流戻り導体が
第３図中のようにソース導体の上側に配置されることは
目的にかなっている。
代わりにパワーMOSFETも使用され得る。このことは第７
図に示されている。ダイオードD1は、この場合、パワー
MOSFETT1を通る電流の流れ方向に関して、このMOSFETに
逆並列に接続されており、その際にその正極はMOSFETT1
のソース端子と、またその負極はそのドレイン端子と接
続されている。ダイオードD2は、パワーMOSFETT2を通る
電流の流れ方向に関して、このMOSFETに逆並列に接続さ
れており、その正極はMOSFETT2のソース端子と、またそ
の負極はそのドレイン端子と接続されている。両MOSFET
T1およびT2のゲート導線は端子または５に接続されてい
る。同様に第１図、第２図および第４図による実施例で
はバイポーラ半導体の代わりにMOSFETが使用される。ベ
ース電流導体はゲート電流供給導体に、エミッタ導体は
ソース導体に、またコレクタ導体はドレイン導体にな
る。この場合、反結合は第１図および第２図と同様にゲ
ート電流戻り導体とソース導体との間またはゲート電流
導体とソース導体との間で作用し得る（第４図）。第１
図および第２図の実施例と同様にゲート電流戻り導体が
第３図中のようにソース導体の上側に配置されることは
目的にかなっている。
半導体スイッチとしてバイポーラトランジスタまたはMO
SFETの代わりにたとえばGTOサイリスタも使用され得
る。
SFETの代わりにたとえばGTOサイリスタも使用され得
る。
第１図は本発明の第１の実施例の平面図、第２図は第２
の実施例の平面図、第３図は導体の導き方を変更した場
合を示す図、第４図は第３の実施例の平面図、第５図は
本発明による装置における電流／電圧‐時間図、第６図
はバイポーラトランジスタを有する半導体スイッチの実
施例の原理回路図、第７図はパワーMOSFETを有するイン
バータの実施例の原理回路図、第８図は公知のインバー
タのブリッジ回路の回路図、第９図は第１図の回路の作
動を説明するための電流／電圧‐時間図である。 D1,D2……フリーホイーリングダイオード、T1,T2……バ
イポーラトランジスタまたはMOSFET、T3……トランジス
タ、Ｌ……負荷、LS……漏れインダクタンス、E1,E2…
…エミッタ、C1,C2……コレクタ、１〜５……接続端
子、６……基板、7,12……コレクタ導体、8,14……ベー
ス電流導体、9,15……エミッタ導体、10,16……ベース
電流戻り導体、11,17……接続端子、18,19……バイポー
ラトランジスタ、20……ダーリントン段、21〜23……バ
イポーラトランジスタ。
の実施例の平面図、第３図は導体の導き方を変更した場
合を示す図、第４図は第３の実施例の平面図、第５図は
本発明による装置における電流／電圧‐時間図、第６図
はバイポーラトランジスタを有する半導体スイッチの実
施例の原理回路図、第７図はパワーMOSFETを有するイン
バータの実施例の原理回路図、第８図は公知のインバー
タのブリッジ回路の回路図、第９図は第１図の回路の作
動を説明するための電流／電圧‐時間図である。 D1,D2……フリーホイーリングダイオード、T1,T2……バ
イポーラトランジスタまたはMOSFET、T3……トランジス
タ、Ｌ……負荷、LS……漏れインダクタンス、E1,E2…
…エミッタ、C1,C2……コレクタ、１〜５……接続端
子、６……基板、7,12……コレクタ導体、8,14……ベー
ス電流導体、9,15……エミッタ導体、10,16……ベース
電流戻り導体、11,17……接続端子、18,19……バイポー
ラトランジスタ、20……ダーリントン段、21〜23……バ
イポーラトランジスタ。
Claims (11)
- 【請求項１】互いに直列に接続されておりまたそれぞれ
１つのフリーホイーリングダイオード（D1、D2）を逆並
列に接続されている２つの半導体スイッチと、両半導体
スイッチの間の第１の接続端子（３）と、中間回路電圧
を供給するための２つの接続端子（１、２）とを有する
半導体デバイスにおいて、 半導体スイッチの各々が少なくとも１つの負荷電流導体
および少なくとも１つの制御電流導体を有し、また制御
電流導体の少なくとも１つおよび負荷電流導体の少なく
とも１つが互いに、負荷電流導体のなかの電流上昇の際
に制御電流導体のなかに逆電圧が誘導されるように配置
されていることを特徴とする半導体デバイス。 - 【請求項２】負荷電流導体が制御電流導体に隣接してお
り、またそれに少なくとも部分的に平行に位置している
ことを特徴とする請求項１記載の半導体デバイス。 - 【請求項３】各半導体スイッチが少なくとも１つのバイ
ポーラートランジスタ（T1、T2）を含んでおり、各スイ
ッチに対して、１つの基板（６）上にベース電流導体
（８、14）、エミッタ導体（９、15）およびコレクタ導
体（７、12）が配置されており、ベース電流導体がエミ
ッタ導体もしくはコレクタ導体に隣接して位置してお
り、またベース電流導体（８、14）に対する接続端子
（４、５）の位置、コレクタ接続端子（１、３）の位置
およびエミッタ接続端子（３、２）の位置が、前記両隣
接導体のなかの電流の流れが互いに逆向きとなるように
定められていることを特徴とする請求項１または２記載
の半導体デバイス。 - 【請求項４】各半導体スイッチが少なくとも１つのバイ
ポーラートランジスタ（T1、T2）を含んでおり、各スイ
ッチに対して、１つの基板（６）上にベース電流導体
（８、14）、エミッタ導体（９、15）およびコレクタ導
体（７、12）が配置されており、各スイッチに対して、
エミッタ導体（９、15）と接続されているベース電流戻
り導体（10、16）が設けられており、ベース電流戻り導
体（10、16）がエミッタ導体に隣接してまたこれに対し
て少なくとも部分的に平行に配置されており、またベー
ス電流戻り導体における接続端子（11、17）の位置、エ
ミッタ接続端子（２、３）の位置およびエミッタ導体と
ベース電流戻り導体との間の接続の位置が、スイッチオ
ンの際にこれらの導体のなかの電流の流れが互いに逆向
きとなるように定められていることを特徴とする請求項
１または２記載の半導体デバイス。 - 【請求項５】ベース電流戻り導体（10、16）が基板
（６）から間隔をおいてエミッタ導体（９、15）の上側
に配置されていることを特徴とする請求項４記載の半導
体デバイス。 - 【請求項６】ベース電流戻り導体（10、16）が基板
（６）上に位置するベース導体帯として構成されてお
り、またエミッタ導体（９、15）に並んで配置されてい
ることを特徴とする請求項４記載の半導体デバイス。 - 【請求項７】バイポーラトランジスタの半導体がコレク
タ側で、またフリーホイーリングダイオード（D1、D2）
の半導体が負極側でコレクタ導体（７、12）の上に位置
しており、またフリーホイーリングダイオードの半導体
がそれぞれコレクタ導体の１つの定められた位置に、一
方のスイッチのトランジスタを通る負荷電流路が他方の
スイッチに属するフリーホイーリングダイオードを通る
戻り電流路と一緒にほぼ一方向に流れるように位置して
いることを特徴とする請求項１ないし６の１つに記載の
半導体デバイス。 - 【請求項８】半導体スイッチがそれぞれ複数個の並列に
接続されているトランジスタから成っていることを特徴
とする請求項１ないし７の１つに記載の半導体デバイ
ス。 - 【請求項９】トランジスタの前にダーリントン‐トラン
ジスタ段（20）が接続されていることを特徴とする請求
項８記載の半導体デバイス。 - 【請求項１０】各半導体スイッチが少なくとも１つのパ
ワーMOSFET（T1、T2）を含んでおり、各スイッチに対し
て、１つの基板の上にゲート電流導体およびソース導体
が配置されており、ゲート電流導体がソース導体に隣接
して位置しており、またこれらの導体に対する接続端子
の位置が、スイッチオンの際にこれらの導体のなかの電
流の流れが互いに逆向きとなるように定められているこ
とを特徴とする請求項１または２記載の半導体デバイ
ス。 - 【請求項１１】各半導体スイッチが少なくとも１つのパ
ワーMOSFET（T1、T2）を含んでおり、各スイッチに対し
て、１つの基板の上にゲート電流導体およびソース導体
が配置されており、各スイッチに対して、ソース導体と
接続されているゲート電流戻り導体が設けられており、
ゲート電流戻り導体およびソース導体が隣接してまたこ
れに対して少なくとも部分的に平行に配置されており、
またゲート電流戻り導体における接続端子の位置および
ゲート電流戻り導体とソース導体との間の接続の位置
が、スイッチオンの際にこれらの導体のなかの電流の流
れが互いに逆向きとなるように定められていることを特
徴とする請求項１または２記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3703660.2 | 1987-02-06 | ||
| DE3703660 | 1987-02-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63196068A JPS63196068A (ja) | 1988-08-15 |
| JPH0680761B2 true JPH0680761B2 (ja) | 1994-10-12 |
Family
ID=6320406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63021821A Expired - Lifetime JPH0680761B2 (ja) | 1987-02-06 | 1988-02-01 | 半導体デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4816984A (ja) |
| EP (1) | EP0278432B1 (ja) |
| JP (1) | JPH0680761B2 (ja) |
| DE (1) | DE3866718D1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390872A (ja) * | 1989-09-01 | 1991-04-16 | Toshiba Corp | 半導体装置 |
| US4965710A (en) * | 1989-11-16 | 1990-10-23 | International Rectifier Corporation | Insulated gate bipolar transistor power module |
| US5047914A (en) * | 1989-11-21 | 1991-09-10 | Sundstrand Corporation | Current controlled inverter |
| US5025360A (en) * | 1989-12-20 | 1991-06-18 | Sundstrand Corporation | Inverter switch with parallel free-wheel diodes |
| US5731970A (en) * | 1989-12-22 | 1998-03-24 | Hitachi, Ltd. | Power conversion device and semiconductor module suitable for use in the device |
| JP2855816B2 (ja) * | 1990-07-25 | 1999-02-10 | 三菱電機株式会社 | 半導体制御装置 |
| FR2671241B1 (fr) * | 1990-12-27 | 1997-04-30 | Peugeot | Circuit de commande d'un transistor de puissance utilise en commutation forcee. |
| EP1808954A3 (en) * | 1991-09-20 | 2008-10-22 | Hitachi, Ltd. | IGBT-module |
| TW214631B (ja) * | 1992-02-25 | 1993-10-11 | American Telephone & Telegraph | |
| DE59304797D1 (de) * | 1992-08-26 | 1997-01-30 | Eupec Gmbh & Co Kg | Leistungshalbleiter-Modul |
| EP0584668B1 (de) * | 1992-08-26 | 1996-12-18 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Leistungshalbleiter-Modul |
| JPH06233554A (ja) * | 1993-01-28 | 1994-08-19 | Fuji Electric Co Ltd | インバータ装置 |
| US5687072A (en) * | 1995-10-05 | 1997-11-11 | Semipower Systems | Low inductance inverter |
| DE19727548A1 (de) * | 1997-06-28 | 1999-01-07 | Bosch Gmbh Robert | Elektronisches Steuergerät |
| DE10019812B4 (de) * | 2000-04-20 | 2008-01-17 | Infineon Technologies Ag | Schaltungsanordnung |
| JP2003037245A (ja) * | 2001-07-24 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 半導体パッケージおよびその応用装置 |
| DE10219760A1 (de) * | 2002-05-02 | 2003-11-20 | Eupec Gmbh & Co Kg | Halbbrückenschaltung |
| DE10237561C1 (de) * | 2002-08-16 | 2003-10-16 | Semikron Elektronik Gmbh | Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule |
| DE10326321A1 (de) * | 2003-06-11 | 2005-01-13 | Compact Dynamics Gmbh | Elektronische Baugruppe zum Schalten elektrischer Leistung |
| DE102004027186B3 (de) * | 2004-06-03 | 2005-10-20 | Eupec Gmbh & Co Kg | Steuerkreis für ein elektrisches Modul |
| US7636613B2 (en) * | 2005-07-01 | 2009-12-22 | Curtiss-Wright Flow Control Corporation | Actuator controller for monitoring health and status of the actuator and/or other equipment |
| CN102789970A (zh) * | 2012-08-28 | 2012-11-21 | 南通明芯微电子有限公司 | 一种快恢复二极管芯片的制备方法 |
| DE112016003111B4 (de) | 2015-07-09 | 2024-07-18 | Mitsubishi Electric Corporation | Leistungs-halbleitermodul |
| DE102018109996B4 (de) * | 2018-04-25 | 2020-06-04 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung |
| JP6541859B1 (ja) * | 2018-11-01 | 2019-07-10 | 三菱電機株式会社 | 電力変換装置 |
| DE102019112936A1 (de) * | 2019-05-16 | 2020-11-19 | Danfoss Silicon Power Gmbh | Halbleitermodul |
| DE102020216506A1 (de) | 2020-12-22 | 2022-06-23 | Zf Friedrichshafen Ag | Halbbrücke mit einer U- oder V-förmigen Anordnung von Halbleiterschaltelementen für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter |
| DE102022203675A1 (de) | 2022-04-12 | 2023-10-12 | Robert Bosch Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Leistungsmoduls sowie Leistungsmodul |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909695A (en) * | 1973-10-17 | 1975-09-30 | Hewlett Packard Co | Regulation and stabilization in a switching power supply |
| US4410935A (en) * | 1981-03-23 | 1983-10-18 | General Signal Corporation | Current overload protection for inverter of uninterruptible power supply system |
| US4520255A (en) * | 1982-06-22 | 1985-05-28 | Crucible Societe Anonyme | High frequency self-oscillating welding apparatus |
| US4447741A (en) * | 1982-09-27 | 1984-05-08 | Northern Telecom Limited | Base drive circuit for power transistors |
| US4639823A (en) * | 1983-12-27 | 1987-01-27 | Fuji Electric Co., Ltd. | Control circuit for switching transistors |
| DE3420535C2 (de) * | 1984-06-01 | 1986-04-30 | Anton Piller GmbH & Co KG, 3360 Osterode | Halbleiter-Modul für eine schnelle Schaltanordnung |
| JPS6231377A (ja) * | 1985-07-30 | 1987-02-10 | Mitsubishi Electric Corp | トランジスタインバ−タのベ−スドライブ回路 |
-
1988
- 1988-01-25 US US07/147,418 patent/US4816984A/en not_active Expired - Lifetime
- 1988-02-01 JP JP63021821A patent/JPH0680761B2/ja not_active Expired - Lifetime
- 1988-02-05 EP EP19880101707 patent/EP0278432B1/de not_active Expired - Lifetime
- 1988-02-05 DE DE88101707T patent/DE3866718D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63196068A (ja) | 1988-08-15 |
| EP0278432B1 (de) | 1991-12-11 |
| US4816984A (en) | 1989-03-28 |
| DE3866718D1 (ja) | 1992-01-23 |
| EP0278432A1 (de) | 1988-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0680761B2 (ja) | 半導体デバイス | |
| US9479157B2 (en) | Electric device including a switch circuit, a current limit circuit and a clamp swith, for driving a power switch | |
| EP2789011B1 (en) | Semiconductor module and methods of forming the same | |
| JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| KR20200138042A (ko) | 질화 갈륨 스위치용 통합 고장 안전 풀다운 회로 | |
| JPH1080132A (ja) | スイッチング回路装置のためのゲート電圧制限回路 | |
| US6249024B1 (en) | Power module with repositioned positive and reduced inductance and capacitance | |
| JPH02266712A (ja) | 半導体装置 | |
| US10340811B2 (en) | Inverter switching devices with gate coils to enhance common source inductance | |
| KR100671788B1 (ko) | 파워 모듈 회로 | |
| US5774000A (en) | DC semiconductor switch | |
| WO2001089090A1 (fr) | Composant a semiconducteur de puissance | |
| US5202619A (en) | Control circuit for a switching transistor | |
| CN112054019B (zh) | 半导体装置 | |
| KR20040010128A (ko) | 파워모듈의 게이트 구동회로 | |
| JP3512426B2 (ja) | Ｍｏｓゲート型半導体素子を用いた電力変換装置 | |
| WO2023002739A1 (ja) | パワー半導体モジュール及びそれを用いた電力変換装置 | |
| WO2019054078A1 (ja) | パワーモジュール、逆導通ｉｇｂｔ、及びドライブ回路 | |
| JP3172261B2 (ja) | パワーｍｏｓｆｅｔを用いたスイッチング回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| EP0475704A1 (en) | Drive circuit for an electric motor | |
| US10930606B2 (en) | Electronic device comprising a discrete transistor assembled on a printed circuit board | |
| US11373997B2 (en) | High voltage integrated circuit device employing element separation method using high voltage junction | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JP4356263B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |