DE102019112936A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102019112936A1
DE102019112936A1 DE102019112936.2A DE102019112936A DE102019112936A1 DE 102019112936 A1 DE102019112936 A1 DE 102019112936A1 DE 102019112936 A DE102019112936 A DE 102019112936A DE 102019112936 A1 DE102019112936 A1 DE 102019112936A1
Authority
DE
Germany
Prior art keywords
tracks
semiconductor switches
load
power module
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019112936.2A
Other languages
English (en)
Inventor
Alvaro Jorge Mari Curbelo
Tobias Schütz
Robert Rösner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102019112936.2A priority Critical patent/DE102019112936A1/de
Priority to PCT/EP2020/061179 priority patent/WO2020229113A1/en
Priority to US17/609,885 priority patent/US20220216157A1/en
Priority to CN202080037085.4A priority patent/CN113853677A/zh
Publication of DE102019112936A1 publication Critical patent/DE102019112936A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Leistungsmodul (1), das eine Halbbrücke bereitstellt, wobei das Leistungsmodul umfasst: mindestens ein Substrat (2), das eine innere Lastbahn (3), zwei dazwischenliegende Lastbahnen (4) und zwei äußere Lastbahnen (5) umfasst, wobei jede der Lastbahnen länglich ist und sich im Wesentlichen über das mindestens eine Substrat (2) in einer ersten Richtung (6) erstreckt; wobei die beiden dazwischenliegenden Lastbahnen (4) bei der inneren Lastbahn (3) angeordnet sind und jede äußere Lastbahn (5) auf der gegenüberliegenden Seite eine der beiden dazwischenliegenden Lastbahnen (4) bezüglich einer zweiten Richtung (7) im Wesentlichen orthogonal zu der ersten Richtung (6) angeordnet ist.

Description

  • Halbleiterleistungsmodule finden in der Industrie breite Anwendung. Beispielsweise kann ein derartiges Leistungsmodul zum gesteuerten Schalten von starken Strömen verwendet werden und kann in Leistungswandlern (wie etwa Invertern) zum Umwandeln von DC in AC oder umgekehrt oder zum Umwandeln zwischen verschiedenen Spannungen oder Frequenzen von AC verwendet werden. Solche Inverter werden in Motorsteuerungen oder -schnittstellen zwischen der Leistungsgenerierung oder -speicherung oder einem Leistungsverteilungsgitter verwendet.
  • Das Halbleiterleistungsmodul ist dafür ausgelegt, zwei Hauptcharakteristika zu erfüllen: hohe Leistungsumwandlungseffizienz und hohe Leistungsdichte. Faktoren wie Lebensdauer, Kosten und Qualität werden ebenfalls berücksichtigt. Um eine hohe Leistungsdichte zu erzielen, können Hochleistungs-Halbleiter mit großem Bandabstand, wie etwa Siliziumcarbid(SiC)-Halbleiterschalter verwendet werden, da sie standardmäßige siliziumbasierte Halbleiterschalter, zum Beispiel IGBTs (Insulated Gate Bipolar Transistors) im Allgemeinen übertreffen. SiC-Bauelemente legen dem Design des Leistungsmoduls unter thermischem und elektrischem Standpunkt hohe Anforderungen auf. Die Halbleiter mit großem Bandabstand (z.B. SiC-Halbleiterschalter) besitzen die Charakteristik, dass sie schnell schalten, was bedeutet, dass der Übergang von der Leitung zum Blockiermodus nur einige wenige Nanosekunden benötigt.
  • Das schnelle Schalten in Elektronikschaltungen verursacht in Kombination mit Streuinduktanzen ein Spannungsüberschwingen, wenn solche Halbleiterleistungsmodule verwendet werden. Dieses Spannungsüberschwingen erhöht die Schaltverluste und kann EMI-Emissionen durch Nachschwingen verursachen. Da Stromgradienten während des Schaltens hoch sind, muss die Streu-/parasitäre Induktanz der ganzen Baugruppe so klein wie möglich sein.
  • SiC-MOSFETs werden als die Halbleiterschalter in Anwendungen verwendet, wo durch die Anwendung höchste Effizienz in einem kleinen Bauvolumen erforderlich ist. SiC-MOSFETs zeigen schnelle Schaltgeschwindigkeiten und einen niedrigen Einschaltwiderstand zur gleichen Zeit. Da SiC-Wafer in der Herstellung teuer sind und es bei aktuellen Herstellungsprozessen schwierig ist, Komponenten mit einem akzeptablen niedrigen Kristallfehlerausmaß herzustellen, sind die Die typischerweise sehr klein (beispielsweise 5-25mm2). Dies hält die Ausbeuteverluste niedrig, beschränkt aber den Gesamtstrom, den ein SiC-Halbleiterschalter durchlassen kann. Um hohe Ausgangsleistungen zu erzielen, müssen mehrere dieser kleinen Halbleiterschalter (beispielsweise MOSFETs) parallel betrieben werden. In Anwendungen wie etwa Kraftfahrzeugleistungsumwandlung benötigt die parallele Verwendung von mehreren Halbleiterschaltern Raum in dem Halbleiterleistungsmodul, was potentiell größere Module ergibt. Jedoch ist in einem Fahrzeug der Raum kostbar und das Vergrößern der Größe von Modulen stellt im Allgemeinen keine Option dar. Es ist deshalb ein großer Vorteil, wenn das innovative Design von Layouts sowohl mehrere Halbleiterschalter parallel, einen ausgeglichen (symmetrischen) Betrieb, eine niedrige Streuinduktanz als auch eine geringe Gesamtlayoutgröße berücksichtigen kann.
  • Kurze Darstellung der Erfindung
  • Somit besteht eine Aufgabe der vorliegenden Erfindung in der Bereitstellung eines Leistungsmoduls, das das simultane Schalten und einen ausgeglichenen Betrieb von mehreren Halbleiterschaltern parallel, niedrigere Streuinduktanzen und einen stabileren und effizienteren Betrieb als gegenwärtig erhältliche Leistungsmodule aufweisen kann.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung werden die obigen und andere Aufgaben durch das Bereitstellen eines Leistungsmoduls erfüllt, das eine Halbbrücke bereitstellt, wobei das Leistungsmodul umfasst: mindestens ein Substrat, das eine innere Lastbahn, zwei dazwischenliegende Lastbahnen und zwei äußere Lastbahnen umfasst, wobei jede der Lastbahnen länglich ist und sich im Wesentlichen über das mindestens eine Substrat in einer ersten Richtung erstreckt. Die beiden dazwischenliegenden Lastbahnen sind bei der inneren Lastbahn angeordnet, und jede äußere Lastbahn ist auf der gegenüberliegenden Seite einer der beiden dazwischenliegenden Lastbahnen bezüglich einer zweiten Richtung im Wesentlichen orthogonal zu der ersten Richtung angeordnet. Das Leistungsmodul umfasst auch zwei erste Mengen von Halbleiterschaltern, wobei jede erste Menge von Halbleiterschaltern auf der inneren Lastbahn montiert und elektrisch mit der einen dazwischenliegenden Lastbahn verbunden ist, so dass die ersten Mengen von Halbleiterschaltern einen ersten Arm der Halbbrücke bilden. Außerdem umfasst das Leistungsmodul zwei zweite Mengen von Halbleiterschaltern, wobei jede zweite Menge von Halbleiterschaltern auf einer dazwischenliegenden Lastbahn montiert und elektrisch mit einer äußeren Lastbahn verbunden ist, so dass die zweiten Mengen von Halbleiterschaltern einen zweiten Arm der Halbbrücke bilden.
  • Das Substrat kann eine Isolierbasis umfassen, wobei leitende Bahnen die an der Isolierbasis angebrachte erforderliche Schaltungsanordnung bilden sollen. Ein geeignetes Substrat kann ein DBC(Direct Bonded Copper)-Substrat sein, das aus zwei leitenden Kupferschichten auf beiden Seiten einer isolierenden Keramikschicht ausgebildet ist. Zu anderen geeigneten Substraten können ein DBA (Direct Bonded Aluminium) oder andere Substrate, die auf dem Gebiet gut bekannt sind, zählen.
  • Der Ausdruck „Bahn“ wird hier verwendet, um eine Leiterbahn zu spezifizieren, die aus einer Metallschicht ausgebildet ist, die einen Teil des Substrats bildet und durch einen Spalt von anderen Bahnen getrennt ist. Der Ausdruck „Lastbahn“ wird hier verwendet, um eine Bahn zu spezifizieren, die für das Führen eines großen Stroms geeignet ist, wie etwa der, der die elektrische Last liefert, für die das Leistungsmodul Strom liefert. Die Eignung für große Ströme kann eine Kombination aus der Breite der Bahn und der Dicke der Bahn sein, die eine große Querschnittsfläche bilden und somit dem Durchtritt von großen Strömen ohne unnötige Erwärmung gestatten.
  • Der Ausdruck „Halbleiterschalter“ wird hier so verwendet, dass er ein beliebiges einer Anzahl von bekannten Halbleiterschaltbauelementen beinhaltet. Zu Beispielen für solche Bauelemente zählen Thyristoren, JFETs, IGBTs und MOSFETs, und sie können auf traditioneller Siliziumtechnologie oder Technologie mit großem Bandabstand wie Siliciumcarbid (SiC) basieren.
  • Der Ausdruck „montiert“ wird hier so verwendet, dass er die ständige Verbindung eines Bauelements mit einer Bahn bedeutet, und er kann eine elektrisch leitende Verbindung beinhalten. Zu Mitteln für solche Verbindungen zählen Löten, Hartlöten und Sintern.
  • Der Ausdruck „elektrisch verbunden mit“ wird hier so verwendet, dass er die Verbindung eines Teils des Bauelements mit einer entfernten Bahn oder einem anderen Bauelement bedeutet. Traditionellerweise wird diese Form von Verbindungen unter Verwendung von metallischen Drahtbonds, Aluminium umfassend, hergestellt. Jedoch können auch andere Metalle wie etwa Kupfer verwendet werden. Der Ausdruck deckt auch die Verwendung von Bändchen- oder Bandverbindungen, geflochtenen Bändern unter Verwendung von festen Metallstrukturen wie etwa Clips oder Sammelschienen ab.
  • Das Layout der Lastbahnen kann um eine sich in der ersten Richtung erstreckende Linie symmetrisch sein.
  • Gateverbindungen zu den Halbleiterschaltern, die die erste und zweite Menge von Halbleiterschaltern umfassen, können mittels Gatebahnen gebildet werden, die zwischen den dazwischenliegenden Lastbahnen und der inneren Lastbahn angeordnet sind.
  • Alternativ oder zusätzlich können solche Gateverbindungen über Gatebahnen hergestellt werden, die zwischen den dazwischenliegenden Lastbahnen und den äußeren Lastbahnen angeordnet sind.
  • Wieder alternativ oder zusätzlich können solche Gateverbindungen über Gatebahnen hergestellt werden, die auf der gegenüberliegenden Seite der äußeren Lastbahnen zu den dazwischenliegenden Lastbahnen angeordnet sind.
  • Bei einer Ausführungsform erstrecken sich die Gatebahnen im Wesentlichen über das mindestens eine Substrat in der ersten Richtung.
  • Bei einer anderen Ausführungsform sind die Source-Erfassungsverbindungen zu den Halbleiterschaltern umfassend die erste und zweite Menge von Halbleiterschaltern über Source-Erfassungsbahnen hergestellt, die zwischen den dazwischenliegenden Lastbahnen und der inneren Lastbahn angeordnet sind. Solche Source-Erfassungsverbindungen, auch als Kelvin-Verbindungen bekannt, werden verwendet, um eine Messung des Potentials direkt am Halbleiter selbst zu ermöglichen und verhindern die Laststromkopplung an die Gateansteuerschaltung. Dies hilft, etwaige resistive und/oder induktive Kopplungseffekte mit dem Laststrom zu vermeiden.
  • Die Source-Erfassungsverbindungen zu den Halbleiterschaltern umfassend die erste und zweite Menge von Halbleiterschaltern kann zusätzlich oder alternativ über Source-Erfassungsbahnen hergestellt werden, die zwischen den dazwischenliegenden Lastbahnen und den äußeren Lastbahnen angeordnet sind, oder über Source-Erfassungsbahnen, die auf der gegenüberliegenden Seite der äußeren Lastbahnen zu den dazwischenliegenden Lastbahnen hergestellt sind.
  • Die Source-Erfassungsverbindungen und/oder die Gateverbindungen zu den Halbleiterschaltern umfassend die zweite Menge von Halbleiterschaltern kann zusätzlich oder alternativ über Bahnen hergestellt werden, die zwischen den äußeren Lastbahnen und dem Rand des Substrats angeordnet sind.
  • Bei einer Ausführungsform erstrecken sich die Source-Erfassungsbahnen im Wesentlichen über das mindestens eine Substrat in der ersten Richtung.
  • Bei einer alternativen Ausführungsform erstrecken sich die Gate- und Kelvin-Sourceverbindungen vertikal zur Oberseite des Leistungsmodulpackage.
  • Bei einer bevorzugten Ausführungsform sind die externen DC-Leistungsanschlüsse an einem Ende des Moduls in der ersten Richtung angeordnet, und ein oder mehrere AC, und ein oder mehrere AC-Leistungsanschlüsse sind am entgegengesetzten Ende des Moduls in der ersten Richtung angeordnet.
  • In einer alternativen Ausführungsform können eine oder mehrere der Gateverbindungen elektrisch mit auf der äußeren Oberfläche des Leistungsmoduls platzierten Anschlüssen verbunden sein, sich im Wesentlichen orthogonal zu der Ebene des Substrats erstreckend. Bei einer derartigen Ausführungsform können die Gatesteuersignale durch „obere Kontakt“-Anschlüsse in das Leistungsmodul geführt werden. Eine derartige Anordnung minimiert Längen von Leitern zwischen einer Ansteuerschaltung außerhalb des Moduls und den Halbleiterschaltern selbst. Dies ist ein großer Vorteil beim Reduzieren von Streuinduktanzen.
  • Bei einer alternativen Ausführungsform können eine oder mehrere der Source-Erfassungsverbindungen elektrisch mit auf der äußeren Oberfläche des Leistungsmoduls platzierten Anschlüssen verbunden sein, sich im Wesentlichen orthogonal zu der Ebene des Substrats erstreckend. Eine derartige Anordnung minimiert Längen von Leitern zwischen den Halbleiterschaltern und den Messschaltungen der Treiberschaltungen und kann somit dazu beitragen, etwaige induktive Koppeleffekte mit dem Laststrom zu vermeiden.
  • Figurenliste
  • Die Erfindung lässt sich anhand der hier unten angegebenen ausführlichen Beschreibung umfassender verstehen. Die beiliegenden Zeichnungen sind nur als Darstellung angegeben, und somit beschränken sie nicht die vorliegende Erfindung. In den beiliegenden Zeichnungen zeigen:
    • 1 eine Perspektivansicht einer ersten Ausführungsform des erfindungsgemäßen Leistungsmoduls;
    • 2 eine Draufsicht einer Ausführungsform des Substrats 2, die Teil des in 1 gezeigten Leistungsmoduls 1 bildet;
    • 3 eine Draufsicht einer alternativen Ausführungsform des in 2 gezeigten Substratlayouts;
    • 4 eine Draufsicht einer anderen Ausführungsform des Substrats des erfindungsgemäßen Leistungsmoduls 1; und
    • 5 eine Draufsicht einer anderen Ausführungsform des Substrats des erfindungsgemäßen Leistungsmoduls 1.
  • Ausführliche Beschreibung der Erfindung
  • Nunmehr ausführlich bezugnehmend auf die Zeichnungen zum Zweck des Veranschaulichens von bevorzugten Ausführungsformen der vorliegenden Erfindung ist eine erste Ausführungsform des erfindungsgemäßen Leistungsmoduls 1 in 1 gezeigt. Das gezeigte Leistungsmodul 1 umfasst ein Substrat 2 innerhalb des Körpers des Leistungsmoduls. Das Leistungsmodul 1 ist ausgelegt zum Bereitstellen einer Halbbrückenschaltung, und dazu sind drei DC-Leistungsanschlüsse 18, 19 und zwei AC-Leistungsanschlüsse 20, 21 am entgegengesetzten Ende der Kapselung vorgesehen. Das Substrat 2 und die mit ihm verbundene Schaltungsanordnung sind zusammen mit den internen Abschnitten der Leistungsanschlüsse 18, 19, 20, 21 in dieser Ausführungsform in einer Formmasse 22 gekapselt. Alternative Ausführungsformen sind möglich, wo das Substrat an einer Basisplatte angebracht und/oder innerhalb eines Rahmens montiert ist, der danach mit Silikongel gefüllt und mit einem Deckel fertiggestellt wird. Außerdem ist es möglich, mehrere Substrate innerhalb eines einzelnen Package zu montieren, um ein mehrere Halbbrücken enthaltendes Leistungsmodul bereitzustellen. Ein oder mehrere Anschlüsse 101 für die Verbindung von Gate- und/oder Source-Erfassungssignalen sind auf der äußeren Oberfläche des Leistungsmoduls platziert, sich im Wesentlichen orthogonal zu der Ebene des Substrats 2 erstreckend.
  • 2 zeigt eine Ausführungsform des Substrats 2, das Teil des in 1 gezeigten Leistungsmoduls 1 ist. Das Substrat kann beispielsweise ein DCB(Direct Copper Bonding)-Substrat sein, das eine als ein Isolator wirkende zentrale Keramikschicht umfasst und auf beiden Seiten mit einer Kupferschicht beschichtet ist. Bei einigen Ausführungsformen wird die untere Kupferschicht vollständig gelassen, während die obere Kupferschicht geätzt wird, um eine Anzahl von getrennten leitenden Bahnen auszubilden, die die erforderlichen Schaltungen bilden. Auf den Bahnen sind Komponenten wie etwa Halbleiterschalter montiert. Bei der in 2 gezeigten Ausführungsform sind es fünf leitende Bahnen, von denen sich jede im Wesentlichen über das Substrat in einer ersten Richtung 6 erstreckt. Die Bahnen umfassen eine innere Lastbahn 3, zwei dazwischenliegende Lastbahnen und zwei äußere Lastbahnen 5. Die beiden äußeren Lastbahnen sind mit DC-Leistungsanschlüssen 18 verbunden, und die innere Lastbahn 3 ist mit einem DC-Lastanschluss 19 verbunden. Die zwei dazwischenliegenden Lastbahnen sind jeweils mit den AC-Leistungsanschlüssen 20, 21 verbunden.
  • In 2 sind auch Halbleiterschalter gezeigt. Bei dieser Ausführungsform umfassen die Halbleiterschalter SiC(Siliziumcarbid)-MOSFETs. Die Verwendung von anderen Arten von Halbleiterschaltern mit vertikaler Struktur ist ebenfalls möglich, beispielsweise IGBTs.
  • Es gibt zwei erste Mengen von Halbleiterschaltern; wobei 8a und 8b eine ist und 9a und 9b die andere. Beide dieser Mengen sind durch Löten, Sintern oder durch andere auf dem Gebiet bekannte Verbindungstechnologien auf der inneren Lastbahn 3 montiert. Sie sind auch elektrisch von Kontaktoberflächen gegenüber den Kontaktoberflächen, die zum Herstellen eines Kontakts mit der inneren Lastbahn 3 verwendet werden, zu einer der dazwischenliegenden Lastbahnen 4 verbunden. Die Halbleiter 8a und 8b sind über Drahtbindungen 23 mit der oberen dazwischenliegenden Lastbahn 4 (mit dem AC-Leistungsanschluss 20 verbunden) und mit Halbleitern 9a und 9b, die über Drahtbindungen 23 mit der unteren dazwischenliegenden Lastbahn 4 verbunden sind (mit dem AC-Leistungsanschluss 21 verbunden). Dies sind erste Mengen von Halbleiterschaltern, die einen den ersten Arm der Halbbrückenschaltung bilden.
  • Es gibt zwei zweite Mengen von Halbleiterschaltern; 10a und 10b ist die eine und 11a und 11b die andere. Beide dieser Mengen sind durch Löten, Sintern oder durch andere auf dem Gebiet bekannte Verbindungstechnologien mit einer der dazwischenliegenden Lastbahnen 4 verbunden. Sie sind auch elektrisch von Kontaktoberflächen gegenüber den Kontaktoberflächen, die zum Herstellen eines Kontakts mit einer dazwischenliegenden Lastbahn 4 verwendet werden, mit einer der äußeren Lastbahnen 5 verbunden. Die Halbleiter 10a und 10b sind über Drahtbindungen 23 mit der oberen äußeren Lastbahn 5 (mit dem DC-Leistungsanschluss 18 verbunden) verbunden, und die Halbleiter 11a und 11b sind über Drahtbindungen 23 mit der unteren äußeren Lastbahn 5 (mit dem DC-Leistungsanschluss 18 verbunden) verbunden. Diese zweiten Mengen von Halbleiterschaltern bilden einen zweiten Arm der Halbbrückenschaltung.
  • Die dazwischenliegenden Bahnen 4 können mit einem einzelnen AC-Anschluss 20 verbunden sein, der sich in einer alternativen Ausführungsform zur Außenseite des Package erstreckt.
    Jede Menge von Halbleiterschaltern, oben beschrieben, kann aus mehr als zwei Halbleiterchips bestehen.
  • 3 veranschaulicht eine alternative Ausführungsform des in 2 gezeigten Substratlayouts. Der signifikante Unterschied zwischen diesen beiden Ausführungsformen besteht darin, dass das Ende der beiden dazwischenliegenden Lastbahnen 4, die auf der rechten Seite von 2 gezeigt sind, durch einen Querbahnbereich miteinander verbunden sind, und ein einzelner AC-Leistungsanschluss 20 ersetzt die in 2 gezeigten beiden Anschlüsse.
  • 4 zeigt eine andere Ausführungsform des Substrats des erfindungsgemäßen Leistungsmoduls 1. Hier ist das Layout topologisch ähnlich dem in 2 gezeigten, aber die Einzelheiten von Formen von Lastbahnen 3, 4, 5 sind verschieden. Außerdem gibt es doppelt so viele Halbleiter, doch sind diese immer noch in zwei erste Mengen (8a-8d und 9a-9d) und zwei zweite Mengen (10a-10d und 11a-11d) unterteilt. In 4 ist außerdem ein Layout von Lastbahnen 3, 4, 5 gezeigt, das um eine sich in der ersten Richtung 6 erstreckende Linie 100 symmetrisch ist.
  • 5 veranschaulicht eine andere Ausführungsform des Substrats des erfindungsgemäßen Leistungsmoduls 1. Hier ist das Layout der Lastbahnen 3, 4, 5 ähnlich dem in 4 gezeigten, aber Gatebahnen 12, 13, 14, 15 und Source-Erfassungsbahnen 16, 17 sind ebenfalls gezeigt. Die Gatebahnen 12, 13, 14, 15 sind mit Gateanschlüssen 25, 26, 27, 28 verbunden. Die Source-Erfassungsbahnen 16, 17 sind mit den Source-Erfassungsanschlüssen 29, 30 verbunden. In der in 5 gezeigten Ausführungsform sind sowohl die Gatebahnen 12, 13, 14, 15 als auch die Source-Erfassungsbahnen 16, 17 zwischen den dazwischenliegenden Lastbahnen 4 und der inneren Lastbahn 3 angeordnet. Andere Ausführungsformen sind möglich, wobei die Gatebahnen und Source-Erfassungsbahnen zwischen anderen Lastbahnen liegen.
  • Die Pins 102 sind jeweils mit den AC-Leistungsanschlüssen 20, 21 verbunden und gestatten zusätzlichen Zugang durch eine Ansteuerschaltungsanordnung zu den AC-Leistungsbahnen, wo benötigt.
  • Die Verwendung von mehreren Pins für Gate- und/oder Source-Erfassungsverbindungen gestattet die Verwendung von geteilter Treiberausstattung zum Ansteuern des Moduls. Auf diese Weise können verschiedene Spannungen oder Zeitsteuerungen verwendet werden, um unterschiedliche Gruppen von Halbleiterschaltern anzusteuern.

Claims (11)

  1. Leistungsmodul (1), das eine Halbbrücke bereitstellt, wobei das Leistungsmodul umfasst: mindestens ein Substrat (2), das eine innere Lastbahn (3), zwei dazwischenliegende Lastbahnen (4) und zwei äußere Lastbahnen (5) umfasst, wobei jede der Lastbahnen länglich ist und sich im Wesentlichen über das mindestens eine Substrat (2) in einer ersten Richtung (6) erstreckt; wobei die beiden dazwischenliegenden Lastbahnen (4) bei der inneren Lastbahn (3) angeordnet sind und jede äußere Lastbahn (5) auf der gegenüberliegenden Seite einer der beiden dazwischenliegenden Lastbahnen (4) bezüglich einer zweiten Richtung (7) im Wesentlichen orthogonal zu der ersten Richtung (6) angeordnet ist; wobei das Leistungsmodul zwei (8a-8d, 9a-9d) erste Mengen von Halbleiterschaltern umfasst, wobei jede erste Menge von Halbleiterschaltern auf der inneren Lastbahn (3) montiert und elektrisch mit der einen dazwischenliegenden Lastbahn (4) verbunden ist, so dass die ersten Mengen von Halbleiterschaltern einen ersten Arm der Halbbrücke bilden; wobei das Leistungsmodul zwei (10a-10d, 11a-11d) zweite Mengen von Halbleiterschaltern umfasst, wobei jede zweite Menge von Halbleiterschaltern auf einer dazwischenliegenden Lastbahn (4) montiert und elektrisch mit einer äußeren Lastbahn (5) verbunden ist, so dass die zweiten Mengen von Halbleiterschaltern einen zweiten Arm der Halbbrücke bilden.
  2. Leistungsmodul nach Anspruch 1, wobei Gateverbindungen zu den Halbleiterschaltern, die die erste (8a-8d, 9a-9d) und zweite (10a-10d, 11a-11d) Menge von Halbleiterschaltern umfassen, über Gatebahnen (12, 13, 14, 15) gebildet werden, die zwischen den dazwischenliegenden Lastbahnen (4) und der inneren Lastbahn (3) angeordnet sind.
  3. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei Gateverbindungen zu den Halbleiterschaltern, die die erste (8a-8d, 9a-9d) und zweite (10a-10d, 11a-11d) Menge von Halbleiterschaltern umfassen, über Gatebahnen gebildet werden, die zwischen den dazwischenliegenden Lastbahnen (4) und den äußeren Lastbahnen (5) angeordnet sind.
  4. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei Gateverbindungen zu den Halbleiterschaltern, die die erste (8a-8d, 9a-9d) und zweite (10a-10d, 11a-11d) Menge von Halbleiterschaltern umfassen, über Gatebahnen gebildet werden, die auf der gegenüberliegenden Seite der äußeren Lastbahnen (5) zu den dazwischenliegenden Lastbahnen (4) angeordnet sind.
  5. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei sich die Gatebahnen im Wesentlichen über das mindestens eine Substrat (2) in der ersten Richtung (6) erstrecken.
  6. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die Source-Erfassungsverbindungen zu den Halbleiterschaltern, die die erste (8a-8d, 9a-9d) und zweite (10a-10d, 11a-11d) Menge von Halbleiterschaltern umfassen, aus Source-Erfassungsbahnen (16, 17) gebildet werden, die zwischen den dazwischenliegenden Lastbahnen (4) und der inneren Lastbahn (3) angeordnet sind.
  7. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die Source-Erfassungsverbindungen zu den Halbleiterschaltern, die die erste (8a-8d, 9a-9d) und zweite (10a-10d, 11a-11d) Menge von Halbleiterschaltern umfassen, über Source-Erfassungsbahnen gebildet werden, die zwischen den dazwischenliegenden Lastbahnen (4) und den äußeren Lastbahnen (5) angeordnet sind.
  8. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die Source-Erfassungsverbindungen zu den Halbleiterschaltern, die die erste (8a-8d, 9a-9d) und zweite (10a-10d, 11a-11d) Menge von Halbleiterschaltern umfassen, über Source-Erfassungsbahnen gebildet werden, die auf der gegenüberliegenden Seite der äußeren Lastbahnen (5) zu den dazwischenliegenden Lastbahnen (4) angeordnet sind.
  9. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei sich die Source-Erfassungsbahnen (16, 17) im Wesentlichen über das mindestens eine Substrat (2) in der ersten Richtung (6) erstrecken.
  10. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die externen DC-Leistungsanschlüsse (18, 19) an einem Ende des Moduls in der ersten Richtung (6) angeordnet sind und ein oder mehrere AC-Leistungsanschlüsse (20, 21) an dem gegenüberliegenden Ende des Moduls in der ersten Richtung (6) angeordnet sind.
  11. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei eine oder mehrere der Gateverbindungen und/oder der Source-Erfassungsverbindungen elektrisch mit auf der externen Oberfläche des Leistungsmoduls platzierten Anschlüssen verbunden sind, sich im Wesentlichen orthogonal zu der Ebene des Substrats (2) erstreckend.
DE102019112936.2A 2019-05-16 2019-05-16 Halbleitermodul Pending DE102019112936A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102019112936.2A DE102019112936A1 (de) 2019-05-16 2019-05-16 Halbleitermodul
PCT/EP2020/061179 WO2020229113A1 (en) 2019-05-16 2020-04-22 Semiconductor module
US17/609,885 US20220216157A1 (en) 2019-05-16 2020-04-22 Semiconductor module
CN202080037085.4A CN113853677A (zh) 2019-05-16 2020-04-22 半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019112936.2A DE102019112936A1 (de) 2019-05-16 2019-05-16 Halbleitermodul

Publications (1)

Publication Number Publication Date
DE102019112936A1 true DE102019112936A1 (de) 2020-11-19

Family

ID=70681766

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019112936.2A Pending DE102019112936A1 (de) 2019-05-16 2019-05-16 Halbleitermodul

Country Status (4)

Country Link
US (1) US20220216157A1 (de)
CN (1) CN113853677A (de)
DE (1) DE102019112936A1 (de)
WO (1) WO2020229113A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022133675A1 (de) 2022-12-16 2024-06-27 Infineon Technologies Ag Halbleitermodulanordnung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3137527A1 (fr) * 2022-06-30 2024-01-05 Valeo Equipements Electriques Moteur Module de puissance
CN117690897A (zh) * 2022-08-31 2024-03-12 比亚迪半导体股份有限公司 半导体功率模块、电机控制器和车辆
DE102022212487A1 (de) * 2022-11-23 2024-05-23 Vitesco Technologies Germany Gmbh Leistungshalbleitermodul, Wechselrichter mit einem Leistungshalbleitermodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278432A1 (de) * 1987-02-06 1988-08-17 Siemens Aktiengesellschaft Brückenzweig mit Freilaufdioden
US20120320645A1 (en) * 2010-03-23 2012-12-20 Hitachi Automotive Systems, Ltd. Power Converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120157A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
EP3246945B1 (de) * 2016-05-19 2018-10-03 ABB Schweiz AG Leistungsmodul mit niedriger parasitärer induktivität

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0278432A1 (de) * 1987-02-06 1988-08-17 Siemens Aktiengesellschaft Brückenzweig mit Freilaufdioden
US20120320645A1 (en) * 2010-03-23 2012-12-20 Hitachi Automotive Systems, Ltd. Power Converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022133675A1 (de) 2022-12-16 2024-06-27 Infineon Technologies Ag Halbleitermodulanordnung

Also Published As

Publication number Publication date
US20220216157A1 (en) 2022-07-07
CN113853677A (zh) 2021-12-28
WO2020229113A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102019112935B4 (de) Halbleitermodul
DE112012003296B4 (de) Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE102006012429B4 (de) Halbleitervorrichtung
DE102019112936A1 (de) Halbleitermodul
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102012212119A1 (de) Leistungshalbleitervorrichtung
EP0427143A2 (de) Leistungshalbleitermodul
DE102012213407A1 (de) Halbleiteranordnung
DE4421319A1 (de) Niederinduktives Leistungshalbleitermodul
DE69216016T2 (de) Halbleiteranordnung
DE112020003885T5 (de) Halbleiterbauteil
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102019112934A1 (de) Halbleitermodul
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE212021000169U1 (de) Halbleiterbauteil
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE19549011A1 (de) Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips
DE102004046806B4 (de) Leistungshalbleitermodul
DE60306040T2 (de) Halbleitermodul und Leistungswandlervorrichtung
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE10054489A1 (de) Leistungs-Umrichtermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication