JPH0664569B2 - マイクロプログラムローディング方法 - Google Patents

マイクロプログラムローディング方法

Info

Publication number
JPH0664569B2
JPH0664569B2 JP61150248A JP15024886A JPH0664569B2 JP H0664569 B2 JPH0664569 B2 JP H0664569B2 JP 61150248 A JP61150248 A JP 61150248A JP 15024886 A JP15024886 A JP 15024886A JP H0664569 B2 JPH0664569 B2 JP H0664569B2
Authority
JP
Japan
Prior art keywords
processor
microprogram
sub
loading
main processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61150248A
Other languages
English (en)
Other versions
JPS635462A (ja
Inventor
恵一 勇
良記 藤岡
貞二 唐崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61150248A priority Critical patent/JPH0664569B2/ja
Publication of JPS635462A publication Critical patent/JPS635462A/ja
Publication of JPH0664569B2 publication Critical patent/JPH0664569B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプロセッサシステムのマイクロプログ
ラムローディング方式に関し、特に副プロセッサ障害時
の縮退運用に好適なマイクロプログラムローディング方
式に関するものである。
〔従来の技術〕
従来のマルチプロセッサシステムのマイクロプログラム
ローディング方式は、例えば、特開昭59−11153
9号公報に記載のように、主プロセッサのマイクロプロ
グラム部と副プロセッサのマイクロプログラム部に分け
てローディングし、副プロセッサのマイクロプログラム
ローディング時エラーとなった場合には、主プロセッサ
のマイクロプログラム部のみローディングし、主プロセ
ッサのみでシステムが稼働可能としたものが知られてい
る。また、特開昭59−114637号公報に記載のよ
うに、副プロセッサ動作時と切離し動作時の各マイクロ
プログラムを制御メモリでオーバーレイ構造に配置する
ことにより、副プロセッサエラー時には、切離し動作時
のマイクロプログラムで命令を実行するようにしたもの
が知られている。
〔発明が解決しようとする問題点〕
上記前者の従来例の方式では、ローディング中のエラー
時のみにしか適用されず、ローディング後の副プロセッ
サのエラーについては、配慮されていなかった。さら
に、この方式で、副プロセッサのマイクロプログラムロ
ーディング中にエラーが発生した場合には、副プロセッ
サを動作させる命令が発行された時、マイクロプログラ
ムは、トラップとし、ソフトウェアインタプリタでこの
命令相当の実行(縮退運用)を行わせていたため、処理
速度が著しく低下するという問題があった。また、後者
の従来例の装置では、主プロセッサシステムのみで運用
する場合にも、2つのマイクロプログラムを選択するア
ドレス決定回路が必須となっているので、ハードウェア
量が増加し、コスト高となるという問題があった。
本発明の目的は、このような従来の問題を解決し、マル
チプロセッサシステムにおいて、副プロセッサ異常時の
縮退運用を特定のハードウェアを必要とせず、かつ、処
理速度の低下を最小限に抑えながら行うことが可能なマ
イクロプログラムローディング方法を提供することにあ
る。
〔問題点を解決するための手段〕
上記問題点を解決するため、本発明のマイクロプログラ
ムローディング方法では、低速に各種処理を行う主プロ
セッサ(第1図の2)と高速に各種処理を行う副プロセ
ッサ(4)を有するマルチプロセッサシステムのマイク
ロプログラムローディング方法において、副プロセッサ
(4)の動作時と切離し動作時の各マイクロプログラム
および各診断プログラムを外部記憶装置(5)に記憶
し、先ず副プロセッサ(4)動作時のマイクロプログラ
ムと副プロセッサの診断プログラムを副プロセッサ
(4)へローディングし、副プロセッサ(4)へのロー
ディングで異常を検出した場合には、規定回数だけリト
ライを行い、リトライオーバーした時には、切離し動作
時のマイクロプログラムを主プロセッサ(2)へローデ
ィングし、ローディングが正常もしくはリトライ成功時
には、副プロセッサへのローディングが完了した後、副
プロセッサの診断プログラムを実行し、副プロセッサ
(4)の診断結果に異常を検出した時、切離し動作時の
マイクロプログラムを主プロセッサ(2)へローディン
グすることを特徴としている。
〔作用〕 本発明のローディング方式は、副プロセッサのマイクロ
プログラムにより、副プロセッサを診断し、正常であれ
ばそのまま副プロセッサを使用した高速なマイクロプロ
グラムを実行し、もし異常であれば再度、主プロセッサ
のみで実行する低速なマイクロプログラムをローディン
グし直す。それによって、副プロセッサが異常な場合に
でも、主プロセッサのみで実行するので、低速ではある
が、ソフトウェアインタプリタによらず、マイクロプロ
グラムで実行するため、著しくは速度を低下させずに済
むことができる。
〔実施例〕
以下、本発明の一実施例を、図面により詳細に説明す
る。
本実施例では、マルチプロセッサシステムにおいて、副
プロセッサを使用する命令を実行するマイクロプログラ
ムを、副プロセッサで実行すべき高速のマイクロプログ
ラムと、代替として主プロセッサのみで実行させる低速
のマイクロプログラムの両方を用意し、かつ、前者のマ
イクロプログラムの中に副プロセッサの診断を行うマイ
クロプログラムを用意して、副プロセッサのマイクロプ
ログラムローディング後、この診断マイクロプログラム
を実行し、副プロセッサに異常を検出した場合には、再
度、低速の主プロセッサのみで実行するマイクロプログ
ラムをローディングするものである。以下、具体的なマ
ルチプロセッサシステムを図示して本実施例を説明す
る。
第1図は、本発明の一実施例を示すマイクロプログラム
制御のマルチプロセッサシステムの概略ブロック図であ
る。
第1図において、1は主プロセッサ2の動作を制御する
マイクロ命令を格納する主プロセッサ用制御メモリ、2
は低速に処理を行う主プロセッサ、3は副プロセッサ4
の動作を制御するマイクロ命令を格納する副プロセッサ
用制御メモリ、4は高速に処理を行う副プロセッサ、5
は外部記憶装置、6はプログラムエラー等の警報を行う
アラーム装置、7は入出力データを転送するための入出
力カバスである。
本マルチプロセッサシステムは、第1図に示すように、
主プロセッサ2と副プロセッサ4は、それぞれの動作を
制御するマイクロ命令を格納する主プロセッサ用制御メ
モリ1と副プロセッサ用制御メモリ3を持ち、イニシャ
ルマイクロプログラムローダにより外部記憶装置5より
各制御メモリにマイクロプログラムをローディングす
る。主プロセッサ用制御メモリ1にローディングされる
プログラムは、(1)主プロセッサ2のみ使用して命令を
実行する基本部、(2)主プロセッサをマイクロプログラ
ムにより診断する診断部、(3)副プロセッサ4を使用す
る命令を、副プロセッサ4を動作させずに、主プロセッ
サ2のみで実行する主プロセッサ制御部がある。一方、
副プロセッサ用制御メモリ3にローディングされるプロ
グラムは、(1)副プロセッサ4をマイクロプログラムに
より診断する診断部、(2)副プロセッサ4を使用する命
令を、副プロセッサ4を動作させて実行する副プロセッ
サ制御部がある。
第2図は、第1図のシステムにおけるマイクロプログラ
ムローディング時の動作フローチャートである。以下、
第2図のフローチャートに従って本実施例の動作を説明
する。
まず、マルチプロセッサシステムの電源がONされる
と、イニシャルマイクロプログラムローダが起動される
(ステップ201)。このイニシャルマイクロプログラ
ムローダは、入出力バス7を介して外部記憶装置5より
主プロセッサ用制御メモリ1へ基本部と診断部をローデ
ィングする(ステップ202)。ローディング中にエラ
ーを検出した場合(ステップ203)、予め定められた
回数分以内でリトライを行い、リトライ不成功の時(ス
テップ204)、アラーム装置6に起動をかけて、異常
検出を知らせる(ステップ205)。
ローディングが正常,もしくはリトライ成功時、診断部
によりマイクロプログラムによる主プロセッサ2の診断
を行う(ステップ206)。診断結果に異常を検出した
場合(ステップ207)、アラーム装置6を起動して異
常検出をオペレータに知らせる(ステップ205)。正
常である場合(ステップ207)、副プロセッサ4の接
続の有無をチェックし(ステップ208)、未接続であ
れば、後述する主プロセッサ制御部をローディングする
(ステップ214)。接続と診断した時は、外部記憶装
置5より副プロセッサ用制御メモリ3へ診断部と副プロ
セッサ制御部をローディングする(ステップ209)。
ローディング中にエラーを検出した場合(ステップ21
0)、予め定められた回数分以内でリトライを行い(ス
テップ213)、リトライ不成功の時、後述する主プロ
セッサ制御部を主プロセッサ制御メモリ1にローディン
グする(ステップ214)。ローディングが正常もしく
はリトライ成功時、診断部によりマイクロプログラムに
よる副プロセッサ4の診断を行う(ステップ211)。
診断結果が正常な場合(ステップ212)、マイクロプ
ログラムローディングは完了し、次のオペレーティング
システムをローディングするためのブートストラッププ
ログラム実行に移る。診断結果に異常を検出した場合に
は(ステップ212)、外部記憶装置5より主プロセッ
サ用制御メモリ1へ主プロセッサ制御部をローディング
する(ステップ214)。ローディング中にエラーを検
出した場合(ステップ215)、予め定められた回数分
以内でリトライを行い(ステップ216)、リトライ不
成功の時、アラーム装置6を起動し、成功時は、ローデ
ィングを完了する。
このように、副プロセッサ用マイクロプログラムに、副
プロセッサの診断を行うマイクロプログラムを設け、ロ
ーディング時にこれを実行することにより、副プロセッ
サの信頼を高めると同時に、副プロセッサ異常時にも処
理速度を著しく低下させることなく縮退運用することが
できる。
〔発明の効果〕
以上説明したように、本発明によれば、マルチプロセッ
サシステムのマイクロプログラムローディングにおい
て、副プロセッサの診断を行うので、副プロセッサの信
頼度を向上することができ、さらに異常時にも、主プロ
セッサを使用して低速ではあるが、最適なマイクロプロ
グラムを実行するので、著しく処理速度を低下させずに
縮退運用ができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すマイクロプログラム制
御のマルチプロセッサシステムの概略ブロック図、第2
図は第1図におけシステムのマイクロプログラムローデ
ィング時の動作フローチャートである。 1:主プロセッサ用制御メモリ、2:主プロセッサ、
3:副プロセッサ用制御メモリ、4:副プロセッサ、
5:外部記憶装置、6:アラーム装置、7:入出力バ
ス。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−17058(JP,A) 特開 昭59−177660(JP,A) 特開 昭60−129845(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】低速に各種処理を行う主プロセッサと高速
    に各種処理を行う副プロセッサを有するマルチプロセッ
    サシステムのマイクロプログラムローディング方法にお
    いて、上記副プロセッサの動作時と切離し動作時の各マ
    イクロプログラムおよび各診断プログラムを外部記憶装
    置に記憶し、先ず上記副プロセッサ動作時のマイクロプ
    ログラムと副プロセッサの診断プログラムを副プロセッ
    サへローディングし、副プロセッサへのローディングで
    異常を検出した場合には、規定回数だけリトライを行
    い、リトライオーバーした時には、上記切離し動作時の
    マイクロプログラムを主プロセッサへローディングし、
    ローディングが正常もしくはリトライ成功時には、副プ
    ロセッサへのローディングが完了した後、上記副プロセ
    ッサの診断プログラムを実行し、副プロセッサの診断結
    果に異常を検出した時、上記切離し動作時のマイクロプ
    ログラムを主プロセッサへローディングすることを特徴
    とするマイクロプログラムローディング方法。
JP61150248A 1986-06-25 1986-06-25 マイクロプログラムローディング方法 Expired - Lifetime JPH0664569B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61150248A JPH0664569B2 (ja) 1986-06-25 1986-06-25 マイクロプログラムローディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61150248A JPH0664569B2 (ja) 1986-06-25 1986-06-25 マイクロプログラムローディング方法

Publications (2)

Publication Number Publication Date
JPS635462A JPS635462A (ja) 1988-01-11
JPH0664569B2 true JPH0664569B2 (ja) 1994-08-22

Family

ID=15492795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61150248A Expired - Lifetime JPH0664569B2 (ja) 1986-06-25 1986-06-25 マイクロプログラムローディング方法

Country Status (1)

Country Link
JP (1) JPH0664569B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965243B2 (en) 2003-03-21 2005-11-15 Junichi Yamagishi Capacitance sensor
JP5908346B2 (ja) * 2012-06-15 2016-04-26 株式会社東芝 通信装置および通信方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717058A (en) * 1980-07-05 1982-01-28 Nec Corp Control system of microprogram
JPS59177660A (ja) * 1983-03-29 1984-10-08 Fujitsu Ltd 電子計算機における診断結果のロギング方式

Also Published As

Publication number Publication date
JPS635462A (ja) 1988-01-11

Similar Documents

Publication Publication Date Title
US4839895A (en) Early failure detection system for multiprocessor system
JPH0664569B2 (ja) マイクロプログラムローディング方法
JPH1153225A (ja) 障害処理装置
JPS6113626B2 (ja)
JPS6376028A (ja) 仮想計算機システムにおける命令ステツプ実行制御方式
JP2835896B2 (ja) テストプログラムの実行制御方式
JPH0216647A (ja) 情報処理装置
JPS6158054A (ja) プログラムの暴走検出方式
JPH0430245A (ja) マルチプロセッサ制御方式
JP2985188B2 (ja) 二重化計算機システム
JPH04324569A (ja) マルチプロセッサシステム
JP3126473B2 (ja) コンピュータシステムの立ち上げ方法
JP2849780B2 (ja) 計算機システム
JPH11184722A (ja) 分散処理システムにおける保守制御装置の自動復帰機構
JPH02122335A (ja) Ras回路の試験方法
JPH05151021A (ja) 常駐領域組み込み型デバツガによるデバツグ方式
JPH076103A (ja) 入出力チャネルの障害処理システム
JPS62212865A (ja) マルチプロセツサ制御方式
JPS626335A (ja) デ−タ処理システム
JPS608954A (ja) コンピユ−タプログラムのハングアツプ検出方法
JPH0635813A (ja) 電子計算機の診断方法
JPS60195649A (ja) マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式
JPS61160156A (ja) プロセツサの障害検出方式
JPH01124035A (ja) 出力データ制御装置
JPH0421058A (ja) サブプロセッサプログラムローディング方式