JPS6113626B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は複合計算機システムにおいて一方の計
算機が故障したときに他の計算機により走行の継
続を行なう複合計算機システムのバツクアツプ方
式に関するものである。

従来、複合計算機システムにおいて、一つのプ
ログラムを走行させるとき、一方の計算機が故障
しても他の計算機でそのプログラムを引きつづき
実行せしめるために同期方式を採用している。こ
の同期は命令の一つ一つの実行について同期させ
る場合（密結合という）と、プログラムの要所要
所でそのプログラムの実行経過をチエツクする場
合（粗結合）とがある。前者の場合には同期のた
めの特別なハードウエアが必要であり、一方の計
算機が何んらかの故障によつて渋帯したようなと
き、他の計算機も影響を受けて同期待ちで渋帯す
る。又、同期のための特別な時間が各命令毎にか
かる。

後者の場合にはプログラムにおいて同期のため
計算機相互の通信モジユール等を通じての手続き
が必要であり、プログラミング上やつかいであ
る。又、同期点をきめ細かくとると、同期に要す
る時間がかかり、応答時間が長くなる。又、複合
計算機システムのうち主計算機が故障した場合、
従側の計算機は一旦前回の同期ポイントまでさか
のぼつて実行を開始する必要がある。そのために
さらにプログラムの実行は遅れてしまうことにな
る。上記二つの場合とも実行時間上の問題とハー
ドウエア及びプログラミング上の複雑さはさけ得
ない問題がある。

本発明は上記のような従来の複合計算機システ
ムのバツクアツプ方式の欠点を除去するためにな
されたもので、複合計算機システムにバツクアツ
プ用レジスタを設けてバツクアツプを行なうこと
により完全な継続性をもつた複合計算機システム
のバツクアツプ方式を提供することを目的とす
る。

以下本発明の詳細を図示した一実施例により説
明する。

第１図において１及び２は計算機の演算制御装
置（以下CPUと略す）でそれぞれ主メモリ１
ａ，２ａとレジスタ部３，４を有している。又
CPU１，２はそれぞれレジスタ部３，４と同一
構成のバツクアツプ用レジスタ５，６をもつ。
CPU１からバツクアツプ用レジスタ５の内容を
読み込めるように結ばれている。同様にCPU２
からバツクアツプ用レジスタ６の内容を読み込む
ことができる。バツクアツプ用レジスタ５，６に
はそれぞれ互いに他のCPU１，２のレジスタ部
３，４の内容が命令の実行度毎に移される。７は
CPU１，２に対する共通メモリである。８，９
は警報モジユールで、CPU１，２それぞれの故
障を検出する回路である。故障の種類としては例
えば主メモリ故障（パリテイエラー）、プログラ
ム渋帯、CPU電源異常等が含まれる。警報モジ
ユール８，９の出力はそれぞれ相手側のCPU
１，２に結ばれ、互に相手側のCPU１，２の故
障を検知することができるようになつている。

第２図はCPU１，２のレジスタ部３，４バツ
クアツプ用レジスタ５，６の構成を示したもので
ある。レジスタ部３，４、バツクアツプ用レジス
タ５，６はそれぞれプログラム走行番地レジスタ
２０３，２０４，２０５，２０６、ステータスレ
ジスタ２１３，２１４，２１５，２１６、演算レ
ジスタ２２３，２２４，２２５，２２６とから構
成されている。

第３図は共通メモリ７の使用状態の一例を示す
図で、３０は現在走行中のプログラム番号を格納
する領域、３１はプログラム走行スタート番地を
格納する領域、３２はプログラムが実行されるに
従つて生ずる演算の途中結果を格納する領域であ
る。

次に本発明の作用について図面を用いて説明す
る。

第１図において、CPU１においてあるプログ
ラムが走行するとする。走行する前の手続きとし
て、共通メモリ７にそのプログラムの番号を領域
３０に走行を許可された走行スタート番地を領域
３１に格納する。しかる後にCPU１にそのプロ
グラムを実行する。プログラムの実行中、第２図
で示したようなレジスタの内容がレジスタ部３よ
りバツクアツプ用レジスタ６へ命令実行の度毎に
移される。もしそのプログラム実行中、CPU１
が故障した場合には、その故障はCPU２に警報
モジユール８を経由して知らされ、CPU２は共
通メモリ７の領域３０から走行中のプログラム番
号を読み取り、そのプログラムの実行準備（例え
ばそのプログラムが図示しない補助記憶メモリに
ある場合はそのプログラムを主メモリ２ａへ転送
する）し、さらにバツクアツプ用レジスタ６の内
容を読み取り、プログラム走行番地レジスタ２０
６に格納されたCPU１における走行番地と、共
通メモリ７の領域３１に格納された走行スタート
番地とにより、CPU２における新らしい再開走
行番地を求める。またレジスタ部６のステータレ
ジスタ２１６に格納されているステータスにより
CPU１におけるステータスと同一にし、さらに
演算レジスタ２２６の内容をCPU２のレジスタ
部４の演算レジスタ２２４に移して、そのプログ
ラムの実行を再開させる。これにより、プログラ
ムは完全にCPU１で実行された命令の次から完
全な形で再開始できる。又、CPU１でそのプロ
グラムの実行途中で生じた演算結果は共通メモリ
７の領域３２の中にたくわえられているので、演
算途中のデータを失うことはない。

上記説明はCPU１にてプログラムを実行させ
る場合であるが逆の場合も同様である。

上記説明はプログラムの走行時におけるCPU
故障に対するそのプログラムの再走行に関するも
のである。一方、オペレーテイングシステムの走
行中にどちらかのCPUが故障した場合は、健全
なCPUは上述のような手続きでプログラムの再
走行をしようとするが、オペレーテイングシステ
ム走行中においては第３図の領域３０におけるプ
ログラム番号には例えば特殊な記号として“０”
を記憶させておくことにより、健全なCPUはこ
れを単に他のCPUの故障として認知するだけで
再開動作には入る必要はない。

以上説明したように本発明は複合計算機システ
ムにバツクアツプ用レジスタを附加することによ
り、故障検出時に健全なCPUでそれを読み取
り、プログラムを正確に故障を起した次のステツ
プより再開させることが出来、従来のような実行
時間の問題及び同期に要するプログラミングのわ
ずらわしさを解決することができる。これにより
複合計算機システムにおけるダイナミツクな実行
負荷分配制御も容易に実現することが可能であ
り、複合計算機システムを有効に作動せしめるこ
とができる。

【図面の簡単な説明】

第１図は複合計算機システムの一例を示すブロ
ツク図、第２図は第１図におけるレジスタ部３，
４、バツクアツプ用レジスタ５，６の構成を示す
図、第３図は第１図における共通メモリ７の使用
形態の一例を示す図である。 １，２…演算制御装置（CPU）、１ａ，２ａ…
主メモリ、３，４…レジスタ部、５，６…バツク
アツプ用レジスタ、７…共通メモリ、８，９…警
報モジユール、２０３〜２０６…プログラム走行
番地レジスタ、２１３〜２１６…ステータレジス
タ、２２３〜２２６…演算レジスタ、３０，３
１，３２…領域。

Claims (1)

【特許請求の範囲】
1. １ 複数の演算制御装置とバツクアツプ用レジス
   タと共通メモリとを具備する複合計算機システム
   において、一つの演算制御装置がプログラムを実
   行する際に該プログラムの番号とスタート番地と
   を前記共通メモリに格納し、プログラムを実行中
   は該演算制御装置のレジスタ部の内容を命令実行
   の度毎に前記バツクアツプ用レジスタに移し、該
   演算制御装置が故障した場合他の演算制御装置は
   前記バツクアツプ用レジスタの内容と前記共通メ
   モリに格納された内容とを読みとつてプログラム
   の再開番地と故障前のレジスタの内容とステータ
   スとを求めてプログラムを再開することを特徴と
   する複合計算機システムのバツクアツプ方式。