JPH06188270A - 電界効果トランジスタの製造方法及びパターン転写マスク - Google Patents
電界効果トランジスタの製造方法及びパターン転写マスクInfo
- Publication number
- JPH06188270A JPH06188270A JP4354580A JP35458092A JPH06188270A JP H06188270 A JPH06188270 A JP H06188270A JP 4354580 A JP4354580 A JP 4354580A JP 35458092 A JP35458092 A JP 35458092A JP H06188270 A JPH06188270 A JP H06188270A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- light
- pattern
- mask
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 230000005669 field effect Effects 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 17
- 238000009826 distribution Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 238000011161 development Methods 0.000 description 8
- 239000011259 mixed solution Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 5
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 description 4
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 235000002906 tartaric acid Nutrition 0.000 description 4
- 239000011975 tartaric acid Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 リセスゲート構造のＭＥＳＦＥＴにおいて、
イメージリバーサルレジストのオーバーハング量を容易
な方法で左右非対称とする。 【構成】 イメージリバーサルレジスト２によるゲート
電極パターンを形成する際、ゲート電極転写マスクのゲ
ートフィンガー部の遮光体膜７ａの片側側部に所定間隔
あけて凸部７ｂを形成し、マスクを透過した光の強度が
ゲート形成領域部において左右非対称となるようにす
る。
イメージリバーサルレジストのオーバーハング量を容易
な方法で左右非対称とする。 【構成】 イメージリバーサルレジスト２によるゲート
電極パターンを形成する際、ゲート電極転写マスクのゲ
ートフィンガー部の遮光体膜７ａの片側側部に所定間隔
あけて凸部７ｂを形成し、マスクを透過した光の強度が
ゲート形成領域部において左右非対称となるようにす
る。
Description
【０００１】
【産業上の利用分野】この発明は電界効果トランジスタ
の製造方法及びパターン転写マスクに関し、特に左右非
対称構造のマスクパターンを形成してリセスゲートを形
成する方法、及びマスクパターン形成時に用いられるパ
ターン転写マスクの構造に関するものである。
の製造方法及びパターン転写マスクに関し、特に左右非
対称構造のマスクパターンを形成してリセスゲートを形
成する方法、及びマスクパターン形成時に用いられるパ
ターン転写マスクの構造に関するものである。
【０００２】
【従来の技術】図９は従来の電界効果トランジスタの製
造方法を示す工程断面図であり、図において、１は半絶
縁性ＧａＡｓ基板、２はＧａＡｓ基板１上に塗布された
イメージリバーサルレジスト膜、２ａ，２ｂは現像後の
ゲート電極レジストパターン、３はゲート電極レジスト
パターンのレジスト開口、４はＧａＡｓ基板１表面に形
成された（１段目の）ゲートリセス、４ａは２度目のリ
セスエッチングによって上記１段目のゲートリセス４内
に形成された２段目のゲートリセス、５は２段目のゲー
トリセス４ａ内に形成されたゲート電極、５ａはゲート
メタル材料を示す。
造方法を示す工程断面図であり、図において、１は半絶
縁性ＧａＡｓ基板、２はＧａＡｓ基板１上に塗布された
イメージリバーサルレジスト膜、２ａ，２ｂは現像後の
ゲート電極レジストパターン、３はゲート電極レジスト
パターンのレジスト開口、４はＧａＡｓ基板１表面に形
成された（１段目の）ゲートリセス、４ａは２度目のリ
セスエッチングによって上記１段目のゲートリセス４内
に形成された２段目のゲートリセス、５は２段目のゲー
トリセス４ａ内に形成されたゲート電極、５ａはゲート
メタル材料を示す。
【０００３】次に製造方法について説明する。まず、図
９(a) に示すように、表面に５０００オングストローム
程度の活性層等の動作領域が既に形成された厚さ６００
μｍ程度の半絶縁性ＧａＡｓ基板１上に、厚さ０．６μ
ｍ程度のイメージリバーサルレジスト膜３を塗布形成す
る。
９(a) に示すように、表面に５０００オングストローム
程度の活性層等の動作領域が既に形成された厚さ６００
μｍ程度の半絶縁性ＧａＡｓ基板１上に、厚さ０．６μ
ｍ程度のイメージリバーサルレジスト膜３を塗布形成す
る。
【０００４】次にフォトリソグラフィ等の露光法により
０．３〜０．４μｍ程度の波長の光を用いて上記レジス
ト膜３を露光し、反転ベーク処理，及び全面露光を行う
ことにより、先の露光時の未露光部分を可溶化して現像
すると、幅０．５〜１μｍ程度のレジスト開口３を有す
るゲート電極レジストパターン２ａ，２ｂが得られる
（図９(b) ）。すなわちイメージリバーサルプロセス
は、ポジ型レジスト材料を用いてネガ像を得る画像反転
技術であり、ポジ型レジストでは露光された部分におい
てはその表面に近いほど光吸収が大きく、これを現像す
ると台形形状のパターンが残存するが、露光後上記ポジ
型レジストをネガ型に反転させることにより、未露光部
分である領域が残存して逆台形形状のパターンが得られ
るようになる。
０．３〜０．４μｍ程度の波長の光を用いて上記レジス
ト膜３を露光し、反転ベーク処理，及び全面露光を行う
ことにより、先の露光時の未露光部分を可溶化して現像
すると、幅０．５〜１μｍ程度のレジスト開口３を有す
るゲート電極レジストパターン２ａ，２ｂが得られる
（図９(b) ）。すなわちイメージリバーサルプロセス
は、ポジ型レジスト材料を用いてネガ像を得る画像反転
技術であり、ポジ型レジストでは露光された部分におい
てはその表面に近いほど光吸収が大きく、これを現像す
ると台形形状のパターンが残存するが、露光後上記ポジ
型レジストをネガ型に反転させることにより、未露光部
分である領域が残存して逆台形形状のパターンが得られ
るようになる。
【０００５】次いで上記レジスト開口３を有するレジス
トパターン２ａ，２ｂをマスクとして、リン酸と過酸化
水素水の混合液、または酒石酸と過酸化水素水の混合液
を用いたウエットエッチングで幅１．４μｍ，深さ３０
００オングストローム程度の１段目のゲートリセス４を
形成する（図９(c) ）。
トパターン２ａ，２ｂをマスクとして、リン酸と過酸化
水素水の混合液、または酒石酸と過酸化水素水の混合液
を用いたウエットエッチングで幅１．４μｍ，深さ３０
００オングストローム程度の１段目のゲートリセス４を
形成する（図９(c) ）。
【０００６】通常のリセス構造の場合は引き続いて蒸
着，リフトオフ法によりゲート電極を得るが、ここでは
２段リセス構造の電界効果トランジスタを形成するため
に第１回目のリセスエッチングで図９(c) に示すような
構造を得た後、続いて開口３を有するレジストをマスク
としてドライエッチングにより２回目のリセスエッチン
グを行い１段目のゲートリセス４の中に幅０．６μｍ．
深さ１０００オングストローム程度の２段目のゲートリ
セスを形成する（図９(d) ）。
着，リフトオフ法によりゲート電極を得るが、ここでは
２段リセス構造の電界効果トランジスタを形成するため
に第１回目のリセスエッチングで図９(c) に示すような
構造を得た後、続いて開口３を有するレジストをマスク
としてドライエッチングにより２回目のリセスエッチン
グを行い１段目のゲートリセス４の中に幅０．６μｍ．
深さ１０００オングストローム程度の２段目のゲートリ
セスを形成する（図９(d) ）。
【０００７】続いて、Ａｌ，ＴｉまたはＡｕ等のゲート
メタル材料５ａを基板１に対して垂直方向に蒸着し（図
９(e) ）、リフトオフ法により不要なゲート金属５ａを
除去して２段目のリセス４ａ内に幅０．５μｍのゲート
長のゲート電極５を形成する（図９(f) ）。
メタル材料５ａを基板１に対して垂直方向に蒸着し（図
９(e) ）、リフトオフ法により不要なゲート金属５ａを
除去して２段目のリセス４ａ内に幅０．５μｍのゲート
長のゲート電極５を形成する（図９(f) ）。
【０００８】次に上記２段リセスを有する電界効果トラ
ンジスタの作用，効果について説明する。以上のように
して形成されたショットキ接合型電界効果トランジスタ
（以下、ＭＥＳＦＥＴ）においては、リセス内にゲート
電極を形成することにより、表面準位による表面空乏層
の影響を受けにくくなるためソース抵抗を低減でき、さ
らにゲート・ドレイン間の電界集中も緩和されてドレイ
ン耐圧の向上も図ることができる。
ンジスタの作用，効果について説明する。以上のように
して形成されたショットキ接合型電界効果トランジスタ
（以下、ＭＥＳＦＥＴ）においては、リセス内にゲート
電極を形成することにより、表面準位による表面空乏層
の影響を受けにくくなるためソース抵抗を低減でき、さ
らにゲート・ドレイン間の電界集中も緩和されてドレイ
ン耐圧の向上も図ることができる。
【０００９】このリセス構造の利点をさらに引き出すた
めにゲート電極を上記リセス溝内にオフセット状に配置
する手法も知られている。即ちゲート電極を上記リセス
内でソース電極寄りに配置することでゲート・ソース間
の距離を狭くしてソース抵抗を低減し、逆にゲート・ド
レイン間距離を大きくしてさらにドレイン耐圧を向上さ
せることができる。
めにゲート電極を上記リセス溝内にオフセット状に配置
する手法も知られている。即ちゲート電極を上記リセス
内でソース電極寄りに配置することでゲート・ソース間
の距離を狭くしてソース抵抗を低減し、逆にゲート・ド
レイン間距離を大きくしてさらにドレイン耐圧を向上さ
せることができる。
【００１０】しかしながら、図９で示した製造フローで
はゲート電極をリセス内にオフセット配置することはで
きない。以下、詳述すると、図１０(a) ，１０(b) はそ
れぞれ上記製造フローのゲートパターン転写工程で用い
られるゲートパターンマスクの平面及びそのＢ−Ｂ線に
沿った断面構造を示し、図において、６はガラス基板、
６ａ，６ｂはゲートフィンガー部の両側付近のガラス基
板、７はゲート電極の転写パターンなるクロム（Ｃｒ）
等の材質を用いて形成された遮光部、７ａは幅２．５〜
５μｍのゲート電極フィンガー部の遮光体膜を示す。な
お、ここでは、縮小倍率５倍のマスクとして用いられる
ものとする。
はゲート電極をリセス内にオフセット配置することはで
きない。以下、詳述すると、図１０(a) ，１０(b) はそ
れぞれ上記製造フローのゲートパターン転写工程で用い
られるゲートパターンマスクの平面及びそのＢ−Ｂ線に
沿った断面構造を示し、図において、６はガラス基板、
６ａ，６ｂはゲートフィンガー部の両側付近のガラス基
板、７はゲート電極の転写パターンなるクロム（Ｃｒ）
等の材質を用いて形成された遮光部、７ａは幅２．５〜
５μｍのゲート電極フィンガー部の遮光体膜を示す。な
お、ここでは、縮小倍率５倍のマスクとして用いられる
ものとする。
【００１１】図１０(c) はこのような構造のゲートパタ
ーンマスクを用いて露光する際の、マスクを透過した光
のウエハ上での強度分布を示し、図に示すように、ゲー
トフィンガー部の遮光体膜７ａを中心とした左右対称な
像となる。また図１０(d) は露光装置の露光エネルギー
とその時イメージリバーサルレジストに形成される開口
部のオーバーハング量との関係を示した図であり、露光
エネルギーとオーバーハング量とは限られた区間では略
反比例関係にあり、露光エネルギーが大きいとレジスト
底部でも充分に光の吸収が大きくなるため、垂直に近い
露光形状となるためである。
ーンマスクを用いて露光する際の、マスクを透過した光
のウエハ上での強度分布を示し、図に示すように、ゲー
トフィンガー部の遮光体膜７ａを中心とした左右対称な
像となる。また図１０(d) は露光装置の露光エネルギー
とその時イメージリバーサルレジストに形成される開口
部のオーバーハング量との関係を示した図であり、露光
エネルギーとオーバーハング量とは限られた区間では略
反比例関係にあり、露光エネルギーが大きいとレジスト
底部でも充分に光の吸収が大きくなるため、垂直に近い
露光形状となるためである。
【００１２】従って、図１０(a) に示した構造のマスク
のように、ゲートフィンガー部の左右の構造（形状）が
等しいものを用いてゲート電極レジストパターンを形成
した場合は、オーバーハング形状は図９(b) に示したよ
うに左右対称のパターン形状となり、上述したように、
ゲート電極を上記リセス溝内にオフセット状に配置する
ことは不可能である。
のように、ゲートフィンガー部の左右の構造（形状）が
等しいものを用いてゲート電極レジストパターンを形成
した場合は、オーバーハング形状は図９(b) に示したよ
うに左右対称のパターン形状となり、上述したように、
ゲート電極を上記リセス溝内にオフセット状に配置する
ことは不可能である。
【００１３】そこで、ゲート電極をリセス溝内にオフセ
ット状に配置するために以下に説明する種々の方法が提
案されている。第１の手法として、例えば特開平２−２
５０３９号公報に示されるように、動作領域及びソー
ス，ドレイン電極が形成された基板上にゲート電極レジ
ストパターンを形成するとともに、ドレイン電極上部の
レジストの一部を除去した状態でウエットエッチングを
行う方法があり、この方法を用いることで、ドレイン電
極側のエッチング速度を高めてドレイン電極側のリセス
幅を大きくすることができる。
ット状に配置するために以下に説明する種々の方法が提
案されている。第１の手法として、例えば特開平２−２
５０３９号公報に示されるように、動作領域及びソー
ス，ドレイン電極が形成された基板上にゲート電極レジ
ストパターンを形成するとともに、ドレイン電極上部の
レジストの一部を除去した状態でウエットエッチングを
行う方法があり、この方法を用いることで、ドレイン電
極側のエッチング速度を高めてドレイン電極側のリセス
幅を大きくすることができる。
【００１４】また第２の手法として、特開昭６４−８６
５６４号公報に示されるように、動作領域及びソース，
ドレイン電極が形成された基板上にゲート電極レジスト
を塗布し、この上に所定の開口幅を有するＡｌ層を設
け、エネルギービームを斜め照射することにより、左右
非対称のオーバーハング形状のレジストを形成し、該レ
ジストをマスクとしてエッチングすることにより、上記
開口に対して左右の幅が異なるリセス溝を形成する方法
がある。
５６４号公報に示されるように、動作領域及びソース，
ドレイン電極が形成された基板上にゲート電極レジスト
を塗布し、この上に所定の開口幅を有するＡｌ層を設
け、エネルギービームを斜め照射することにより、左右
非対称のオーバーハング形状のレジストを形成し、該レ
ジストをマスクとしてエッチングすることにより、上記
開口に対して左右の幅が異なるリセス溝を形成する方法
がある。
【００１５】さらに第３の手法として、特開平２−２６
７９４５号公報，特開平３−１４５７３８号公報，特開
平３−２９３７３３号公報に示されるように、リセス溝
エッチング時に用いられるマスクを複数の材料を組み合
わせて左右非対称のオーバーハング形状のマスクを形成
し、該マスクを用いてエッチングすることにより、上記
マスクの開口に対して左右の幅が異なるリセス溝を形成
する方法がある。
７９４５号公報，特開平３−１４５７３８号公報，特開
平３−２９３７３３号公報に示されるように、リセス溝
エッチング時に用いられるマスクを複数の材料を組み合
わせて左右非対称のオーバーハング形状のマスクを形成
し、該マスクを用いてエッチングすることにより、上記
マスクの開口に対して左右の幅が異なるリセス溝を形成
する方法がある。
【００１６】しかしながら、上記第１の手法では、リセ
ス形成のためのウエットエッチング時の縦，横方向のエ
ッチング量制御が難しく、得られるリセス形状がバラツ
キやすく、ひいてはゲート電極のオフセット量がバラつ
くこととなる。また第２の手法では、Ａｌ層をレジスト
の上に形成してこれに開口を設け、エネルギービーム照
射のためのマスクを形成する必要があり、またドレイン
共通構造となっている場合には露光時のエネルギービー
ムのフォーカス合わせが難しいことから製造工程が複雑
なものとなるため、得られるリセス形状のバラツキが大
きくなる問題がある。さらに第３の手法では、マスク形
成工程の増加及びマスク開口部のオーバーハング形状の
加工精度のバラツキ等の問題がある。
ス形成のためのウエットエッチング時の縦，横方向のエ
ッチング量制御が難しく、得られるリセス形状がバラツ
キやすく、ひいてはゲート電極のオフセット量がバラつ
くこととなる。また第２の手法では、Ａｌ層をレジスト
の上に形成してこれに開口を設け、エネルギービーム照
射のためのマスクを形成する必要があり、またドレイン
共通構造となっている場合には露光時のエネルギービー
ムのフォーカス合わせが難しいことから製造工程が複雑
なものとなるため、得られるリセス形状のバラツキが大
きくなる問題がある。さらに第３の手法では、マスク形
成工程の増加及びマスク開口部のオーバーハング形状の
加工精度のバラツキ等の問題がある。
【００１７】
【発明が解決しようとする課題】従来の半導体装置の製
造方法及びパターン転写マスクは以上のように構成され
ており、ゲート電極をリセス内にオフセット配置する際
のリセスエッチング時のエッチング制御を精度良く行う
ことができず、また製造工程数の増大により工程が複雑
化し、このためゲート電極のオフセット量がバラツキ、
安定したオフセット量を有するＭＥＳＦＥＴが得られな
いという問題点があった。
造方法及びパターン転写マスクは以上のように構成され
ており、ゲート電極をリセス内にオフセット配置する際
のリセスエッチング時のエッチング制御を精度良く行う
ことができず、また製造工程数の増大により工程が複雑
化し、このためゲート電極のオフセット量がバラツキ、
安定したオフセット量を有するＭＥＳＦＥＴが得られな
いという問題点があった。
【００１８】この発明は上記のような問題点を解消する
ためになされたもので、容易にゲート電極レジストパタ
ーンを左右非対称な構造とすることができ、安定にゲー
ト電極を形成することができる電界効果トランジスタの
製造方法を提供することを目的とする。
ためになされたもので、容易にゲート電極レジストパタ
ーンを左右非対称な構造とすることができ、安定にゲー
ト電極を形成することができる電界効果トランジスタの
製造方法を提供することを目的とする。
【００１９】また、上記ゲート電極レジストパターンを
左右非対称な構造にするに適したパターン転写マスクを
提供することを目的とする。あるいは、左右非対称なマ
スクを用いることなく容易な方法でＭＥＳＦＥＴのさら
なる耐圧向上が望め、かつ安定にゲート電極を形成する
ことができる電界効果トランジスタの製造方法を提供す
ることを目的とする。
左右非対称な構造にするに適したパターン転写マスクを
提供することを目的とする。あるいは、左右非対称なマ
スクを用いることなく容易な方法でＭＥＳＦＥＴのさら
なる耐圧向上が望め、かつ安定にゲート電極を形成する
ことができる電界効果トランジスタの製造方法を提供す
ることを目的とする。
【００２０】
【課題を解決するための手段】この発明に係る電界効果
トランジスタの製造方法は、ゲート電極形成部を中心と
してその光強度分布が左右非対称なビームを用いてイメ
ージリバーサルレジストを露光するようにしたものであ
る。
トランジスタの製造方法は、ゲート電極形成部を中心と
してその光強度分布が左右非対称なビームを用いてイメ
ージリバーサルレジストを露光するようにしたものであ
る。
【００２１】またこの発明に係るパターン転写マスク
は、ライン状の遮光膜の片側側部を透過した光の強度を
低下させる機能を持たせたものである。あるいは、イメ
ージリバーサルレジストを露光して得られた左右対称な
オーバーハング形状のマスクを用いてエッチングを行っ
てリセス溝を形成した後、再度現像を行い上記レジスト
のオーバーハング量を増大された後、再度エッチングを
行うことで上記リセス溝の幅を増大させるとともに、そ
の中に第２のリセス溝を形成するようにしたものであ
る。
は、ライン状の遮光膜の片側側部を透過した光の強度を
低下させる機能を持たせたものである。あるいは、イメ
ージリバーサルレジストを露光して得られた左右対称な
オーバーハング形状のマスクを用いてエッチングを行っ
てリセス溝を形成した後、再度現像を行い上記レジスト
のオーバーハング量を増大された後、再度エッチングを
行うことで上記リセス溝の幅を増大させるとともに、そ
の中に第２のリセス溝を形成するようにしたものであ
る。
【００２２】
【作用】この発明においては、ゲート電極形成部を中心
としてその光強度分布が左右非対称なビームを用いてイ
メージリバーサルレジストを露光するようにしたから、
１回の露光で開口部のオーバーハング量が左右非対称な
レジストパターンを得ることができる。
としてその光強度分布が左右非対称なビームを用いてイ
メージリバーサルレジストを露光するようにしたから、
１回の露光で開口部のオーバーハング量が左右非対称な
レジストパターンを得ることができる。
【００２３】また、パターン転写マスクにそのライン状
の遮光膜の片側側部を透過した光の強度を低下させる機
能を持たせるようにしたから、レジスト上のゲート電極
形成部を中心として光強度分布が左右非対称なビームを
得ることができる。
の遮光膜の片側側部を透過した光の強度を低下させる機
能を持たせるようにしたから、レジスト上のゲート電極
形成部を中心として光強度分布が左右非対称なビームを
得ることができる。
【００２４】あるいは、開口部のオーバーハング形状が
左右対称なレジストパターンをマスクとして用いてリセ
ス溝を形成した後、再度現像を行い上記レジストのオー
バーハング量を増大された後、再度エッチングを行うよ
うにしたから、簡単な方法でリセス溝の幅を増大するこ
とができる。
左右対称なレジストパターンをマスクとして用いてリセ
ス溝を形成した後、再度現像を行い上記レジストのオー
バーハング量を増大された後、再度エッチングを行うよ
うにしたから、簡単な方法でリセス溝の幅を増大するこ
とができる。
【００２５】
【実施例】実施例１．図１は本発明の実施例による電界
効果トランジスタの製造方法を説明するための工程図で
あり、また図２はゲート電極パターン形成用のマスクの
構造並びにウエハ上での光強度分布を示し、図におい
て、図９及び図１０と同一符号は同一または相当部分を
示し、２ａ，２ｃは現像後のゲート電極レジストパター
ンを示し、レジストパターン２ｂよりもレジストパター
ン２ｃの方が大きなオーバーハング量を有している。４
０はゲートリセスであり、上記レジストパターン２ｃの
オーバーハング量が大きいために、従来よりも幅の広い
ものとなっている。
効果トランジスタの製造方法を説明するための工程図で
あり、また図２はゲート電極パターン形成用のマスクの
構造並びにウエハ上での光強度分布を示し、図におい
て、図９及び図１０と同一符号は同一または相当部分を
示し、２ａ，２ｃは現像後のゲート電極レジストパター
ンを示し、レジストパターン２ｂよりもレジストパター
ン２ｃの方が大きなオーバーハング量を有している。４
０はゲートリセスであり、上記レジストパターン２ｃの
オーバーハング量が大きいために、従来よりも幅の広い
ものとなっている。
【００２６】また、７ｂはゲート電極パターン形成用マ
スクの遮光部７のゲートフィンガー部の遮光体膜７ａの
片側側部に、１μｍ程度の間隔をあけて形成された幅１
μｍ程度の凸部である。なお、図２は縮小倍率を５倍と
した場合のマスクを示すものとする。
スクの遮光部７のゲートフィンガー部の遮光体膜７ａの
片側側部に、１μｍ程度の間隔をあけて形成された幅１
μｍ程度の凸部である。なお、図２は縮小倍率を５倍と
した場合のマスクを示すものとする。
【００２７】以下、製造方法について説明する。まず、
図１(a) に示すように、表面に５０００オングストロー
ム程度の活性層等の動作領域が既に形成された厚さ６０
０μｍ程度の半絶縁性ＧａＡｓ基板１上に、厚さ０．６
μｍ程度のイメージリバーサルレジスト膜３を塗布形成
する。
図１(a) に示すように、表面に５０００オングストロー
ム程度の活性層等の動作領域が既に形成された厚さ６０
０μｍ程度の半絶縁性ＧａＡｓ基板１上に、厚さ０．６
μｍ程度のイメージリバーサルレジスト膜３を塗布形成
する。
【００２８】次に図２に示した左右非対称構造のゲート
電極パターン形成用マスクを用いてフォトリソグラフィ
等の縮小投影露光法により上記レジスト膜３を露光し、
反転ベーク処理，及び全面露光を行うことにより、先の
露光時の未露光部分を可溶化して現像すると、幅０．５
〜１μｍ程度のレジスト開口３を有するゲート電極レジ
ストパターン２ｂ，２ｃが得られる（図２(b) ）。
電極パターン形成用マスクを用いてフォトリソグラフィ
等の縮小投影露光法により上記レジスト膜３を露光し、
反転ベーク処理，及び全面露光を行うことにより、先の
露光時の未露光部分を可溶化して現像すると、幅０．５
〜１μｍ程度のレジスト開口３を有するゲート電極レジ
ストパターン２ｂ，２ｃが得られる（図２(b) ）。
【００２９】このとき、ウエハ上には図２(c) に示され
るように、マスクのゲートフィンガー部の遮光体膜７ａ
に凸部７ｂが形成されているため、ゲートフィンガー部
の遮光体膜７ａ右側に相当するウエハ面においては光強
度の低下が見られる。
るように、マスクのゲートフィンガー部の遮光体膜７ａ
に凸部７ｂが形成されているため、ゲートフィンガー部
の遮光体膜７ａ右側に相当するウエハ面においては光強
度の低下が見られる。
【００３０】このため、上記図１(b) の工程において露
光されたレジスト２は、開口３右側において下部にいく
につれて露光エネルギーが小さくなるためその表面と下
方とで露光量に差が生じ、反転ベーク処理，及び全面露
光を行った後現像を行うことにより、先の露光時の未露
光部分が可溶化して消失し、左側のレジストパターン２
ｂでは約０．１５μｍのオーバーハング量が生じるが、
右側のレジストパターン２ｃでは０．２５〜０．３μｍ
程度のオーバーハング量が生じるようになる。
光されたレジスト２は、開口３右側において下部にいく
につれて露光エネルギーが小さくなるためその表面と下
方とで露光量に差が生じ、反転ベーク処理，及び全面露
光を行った後現像を行うことにより、先の露光時の未露
光部分が可溶化して消失し、左側のレジストパターン２
ｂでは約０．１５μｍのオーバーハング量が生じるが、
右側のレジストパターン２ｃでは０．２５〜０．３μｍ
程度のオーバーハング量が生じるようになる。
【００３１】次いで、図１(c) に示すように、上記レジ
ストパターン２ｂ，２ｃをマスクとしてリン酸と過酸化
水素水の混合液、または酒石酸と過酸化水素水の混合液
を用いたウエットエッチングで幅１．５〜１．５５μ
ｍ，深さ３０００オングストローム程度のゲートリセス
４０を形成する。
ストパターン２ｂ，２ｃをマスクとしてリン酸と過酸化
水素水の混合液、または酒石酸と過酸化水素水の混合液
を用いたウエットエッチングで幅１．５〜１．５５μ
ｍ，深さ３０００オングストローム程度のゲートリセス
４０を形成する。
【００３２】次いで図１(d) に示すように、 Ａｌ，Ｔ
ｉ，Ａｕ等のゲートメタル材料５ａを基板１に対して垂
直方向に蒸着し、リフトオフ法により不要なゲート金属
５ａを除去してリセス４０内に幅０．５μｍのゲート長
のゲート電極５を形成する（図１(e) ）。
ｉ，Ａｕ等のゲートメタル材料５ａを基板１に対して垂
直方向に蒸着し、リフトオフ法により不要なゲート金属
５ａを除去してリセス４０内に幅０．５μｍのゲート長
のゲート電極５を形成する（図１(e) ）。
【００３３】このように本実施例によれば、ゲートフィ
ンガー左右が非対称な形状を有するマスクを用いて露光
することにより、レジスト２での光強度分布を非対称と
して左右のオーバーハング形状の異なるレジストパター
ン２ｂ，２ｃを得るようにしたから、簡単な方法で寸法
精度及び再現性の高いゲートレジストパターンを得るこ
とができ、安定したオフセット量を有するドレイン耐圧
の高いＭＥＳＦＥＴを製造することができる。
ンガー左右が非対称な形状を有するマスクを用いて露光
することにより、レジスト２での光強度分布を非対称と
して左右のオーバーハング形状の異なるレジストパター
ン２ｂ，２ｃを得るようにしたから、簡単な方法で寸法
精度及び再現性の高いゲートレジストパターンを得るこ
とができ、安定したオフセット量を有するドレイン耐圧
の高いＭＥＳＦＥＴを製造することができる。
【００３４】実施例２．上記実施例では、ゲートリセス
を１段構成としたが、本実施例ではゲートリセス内にさ
らに第２のゲートリセスを形成するようにしたものであ
る。以下その製造方法について説明する。まず、上記実
施例と同様に半絶縁性ＧａＡｓ基板１上にイメージリバ
ーサルレジスト２を塗布し（図３(a) ）、図２に示した
構造のマスクを用いて露光することにより、異なるオー
バーハング量を有するレジストパターン２ａ，２ｃを得
る（図３(b) ）。
を１段構成としたが、本実施例ではゲートリセス内にさ
らに第２のゲートリセスを形成するようにしたものであ
る。以下その製造方法について説明する。まず、上記実
施例と同様に半絶縁性ＧａＡｓ基板１上にイメージリバ
ーサルレジスト２を塗布し（図３(a) ）、図２に示した
構造のマスクを用いて露光することにより、異なるオー
バーハング量を有するレジストパターン２ａ，２ｃを得
る（図３(b) ）。
【００３５】次いで図３(c) に示すように、上記レジス
トパターン２ｂ，２ｃをマスクとしてリン酸と過酸化水
素水の混合液、または酒石酸と過酸化水素水の混合液を
用いたウエットエッチングで幅１．５〜１．５５μｍ，
深さ３０００オングストローム程度の（第１の）ゲート
リセス４０を形成する。
トパターン２ｂ，２ｃをマスクとしてリン酸と過酸化水
素水の混合液、または酒石酸と過酸化水素水の混合液を
用いたウエットエッチングで幅１．５〜１．５５μｍ，
深さ３０００オングストローム程度の（第１の）ゲート
リセス４０を形成する。
【００３６】さらに、上記レジストパターン２ｂ，２ｃ
をマスクとしてドライエッチングにより２回目のリセス
エッチングを行い１段目のゲートリセス４０の中に幅
０．６μｍ，深さ１０００程度の２段目ゲートリセスを
形成する（図３(d) ）。
をマスクとしてドライエッチングにより２回目のリセス
エッチングを行い１段目のゲートリセス４０の中に幅
０．６μｍ，深さ１０００程度の２段目ゲートリセスを
形成する（図３(d) ）。
【００３７】続いて、Ａｌ，ＴｉまたはＡｕ等のゲート
メタル材料５ａを基板１に対して垂直方向に蒸着し（図
３(e) ）、リフトオフ法により不要なゲート金属５ａを
除去して２段目のリセス４０ａ内に幅０．５μｍのゲー
ト長のゲート電極５を形成する（図３(f) ）。このよう
にゲートリセスを２段構造にすることで、上記実施例の
効果に加え、さらにゲート耐圧の向上を図ることができ
る。
メタル材料５ａを基板１に対して垂直方向に蒸着し（図
３(e) ）、リフトオフ法により不要なゲート金属５ａを
除去して２段目のリセス４０ａ内に幅０．５μｍのゲー
ト長のゲート電極５を形成する（図３(f) ）。このよう
にゲートリセスを２段構造にすることで、上記実施例の
効果に加え、さらにゲート耐圧の向上を図ることができ
る。
【００３８】ところで、上記各実施例では、図２に示す
ような構造のマスクを用いて露光することにより、開口
部左右のオーバーハンク量の異なるゲート電極レジスト
パターンを得るようにしたが、以下に示すような種々の
構造のマスクを用いることで同様の効果を得ることがで
きる。
ような構造のマスクを用いて露光することにより、開口
部左右のオーバーハンク量の異なるゲート電極レジスト
パターンを得るようにしたが、以下に示すような種々の
構造のマスクを用いることで同様の効果を得ることがで
きる。
【００３９】実施例３．すなわち図４において、８は、
ゲートフィンガー部の遮光体膜７ａの右側側面に沿っ
て、１μｍの間隔をあけて形成された幅１μｍのＣｒ等
からなる補助パターンである。このようなマスクを透過
した光は、補助パターン８とゲートフィンガー部の遮光
体膜７ａとの隙間で回折して当該領域での強度が低下す
ることになるため、上記図２で示した構造のマスクと同
様の効果を得ることができる。
ゲートフィンガー部の遮光体膜７ａの右側側面に沿っ
て、１μｍの間隔をあけて形成された幅１μｍのＣｒ等
からなる補助パターンである。このようなマスクを透過
した光は、補助パターン８とゲートフィンガー部の遮光
体膜７ａとの隙間で回折して当該領域での強度が低下す
ることになるため、上記図２で示した構造のマスクと同
様の効果を得ることができる。
【００４０】実施例４．また図５において、９はゲート
フィンガー部の遮光体膜７ａの右側側部に沿ってガラス
基板６に形成された幅２μｍの不透明領域であり、例え
ば、収束イオンビーム（Focused Ion Beam）を用いてガ
リウム等のイオンを当該領域のガラス基板に注入するこ
とによりガラス基板に欠陥領域を形成することで得られ
る。
フィンガー部の遮光体膜７ａの右側側部に沿ってガラス
基板６に形成された幅２μｍの不透明領域であり、例え
ば、収束イオンビーム（Focused Ion Beam）を用いてガ
リウム等のイオンを当該領域のガラス基板に注入するこ
とによりガラス基板に欠陥領域を形成することで得られ
る。
【００４１】このようなマスクを透過した光は、ゲート
フィンガー部の遮光体膜７ａの右側側部領域において、
不透明領域が形成されているため、当該領域における光
強度が低下し、ウエハ上ではゲート電極形成部を中心と
してその光強度分布が左右非対称なビームが得られるよ
うになる。
フィンガー部の遮光体膜７ａの右側側部領域において、
不透明領域が形成されているため、当該領域における光
強度が低下し、ウエハ上ではゲート電極形成部を中心と
してその光強度分布が左右非対称なビームが得られるよ
うになる。
【００４２】実施例５．また図６において、７ｃはゲー
トフィンガー部の遮光体膜７ａの右側側部に連続的に形
成された幅２μｍ，厚さ５００オングストローム程度の
段部である。Ｃｒを用いたゲートフィンガー部の遮光体
膜７ａは約１０００オングストローム程度で光を遮光す
ることができるが、段部７ｃの厚さを５００オングスト
ローム以下とすることで当該領域の光透過性を、ガラス
基板６の半分程度にすることができ、これによりウエハ
上ではゲート電極形成部を中心としてその光強度分布が
左右非対称なビームが得られるようになる。
トフィンガー部の遮光体膜７ａの右側側部に連続的に形
成された幅２μｍ，厚さ５００オングストローム程度の
段部である。Ｃｒを用いたゲートフィンガー部の遮光体
膜７ａは約１０００オングストローム程度で光を遮光す
ることができるが、段部７ｃの厚さを５００オングスト
ローム以下とすることで当該領域の光透過性を、ガラス
基板６の半分程度にすることができ、これによりウエハ
上ではゲート電極形成部を中心としてその光強度分布が
左右非対称なビームが得られるようになる。
【００４３】実施例６．また図７において、１０はゲー
トフィンガー部の遮光体膜７ａの右側側面に密着して形
成された幅２μｍ（重なり部を除く）で位相を反転させ
ない半透明膜であり、例えばレジスト等を用いて形成さ
れたものである。
トフィンガー部の遮光体膜７ａの右側側面に密着して形
成された幅２μｍ（重なり部を除く）で位相を反転させ
ない半透明膜であり、例えばレジスト等を用いて形成さ
れたものである。
【００４４】この半透明膜１０の材質，厚さ等によっ
て、該半透明膜１０が形成された領域の光透過性を、ガ
ラス基板６の半分程度とすることができ、ウエハ上では
ゲート電極形成部を中心としてその光強度分布が左右非
対称なビームが得られるようになる。
て、該半透明膜１０が形成された領域の光透過性を、ガ
ラス基板６の半分程度とすることができ、ウエハ上では
ゲート電極形成部を中心としてその光強度分布が左右非
対称なビームが得られるようになる。
【００４５】実施例７．次に本発明の第７の実施例につ
いて説明する。この実施例では、従来と同様のパターン
転写マスクを用いて露光を行い、開口部左右の形状が対
称なレジストパターンを用いてさらにゲート耐圧の高い
ＭＥＳＦＥＴを得るようにしたものである。
いて説明する。この実施例では、従来と同様のパターン
転写マスクを用いて露光を行い、開口部左右の形状が対
称なレジストパターンを用いてさらにゲート耐圧の高い
ＭＥＳＦＥＴを得るようにしたものである。
【００４６】以下、製造方法について説明する。まず、
半絶縁性ＧａＡｓ基板１表面にイメージリバーサルレジ
スト２を塗布し（図８(a) ）、ついで図１０に示した従
来例と同様のマスクを用いて露光した後反転ベーク処
理，全面露光を行い、さらに現像することにより、オー
バーハング量の等しいレジストパターン２ａ，２ｃを得
る（図８(b) ）。
半絶縁性ＧａＡｓ基板１表面にイメージリバーサルレジ
スト２を塗布し（図８(a) ）、ついで図１０に示した従
来例と同様のマスクを用いて露光した後反転ベーク処
理，全面露光を行い、さらに現像することにより、オー
バーハング量の等しいレジストパターン２ａ，２ｃを得
る（図８(b) ）。
【００４７】次いで図８(c) に示すように、上記レジス
ト開口３を有するレジストパターン２ａ，２ｂをマスク
として、リン酸と過酸化水素水の混合液、または酒石酸
と過酸化水素水の混合液を用いたウエットエッチングで
幅１．４μｍ，深さ３０００オングストローム程度の１
段目のゲートリセス４を形成する（図８(c) ）。
ト開口３を有するレジストパターン２ａ，２ｂをマスク
として、リン酸と過酸化水素水の混合液、または酒石酸
と過酸化水素水の混合液を用いたウエットエッチングで
幅１．４μｍ，深さ３０００オングストローム程度の１
段目のゲートリセス４を形成する（図８(c) ）。
【００４８】さらに、上記レジストパターン２ｂ，２ｃ
に対して再度現像処理を行う。これにより、先に現像し
たレジストパターン２ａ，２ｂの開口３下方のエッジ部
２１は露光量の分布があるために反転ベーク処理後も可
溶化し易く、２度目の現像により選択的に除去される。
これによりレジストパターン２ａ，２ｂのオーバーハン
グ量が例えば０．１〜０．１５μｍ増大される（図８
(d) ）。
に対して再度現像処理を行う。これにより、先に現像し
たレジストパターン２ａ，２ｂの開口３下方のエッジ部
２１は露光量の分布があるために反転ベーク処理後も可
溶化し易く、２度目の現像により選択的に除去される。
これによりレジストパターン２ａ，２ｂのオーバーハン
グ量が例えば０．１〜０．１５μｍ増大される（図８
(d) ）。
【００４９】次いで、上記オーバーハング量が増大され
たレジストパターン２ａ，２ｂをマスクとして再度ウエ
ットエッチングを行うことにより、１段目のゲートリセ
ス４の中に幅０．６μｍ．深さ１０００程度の２段目ゲ
ートリセス４ａを形成するとともに１段目のリセス４の
幅を１．５〜１．５５μｍのリセス４１とする（図８
(e) ）。
たレジストパターン２ａ，２ｂをマスクとして再度ウエ
ットエッチングを行うことにより、１段目のゲートリセ
ス４の中に幅０．６μｍ．深さ１０００程度の２段目ゲ
ートリセス４ａを形成するとともに１段目のリセス４の
幅を１．５〜１．５５μｍのリセス４１とする（図８
(e) ）。
【００５０】続いて、Ａｌ，ＴｉまたはＡｕ等のゲート
メタル材料５ａを基板１に対して垂直方向に蒸着し（図
８(f) ）、リフトオフ法により不要なゲート金属５ａを
除去して２段目のリセス４ａ内に幅０．５μｍのゲート
長のゲート電極５を形成する（図６(g) ）。
メタル材料５ａを基板１に対して垂直方向に蒸着し（図
８(f) ）、リフトオフ法により不要なゲート金属５ａを
除去して２段目のリセス４ａ内に幅０．５μｍのゲート
長のゲート電極５を形成する（図６(g) ）。
【００５１】このように本実施例によれば、通常のパタ
ーン転写マスクを用いてイメージリバーサルレジストを
露光してオーバーハング量の等しいレジストパターン２
ａ，２ｂを形成し、これをマスクとしてリセス４を形成
した後、上記レジストパターン２ａ，２ｂの追加現像処
理を行うことにより、上記レジストパターン２ａ，２ｂ
のオーバーハング量を増大させ、この後、再度ウエット
エッチングを行い２段目のリセス４ａを形成するように
したから、簡単な方法でリセス幅が広くドレイン耐圧の
高いＭＥＳＦＥＴを得ることができる。
ーン転写マスクを用いてイメージリバーサルレジストを
露光してオーバーハング量の等しいレジストパターン２
ａ，２ｂを形成し、これをマスクとしてリセス４を形成
した後、上記レジストパターン２ａ，２ｂの追加現像処
理を行うことにより、上記レジストパターン２ａ，２ｂ
のオーバーハング量を増大させ、この後、再度ウエット
エッチングを行い２段目のリセス４ａを形成するように
したから、簡単な方法でリセス幅が広くドレイン耐圧の
高いＭＥＳＦＥＴを得ることができる。
【００５２】なお、上記各実施例では、ソース，ドレイ
ン電極の製造行程については記載しなかったが、これら
はイメージリバーサルレジスト塗布前に所定部分に形成
しておいてもよく、また基板表面のソース，ドレイン形
成領域に予め充分に不純物濃度の高い領域が形成されて
いる場合には、ゲート電極形成後にこれら電極を形成す
るようにしてもよい。また、上記実施例では縮小投影露
光を行うようにしたが、等倍露光を行う場合であっても
よい。
ン電極の製造行程については記載しなかったが、これら
はイメージリバーサルレジスト塗布前に所定部分に形成
しておいてもよく、また基板表面のソース，ドレイン形
成領域に予め充分に不純物濃度の高い領域が形成されて
いる場合には、ゲート電極形成後にこれら電極を形成す
るようにしてもよい。また、上記実施例では縮小投影露
光を行うようにしたが、等倍露光を行う場合であっても
よい。
【００５３】
【発明の効果】以上のように、この発明によれば、レジ
スト上のゲート電極形成部を中心として光強度分布が左
右非対称なビームを用いて上記レジストを露光すること
により、容易に開口部のオーバーハング量が左右非対称
なレジストパターンを得ることができ、ゲートリセスあ
るいは２段リセス構造を形成する際のリセス形状を一定
の大きさのものとすることができ、安定したゲート電極
を有するＭＥＳＦＥＴを製造できる効果がある。
スト上のゲート電極形成部を中心として光強度分布が左
右非対称なビームを用いて上記レジストを露光すること
により、容易に開口部のオーバーハング量が左右非対称
なレジストパターンを得ることができ、ゲートリセスあ
るいは２段リセス構造を形成する際のリセス形状を一定
の大きさのものとすることができ、安定したゲート電極
を有するＭＥＳＦＥＴを製造できる効果がある。
【００５４】また、パターン転写マスクに、そのゲート
フィンガー部片側側部を透過した光の強度を低下させる
機能を持たせるようにしたから、容易にレジスト上のゲ
ート電極形成部を中心として光強度分布が左右非対称な
ビームを得ることができる効果がある。
フィンガー部片側側部を透過した光の強度を低下させる
機能を持たせるようにしたから、容易にレジスト上のゲ
ート電極形成部を中心として光強度分布が左右非対称な
ビームを得ることができる効果がある。
【００５５】あるいは、左右対称なオーバーハング形状
のマスクを用いてリセス溝を形成した後、再度現像を行
い上記レジストのオーバーハング量が増大された後、再
度エッチングを行うようにしたから、簡単な方法でドレ
イン耐圧の高いＭＥＳＦＥＴを容易に得ることができ
る。
のマスクを用いてリセス溝を形成した後、再度現像を行
い上記レジストのオーバーハング量が増大された後、再
度エッチングを行うようにしたから、簡単な方法でドレ
イン耐圧の高いＭＥＳＦＥＴを容易に得ることができ
る。
【図１】この発明の第１の実施例による電界効果トラン
ジスタの製造方法を示す断面図である。
ジスタの製造方法を示す断面図である。
【図２】上記実施例に用いられるパターン転写マスクの
構造及びその特性を示す図である。
構造及びその特性を示す図である。
【図３】この発明の第２の実施例による電界効果トラン
ジスタの製造方法を示す断面図である。
ジスタの製造方法を示す断面図である。
【図４】上記第１の実施例に用いられるパターン転写マ
スクの他の構造を示す図である。
スクの他の構造を示す図である。
【図５】上記第１の実施例に用いられるパターン転写マ
スクの他の構造を示す図である。
スクの他の構造を示す図である。
【図６】上記第１の実施例に用いられるパターン転写マ
スクの他の構造を示す図である。
スクの他の構造を示す図である。
【図７】上記第１の実施例に用いられるパターン転写マ
スクの他の構造を示す図である。
スクの他の構造を示す図である。
【図８】この発明の第７の実施例による電界効果トラン
ジスタの製造方法を示す図である。
ジスタの製造方法を示す図である。
【図９】従来の電界効果トランジスタの製造方法を示す
図である。
図である。
【図１０】従来の電界効果トランジスタの製造に用いら
れるパターン転写マスクの構造とその特性、さらには露
光エネルギーとオーバーハング量との関係を示す図であ
る。
れるパターン転写マスクの構造とその特性、さらには露
光エネルギーとオーバーハング量との関係を示す図であ
る。
１ 半絶縁性ＧａＡｓ基板 ２ イメージリバーサルレジスト ２ａ，２ｂ ゲート電極レジストパターン ３ レジストの開口 ４０ ゲートリセス ４０ａ 二段目のゲートリセス ４１ 幅の拡がったリセス ５ ゲート電極 ５ａ ゲート金属 ６ ガラス基板 ７ 遮光部 ７ａ ゲートフィンガー部の遮光体膜 ７ｂ 凸部 ７ｃ 段部 ８ 補助パターン ９ 不透明領域 １０ 半透明膜
Claims (8)
- 【請求項１】 半導体基板上にオーバーハング形状の開
口部を有するマスクパターンを設けてエッチングを行っ
て上記基板表面にリセス溝を設けた後、該リセス溝内に
ゲート電極を形成する工程を有する電界効果トランジス
タの製造方法において、 上記半導体基板表面にポジ型の性質を有するレジストを
塗布する工程と、 上記半導体基板のゲート電極形成部を中心としてその光
強度分布が左右非対称なビームを用いて上記レジストを
露光する工程と、 上記露光されたレジストをネガ型の性質を有するレジス
トに変化させてこれを現像することにより、上記ゲート
電極形成部を中心として左右のオーバーハング量が異な
る開口部を有するレジストパターンを形成する工程と、 上記レジストパターンをマスクとして湿式エッチングを
行い、上記半導体基板表面にリセス溝を形成する工程
と、 上記レジストパターンをマスクとしてゲート金属を蒸着
して上記リセス溝内にゲート電極を形成する工程とを含
むことを特徴とする電界効果トランジスタの製造方法。 - 【請求項２】 請求項１記載の電界効果トランジスタの
製造方法において、 上記リセス溝を形成した後に、乾式エッチングを行い上
記リセス溝内に第２のリセス溝を形成する工程を含むこ
とを特徴とする電界効果トランジスタの製造方法。 - 【請求項３】 光透過性の基板表面にライン状の遮光膜
を有し、レジストに照射される光の一部を遮光して上記
遮光膜の形状に応じたパターンを上記レジスト上に転写
するためのパターン転写マスクにおいて、 上記ライン状の遮光膜の片側側部には、該側部を透過し
た光の強度が低下するように一定間隔おきに複数の凸形
状部が形成されていることを特徴とするパターン転写用
マスク。 - 【請求項４】 光透過性の基板表面にライン状の遮光膜
を有し、レジストに照射される光の一部を遮光して上記
遮光膜の形状に応じたパターンを上記レジスト上に転写
するためのパターン転写マスクにおいて、 上記ライン状の遮光膜の片側側部に、該側部近傍の基板
領域を透過した光の強度を低下させるよう所定間隔をあ
けてこれと平行に補助パターンが形成されていることを
特徴とするパターン転写マスク。 - 【請求項５】 光透過性の基板表面にライン状の遮光膜
を有し、レジストに照射される光の一部を遮光して上記
遮光膜の形状に応じたパターンを上記レジスト上に転写
するためのパターン転写マスクにおいて、 上記基板の、上記ライン状の遮光膜の片側側部近傍の基
板領域には、当該領域の光強度を低下させるための不透
明領域が形成されていることを特徴とするパターン転写
マスク。 - 【請求項６】 光透過性の基板表面にライン状の遮光膜
を有し、レジストに照射される光の一部を遮光して上記
遮光膜の形状に応じたパターンを上記レジスト上に転写
するためのパターン転写マスクにおいて、 上記ライン状の遮光膜の片側側部は、該側部を通過した
光の強度が低下するようその厚みを、上記側部以外の部
分に比べて薄くしたものであることを特徴とするパター
ン転写マスク。 - 【請求項７】 光透過性の基板表面にライン状の遮光膜
を有し、レジストに照射される光の一部を遮光して上記
遮光膜の形状に応じたパターンを上記レジスト上に転写
するためのパターン転写マスクにおいて、 上記ライン状の遮光膜の片側側部に、該側部近傍の基板
領域を透過した光の強度を低下させるようこれと平行に
密接して半透明膜が形成されていることを特徴とするパ
ターン転写マスク。 - 【請求項８】 半導体基板上にオーバーハング形状の開
口部を有するマスクパターンを設けてエッチングを行い
上記基板表面にリセス溝を設けた後、該リセス溝内にゲ
ート電極を形成する工程を有する電界効果トランジスタ
の製造方法において、 上記半導体基板表面にポジ型の性質を有するレジストを
塗布する工程と、 上記レジストのゲート電極形成領域を露光したのち該レ
ジストをネガ型の性質を有するレジストに変化させてこ
れを現像することにより、上記ゲート電極形成部にオー
バーハング形状の開口部を有するレジストパターンを形
成する工程と、 上記レジストパターンをマスクとして湿式エッチングを
行い、上記半導体基板表面にリセス溝を形成する工程
と、 上記レジストパターンを再度現像することにより上記開
口部のオーバーハング量を増大させる工程と、 上記オーバーハング量の増大したレジストパターンをマ
スクとして再度湿式エッチングを行い、上記リセス溝の
幅を増大させるとともに、該リセス溝内に第２のリセス
溝を形成する工程と、 上記レジストパターンをマスクとしてゲート金属を蒸着
して上記第２のリセス溝内にゲート電極を形成する工程
とを含むことを特徴とする電界効果トランジスタの製造
方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354580A JPH06188270A (ja) | 1992-12-15 | 1992-12-15 | 電界効果トランジスタの製造方法及びパターン転写マスク |
| US08/142,860 US5395739A (en) | 1992-12-15 | 1993-10-28 | Method for producing field effect transistor |
| FR9312885A FR2699327B1 (fr) | 1992-12-15 | 1993-10-28 | Procédé de production d'un transistor à effet de champ et masque de transfert d'un motif à y utiliser. |
| GB9322945A GB2273578B (en) | 1992-12-15 | 1993-11-08 | Method for producing field effect transistor and pattern mask therefor |
| GB9523245A GB2293461B (en) | 1992-12-15 | 1993-11-08 | Method for producing field effect transistor |
| US08/340,865 US5547789A (en) | 1992-12-15 | 1994-11-15 | Pattern transfer mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354580A JPH06188270A (ja) | 1992-12-15 | 1992-12-15 | 電界効果トランジスタの製造方法及びパターン転写マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188270A true JPH06188270A (ja) | 1994-07-08 |
Family
ID=18438516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4354580A Pending JPH06188270A (ja) | 1992-12-15 | 1992-12-15 | 電界効果トランジスタの製造方法及びパターン転写マスク |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5395739A (ja) |
| JP (1) | JPH06188270A (ja) |
| FR (1) | FR2699327B1 (ja) |
| GB (1) | GB2273578B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960005756A (ko) * | 1994-07-28 | 1996-02-23 | 김주용 | 반도체 소자 제조용 포토 마스크 제작 방법 |
| KR100190762B1 (ko) * | 1995-03-24 | 1999-06-01 | 김영환 | 사입사용 노광마스크 |
| KR100208441B1 (ko) * | 1995-06-15 | 1999-07-15 | 김영환 | 포토마스크의 패턴 구조 |
| US5786113A (en) * | 1995-06-29 | 1998-07-28 | Nec Corporation | Photo-mask used in aligner for exactly transferring main pattern assisted by semi-transparent auxiliary pattern and process of fabrication thereof |
| US5948571A (en) * | 1997-03-12 | 1999-09-07 | International Business Machines Corporation | Asymmetrical resist sidewall |
| US6015991A (en) * | 1997-03-12 | 2000-01-18 | International Business Machines Corporation | Asymmetrical field effect transistor |
| JPH10256394A (ja) | 1997-03-12 | 1998-09-25 | Internatl Business Mach Corp <Ibm> | 半導体構造体およびデバイス |
| US5985492A (en) * | 1998-01-22 | 1999-11-16 | International Business Machines Corporation | Multi-phase mask |
| JP4314320B2 (ja) * | 2002-04-10 | 2009-08-12 | 三菱電機株式会社 | 化合物半導体装置の製造方法 |
| US20060009038A1 (en) | 2004-07-12 | 2006-01-12 | International Business Machines Corporation | Processing for overcoming extreme topography |
| US8148055B2 (en) * | 2006-06-30 | 2012-04-03 | Infineon Technologies Ag | Method for developing a photoresist |
| JP2015212720A (ja) * | 2014-05-01 | 2015-11-26 | Hoya株式会社 | 多階調フォトマスクの製造方法、多階調フォトマスク及び表示装置の製造方法 |
| CN105093813B (zh) | 2015-09-11 | 2019-09-06 | 京东方科技集团股份有限公司 | 光掩模板和曝光*** |
| US10927450B2 (en) * | 2018-12-19 | 2021-02-23 | Applied Materials, Inc. | Methods and apparatus for patterning substrates using asymmetric physical vapor deposition |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB551183A (en) * | 1941-07-09 | 1943-02-11 | Coop Wholesale | Improvements relating to the manufacture of photo-mechanical printing surfaces |
| GB867559A (en) * | 1959-12-24 | 1961-05-10 | Standard Telephones Cables Ltd | Improvements in or relating to the production of two or more stencils in mutual register |
| JPS5952881A (ja) * | 1982-09-21 | 1984-03-27 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| AT382040B (de) * | 1983-03-01 | 1986-12-29 | Guenther Stangl | Verfahren zur herstellung von optisch strukturierten filtern fuer elektromagnetische strahlung und optisch strukturierter filter |
| JPS61156887A (ja) * | 1984-12-28 | 1986-07-16 | Fujitsu Ltd | 電界効果トランジスタの製造方法 |
| US4687730A (en) * | 1985-10-30 | 1987-08-18 | Rca Corporation | Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition |
| US4770947A (en) * | 1987-01-02 | 1988-09-13 | International Business Machines Corporation | Multiple density mask and fabrication thereof |
| JPS63169076A (ja) * | 1987-01-05 | 1988-07-13 | Nec Corp | 半導体装置の製造方法 |
| US4902899A (en) * | 1987-06-01 | 1990-02-20 | International Business Machines Corporation | Lithographic process having improved image quality |
| JPS6486564A (en) * | 1987-09-29 | 1989-03-31 | Toshiba Corp | Manufacture of field-effect transistor |
| JPH01175772A (ja) * | 1987-12-29 | 1989-07-12 | Sharp Corp | 非対称ゲート構造トランジスタの製造方法 |
| JPH0225039A (ja) * | 1988-07-13 | 1990-01-26 | Sanyo Electric Co Ltd | 電界効果トランジスタの製造方法 |
| JPH02267945A (ja) * | 1989-04-10 | 1990-11-01 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| JPH0348424A (ja) * | 1989-07-17 | 1991-03-01 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5030837A (en) * | 1989-09-13 | 1991-07-09 | Hughes Aircraft Company | Thermal beacon assembly |
| JPH03145738A (ja) * | 1989-10-31 | 1991-06-20 | Oki Electric Ind Co Ltd | ゲート電極形成方法 |
| US5286584A (en) * | 1989-12-20 | 1994-02-15 | U.S. Philips Corporation | Method of manufacturing a device and group of masks for this method |
| JPH03293733A (ja) * | 1990-04-11 | 1991-12-25 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| JP2585861B2 (ja) * | 1990-11-30 | 1997-02-26 | シャープ株式会社 | 光メモリ素子用フォトマスクの製造方法 |
| KR100256619B1 (ko) * | 1991-07-12 | 2000-06-01 | 사와무라 시코 | 포토마스크 및 그것을 사용한 레지시트 패턴 형성방법 |
| JPH06123963A (ja) * | 1992-08-31 | 1994-05-06 | Sony Corp | 露光マスク及び露光方法 |
| JPH1086564A (ja) * | 1996-09-18 | 1998-04-07 | Tokin Corp | 磁気カードおよびその使用方法 |
-
1992
- 1992-12-15 JP JP4354580A patent/JPH06188270A/ja active Pending
-
1993
- 1993-10-28 US US08/142,860 patent/US5395739A/en not_active Expired - Fee Related
- 1993-10-28 FR FR9312885A patent/FR2699327B1/fr not_active Expired - Fee Related
- 1993-11-08 GB GB9322945A patent/GB2273578B/en not_active Expired - Fee Related
-
1994
- 1994-11-15 US US08/340,865 patent/US5547789A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5395739A (en) | 1995-03-07 |
| FR2699327A1 (fr) | 1994-06-17 |
| GB2273578B (en) | 1996-06-12 |
| GB2273578A (en) | 1994-06-22 |
| GB9322945D0 (en) | 1994-01-05 |
| FR2699327B1 (fr) | 1996-07-19 |
| US5547789A (en) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5567553A (en) | Method to suppress subthreshold leakage due to sharp isolation corners in submicron FET structures | |
| JPH06188270A (ja) | 電界効果トランジスタの製造方法及びパターン転写マスク | |
| JP3333274B2 (ja) | ３又はそれ以上の位相シフトを有する位相シフトリソグラフィマスクの自己整合作製法 | |
| US5591550A (en) | Phase shift mask and method for forming phase shift mask | |
| JPH04342255A (ja) | パターン形成方法 | |
| JPH05136018A (ja) | 微細電極の形成方法 | |
| US4892613A (en) | Process for etching light-shielding thin film | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| US7419767B2 (en) | Phase-shifting mask and method of forming pattern using the same | |
| US6466373B1 (en) | Trimming mask with semitransparent phase-shifting regions | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04368947A (ja) | 位相シフトマスクの作成方法 | |
| JP2746539B2 (ja) | 電界効果トランジスタのゲート形成方法とその形成領域の形成方法 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| KR100310419B1 (ko) | 위상반전마스크를 이용한 노광방법 | |
| JPH03265117A (ja) | 半導体装置の製造方法 | |
| JP3225673B2 (ja) | 位相シフト・マスクの製造方法 | |
| JPH0460637A (ja) | 位相シフトマスクとその製造方法 | |
| JPH021106A (ja) | パターン形成方法 | |
| KR19990073812A (ko) | 하프톤 위상반전마스크 및 그 제조방법 | |
| GB2293461A (en) | Method for producing field effect transistor | |
| JPH07140341A (ja) | Ｙ字型パターンの形成方法 | |
| JPH10301256A (ja) | 露光用マスク及び半導体装置の製造方法 | |
| JPH02103921A (ja) | パターン形成方法及びパターン形成用マスク | |
| JPH04352416A (ja) | 電子線用位置検出基準マーク及びこれを用いた電界効果トランジスタの製造方法 |