JPH10301256A - 露光用マスク及び半導体装置の製造方法 - Google Patents
露光用マスク及び半導体装置の製造方法Info
- Publication number
- JPH10301256A JPH10301256A JP12176597A JP12176597A JPH10301256A JP H10301256 A JPH10301256 A JP H10301256A JP 12176597 A JP12176597 A JP 12176597A JP 12176597 A JP12176597 A JP 12176597A JP H10301256 A JPH10301256 A JP H10301256A
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding region
- exposure
- region
- auxiliary light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
〔目的〕マスクパターンとほぼ同一形状の露光パターン
をフォトレジストに形成できる高性能の露光用マスクを
提供する。 〔構成〕本発明の露光用マスクは、フォトレジストへの
選択的露光を行う露光システムの露光用マスクであっ
て、遮光領域（α）の一部又は全部の外側に且つこの遮
光領域（α）に近接して、この露光システムの限界解像
度以下の幅を有する補助遮光領域（γ）が形成されてい
る。
をフォトレジストに形成できる高性能の露光用マスクを
提供する。 〔構成〕本発明の露光用マスクは、フォトレジストへの
選択的露光を行う露光システムの露光用マスクであっ
て、遮光領域（α）の一部又は全部の外側に且つこの遮
光領域（α）に近接して、この露光システムの限界解像
度以下の幅を有する補助遮光領域（γ）が形成されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造プロセスに使用される露光システムの露光用マスク
等に関するものであり、特に、高精度の露光パターンを
フォトレジストに形成できる露光用マスクの改良及びこ
の露光用マスクを用いた半導体装置の製造方法に関する
ものである。
製造プロセスに使用される露光システムの露光用マスク
等に関するものであり、特に、高精度の露光パターンを
フォトレジストに形成できる露光用マスクの改良及びこ
の露光用マスクを用いた半導体装置の製造方法に関する
ものである。
【０００２】
【従来技術】近年半導体素子は微細化の一途をたどり、
ＭＯＳ型トランジスタを構成する素子分離領域に囲まれ
た素子形成領域の寸法も、ゲ−ト電極の幅と同様に年々
縮小の一途をたどっている。これら素子形成領域やゲ−
ト電極の形成には、ポジ型レジストとｇ線（λ＝436 nm
)、ｉ線（λ＝365 nm )などの短波長光を用いた縮小投
影露光装置（通称ステッパ−）を用いてレジストパタ−
ンを形成し、本レジストパタ−ンをエッチングマスクと
して下層絶縁膜と導電膜をエッチングする事でパタ−ン
形成を行っている。
ＭＯＳ型トランジスタを構成する素子分離領域に囲まれ
た素子形成領域の寸法も、ゲ−ト電極の幅と同様に年々
縮小の一途をたどっている。これら素子形成領域やゲ−
ト電極の形成には、ポジ型レジストとｇ線（λ＝436 nm
)、ｉ線（λ＝365 nm )などの短波長光を用いた縮小投
影露光装置（通称ステッパ−）を用いてレジストパタ−
ンを形成し、本レジストパタ−ンをエッチングマスクと
して下層絶縁膜と導電膜をエッチングする事でパタ−ン
形成を行っている。
【０００３】素子間分離方法も、ＬＯＣＯＳ法を始めと
して、フィールドシールド素子分離法、トレンチ分離
法、ＢＯＸ素子分離法など多数あるが、ＬＯＣＯＳ法に
よりフィールド酸化膜で分離される矩形状の素子形成領
域を形成し、この素子形成領域内にＭＯＳトランジスタ
を作成する場合を想定する。この場合、まず、ポジ型の
レジストを使用して、窒化シリコン膜などの耐酸化性絶
縁膜に覆われないフィールド酸化の領域を設定するため
に、図７に示すようなパターンのレチクルが使用され
る。
して、フィールドシールド素子分離法、トレンチ分離
法、ＢＯＸ素子分離法など多数あるが、ＬＯＣＯＳ法に
よりフィールド酸化膜で分離される矩形状の素子形成領
域を形成し、この素子形成領域内にＭＯＳトランジスタ
を作成する場合を想定する。この場合、まず、ポジ型の
レジストを使用して、窒化シリコン膜などの耐酸化性絶
縁膜に覆われないフィールド酸化の領域を設定するため
に、図７に示すようなパターンのレチクルが使用され
る。
【０００４】このレチクルでは、中央部分に、形成しよ
うとする素子形成領域の形状を定める矩形状の遮光領域
が形成されると共に、この遮光領域の外側には透光領域
が形成されている。このレチクルを原版として用いるこ
とにより、図８の断面図に示すように、遮光領域の直下
の半導体基板の表面にだけ未露光のポジ型のレジストマ
スクを残し、この残されたレジストマスクを使用してエ
ッチングを行うことにより、その直下にだけ矩形状の耐
酸化性の窒化シリコン膜を残す。この残っている矩形状
の窒化シリコン膜を耐酸化性マスクとしてフィールド酸
化を行うことにより、図９に示すように、図７のレチク
ルの遮光領域の直下の半導体基板の表面だけに、この遮
光領域と相似の矩形状の開口（素子形成領域）を有する
フィールド酸化面がシリコン基板の表面に形成されるこ
とになる。
うとする素子形成領域の形状を定める矩形状の遮光領域
が形成されると共に、この遮光領域の外側には透光領域
が形成されている。このレチクルを原版として用いるこ
とにより、図８の断面図に示すように、遮光領域の直下
の半導体基板の表面にだけ未露光のポジ型のレジストマ
スクを残し、この残されたレジストマスクを使用してエ
ッチングを行うことにより、その直下にだけ矩形状の耐
酸化性の窒化シリコン膜を残す。この残っている矩形状
の窒化シリコン膜を耐酸化性マスクとしてフィールド酸
化を行うことにより、図９に示すように、図７のレチク
ルの遮光領域の直下の半導体基板の表面だけに、この遮
光領域と相似の矩形状の開口（素子形成領域）を有する
フィールド酸化面がシリコン基板の表面に形成されるこ
とになる。
【０００５】
【発明が解決しようとする課題】ところが、実際に形成
される素子形成領域の形状は、矩形状ではなく、図１３
に例示するように、４隅が円弧状に湾曲した楕円形状と
なる。この理由を、図１０から図１２までを参照しなが
ら説明する。図１０中の各線分ａーａ’，ｂーｂ’，ｃ
ーｃ’に沿うレジスト中への透過光の強度分布を考察す
ると、図１１に示すように、理想的な階段状ではなく、
傾斜を有する。そして、四隅に接近するほど、図１２に
ｄーｄ’に沿う透過光の強度分布として例示するよう
に、Ｘ，Ｙ両方向からの合成光量は増大し、遮光領域中
への回り込みが顕著となる。この結果、図１３に例示す
るように、４隅ほど緩やかに湾曲した円弧状となる。
される素子形成領域の形状は、矩形状ではなく、図１３
に例示するように、４隅が円弧状に湾曲した楕円形状と
なる。この理由を、図１０から図１２までを参照しなが
ら説明する。図１０中の各線分ａーａ’，ｂーｂ’，ｃ
ーｃ’に沿うレジスト中への透過光の強度分布を考察す
ると、図１１に示すように、理想的な階段状ではなく、
傾斜を有する。そして、四隅に接近するほど、図１２に
ｄーｄ’に沿う透過光の強度分布として例示するよう
に、Ｘ，Ｙ両方向からの合成光量は増大し、遮光領域中
への回り込みが顕著となる。この結果、図１３に例示す
るように、４隅ほど緩やかに湾曲した円弧状となる。
【０００６】上記フィールド酸化膜を形成したのち、図
１４の断面図に示すように、シリコン基板の全面にゲー
ト酸化膜を形成するための酸化膜を形成し、続いて、ゲ
ート電極を形成するためのポリシリコンやＷＳｉ（タン
グステンシリサイド）などの導体層を形成する。この導
体層上にフォトレジストを形成したのち、ゲート電極の
形成領域のみを遮光領域とするフォトマスクを用いて露
光を行い、ゲート電極形成領域の真上の帯状のフォトレ
ジストのみを残し、これをフォトレジストをマスクとし
てエッチングを行うことにより、帯状のゲート電極とそ
の直下のゲート酸化膜層とを形成する。
１４の断面図に示すように、シリコン基板の全面にゲー
ト酸化膜を形成するための酸化膜を形成し、続いて、ゲ
ート電極を形成するためのポリシリコンやＷＳｉ（タン
グステンシリサイド）などの導体層を形成する。この導
体層上にフォトレジストを形成したのち、ゲート電極の
形成領域のみを遮光領域とするフォトマスクを用いて露
光を行い、ゲート電極形成領域の真上の帯状のフォトレ
ジストのみを残し、これをフォトレジストをマスクとし
てエッチングを行うことにより、帯状のゲート電極とそ
の直下のゲート酸化膜層とを形成する。
【０００７】ところが、上述のように、ゲート電極の形
成領域のみを遮光領域とするフォトマスクを用いて露光
を行う際に、図１４に示すように、フィールド酸化膜の
傾斜面上に形成された反射率の大きな導体層の傾斜面で
露光光が反射され、ゲート電極形成用のフォトマスクに
入射する。更に、図１３の平面図を参照すれば明らかな
ように、導体層の傾斜面はその左右両側と四隅とにわた
って凹状に湾曲しているため、これら凹状に湾曲してい
る傾斜面で生じた反射光は、ゲート形成領域の中心部分
に集中する。
成領域のみを遮光領域とするフォトマスクを用いて露光
を行う際に、図１４に示すように、フィールド酸化膜の
傾斜面上に形成された反射率の大きな導体層の傾斜面で
露光光が反射され、ゲート電極形成用のフォトマスクに
入射する。更に、図１３の平面図を参照すれば明らかな
ように、導体層の傾斜面はその左右両側と四隅とにわた
って凹状に湾曲しているため、これら凹状に湾曲してい
る傾斜面で生じた反射光は、ゲート形成領域の中心部分
に集中する。
【０００８】このため、遮光領域の直下のゲート形成領
域を覆っているポジ型のフォトレジストのうちこのゲー
ト形成領域の左右両側の中央部分が感光し、この結果、
中央部分が細ったゲート電極が形成される。この先細り
のゲート電極によって、このＭＯＳトランジスタの（閾
値電圧）や、ブレ−クダウン電圧の低下など素子特性が
劣化するという問題を生じさせていた。
域を覆っているポジ型のフォトレジストのうちこのゲー
ト形成領域の左右両側の中央部分が感光し、この結果、
中央部分が細ったゲート電極が形成される。この先細り
のゲート電極によって、このＭＯＳトランジスタの（閾
値電圧）や、ブレ−クダウン電圧の低下など素子特性が
劣化するという問題を生じさせていた。
【０００９】従って、本発明の目的は、上述したように
後続の工程で生じる反射光によるゲート電極の細りなど
を防止するために、素子形成領域の形成時にマスクパタ
ーンとほぼ同一形状の露光パターンをフォトレジストに
形成できる高性能の露光用マスク及びこの露光用マスク
を用いた高性能の半導体装置の製造方法を提供すること
にある。
後続の工程で生じる反射光によるゲート電極の細りなど
を防止するために、素子形成領域の形成時にマスクパタ
ーンとほぼ同一形状の露光パターンをフォトレジストに
形成できる高性能の露光用マスク及びこの露光用マスク
を用いた高性能の半導体装置の製造方法を提供すること
にある。
【００１０】
【課題を解決する為の手段】上記従来技術の課題を解決
する本発明の露光用マスクは、フォトレジストへの選択
的露光を行う露光システムの露光用マスクであって、遮
光領域の一部又は全部の外側に且つこの遮光領域に近接
して、この露光システムの限界解像度以下の幅を有する
補助遮光領域が形成されている。
する本発明の露光用マスクは、フォトレジストへの選択
的露光を行う露光システムの露光用マスクであって、遮
光領域の一部又は全部の外側に且つこの遮光領域に近接
して、この露光システムの限界解像度以下の幅を有する
補助遮光領域が形成されている。
【００１１】
【発明の実施の形態】本発明の好適な実施の形態によれ
ば、上記補助遮光領域は上記遮光領域の外縁からこの露
光システムの限界解像度以下の距離を保って形成されて
いる。本発明の他の好適な実施の形態によれば、上記遮
光領域は矩形状を呈し、上記補助遮光領域はＬ字状を呈
している。本発明の更に好適な実施の形態によれば、上
記遮光領域はＬＯＣＯＳ法を用いた素子分離が行われる
半導体集積回路の素子形成領域を形成するための遮光領
域である。
ば、上記補助遮光領域は上記遮光領域の外縁からこの露
光システムの限界解像度以下の距離を保って形成されて
いる。本発明の他の好適な実施の形態によれば、上記遮
光領域は矩形状を呈し、上記補助遮光領域はＬ字状を呈
している。本発明の更に好適な実施の形態によれば、上
記遮光領域はＬＯＣＯＳ法を用いた素子分離が行われる
半導体集積回路の素子形成領域を形成するための遮光領
域である。
【００１２】
【実施例】図１は、本発明の一実施例のレチクルを示す
平面図である。透光領域βで囲まれた遮光領域αの四隅
の外側に、この四隅に隣接するようにＬ字型の補助遮光
領域γが形成されている。各補助遮光領域γの幅は、こ
の露光システムの限界解像度以下の値に設定されてい
る。同様に、各補助遮光領域γと遮光領域αとの間隔も
この露光システムの限界解像度以下の値に設定されてい
る。
平面図である。透光領域βで囲まれた遮光領域αの四隅
の外側に、この四隅に隣接するようにＬ字型の補助遮光
領域γが形成されている。各補助遮光領域γの幅は、こ
の露光システムの限界解像度以下の値に設定されてい
る。同様に、各補助遮光領域γと遮光領域αとの間隔も
この露光システムの限界解像度以下の値に設定されてい
る。
【００１３】図２を参照すれば、補助遮光領域γを通ら
ない線分Ａ−Ａ’上の露光量の空間分布については、図
３に例示するようなものとなる。この図３の空間分布
は、従来技術の説明に関連して図１１に例示したものと
同一である。これに対して、補助遮光部γを通る図２中
の線分Ｂ−Ｂ’Ｃ−Ｃ’Ｄ−Ｄ’上の単一方向で見た露
光量の空間分布は、図４に例示するように、図３に例示
したものよりも急峻になる。そして、線分Ｂ−Ｂ’Ｃ−
Ｃ’Ｄ−Ｄ’上のＸ，Ｙ方向などの全方向からの合成に
よる露光量の空間分布は図５に例示するように、図４に
例示したものよりも更に急峻なものとなり、遮光領域下
への露光光線の回り込みが大幅に抑制される。
ない線分Ａ−Ａ’上の露光量の空間分布については、図
３に例示するようなものとなる。この図３の空間分布
は、従来技術の説明に関連して図１１に例示したものと
同一である。これに対して、補助遮光部γを通る図２中
の線分Ｂ−Ｂ’Ｃ−Ｃ’Ｄ−Ｄ’上の単一方向で見た露
光量の空間分布は、図４に例示するように、図３に例示
したものよりも急峻になる。そして、線分Ｂ−Ｂ’Ｃ−
Ｃ’Ｄ−Ｄ’上のＸ，Ｙ方向などの全方向からの合成に
よる露光量の空間分布は図５に例示するように、図４に
例示したものよりも更に急峻なものとなり、遮光領域下
への露光光線の回り込みが大幅に抑制される。
【００１４】上述のように、補助遮光領域の幅がこのレ
ジストの特性や現像液の特性などをも含めて決定される
露光システムの限界解像度以下の値に設定されている。
このため、各Ｌ字形状の補助遮光領域の直下のポジ型の
フォトレジストは十分に遮光されずにある程度感光し、
後続のエッチング処理によって融解除去される。すなわ
ち、目的とする矩形状のフォトレジストの四隅には、Ｌ
字形状のフォトレジストは形成されない。
ジストの特性や現像液の特性などをも含めて決定される
露光システムの限界解像度以下の値に設定されている。
このため、各Ｌ字形状の補助遮光領域の直下のポジ型の
フォトレジストは十分に遮光されずにある程度感光し、
後続のエッチング処理によって融解除去される。すなわ
ち、目的とする矩形状のフォトレジストの四隅には、Ｌ
字形状のフォトレジストは形成されない。
【００１５】また、上述したように、矩形状の遮光領域
の四つの角と、それぞれの直ぐ外側のＬ字形状の補助遮
光領域との間の距離がこの露光システムの上述した限界
解像度以下の値であるため、それぞれの間に形成されて
いるＬ字形状の透光領域δに入射する露光光量は、補助
遮光領域が存在しない従来のマスクに比べて、大幅に低
下する。この結果、矩形状の遮光領域αの四隅を通して
この遮光領域αの直下に回り込む露光量が大幅に低減さ
れ、フォトレジストには四隅が尖った矩形状の未感光領
域が形成される。
の四つの角と、それぞれの直ぐ外側のＬ字形状の補助遮
光領域との間の距離がこの露光システムの上述した限界
解像度以下の値であるため、それぞれの間に形成されて
いるＬ字形状の透光領域δに入射する露光光量は、補助
遮光領域が存在しない従来のマスクに比べて、大幅に低
下する。この結果、矩形状の遮光領域αの四隅を通して
この遮光領域αの直下に回り込む露光量が大幅に低減さ
れ、フォトレジストには四隅が尖った矩形状の未感光領
域が形成される。
【００１６】図６は、上記遮光領域αの四隅に形成する
補助遮光領域γの形状と寸法を示している。一例とし
て、Ｘ１＝Ｙ２、Ｘ２＝Ｙ２ と設定される。また、Ｘ
１、Ｘ２、Ｙ１、Ｙ２のいずれについても、露光システ
ムの限界解像力以下の値に設定される。
補助遮光領域γの形状と寸法を示している。一例とし
て、Ｘ１＝Ｙ２、Ｘ２＝Ｙ２ と設定される。また、Ｘ
１、Ｘ２、Ｙ１、Ｙ２のいずれについても、露光システ
ムの限界解像力以下の値に設定される。
【００１７】一例として、露光光線にｉ線（λ＝365 n
m）を用い、ＮＡ＝0.55の縮小投影露光装置を用いる場
合を想定すれば、このような露光装置や、レジストや、
現像液などの諸条件を考慮して得られる限界解像力は0.
55μｍとなる。この場合、Ｘ１＝Ｘ２＝Ｙ１＝Ｙ２＝0.
3 μｍに設定したレチクルを用いることにより、四隅が
尖った矩形状の未感光領域をフォトレジストに形成でき
る。
m）を用い、ＮＡ＝0.55の縮小投影露光装置を用いる場
合を想定すれば、このような露光装置や、レジストや、
現像液などの諸条件を考慮して得られる限界解像力は0.
55μｍとなる。この場合、Ｘ１＝Ｘ２＝Ｙ１＝Ｙ２＝0.
3 μｍに設定したレチクルを用いることにより、四隅が
尖った矩形状の未感光領域をフォトレジストに形成でき
る。
【００１８】この結果、図７から図１４までを参照しな
がら説明したように、フィールド酸化膜で囲まれた素子
形成領域内にＭＯＳトランジスタを形成する際に、ゲー
ト電極の中央部分の細りなどの問題が生じず、特性の良
好なＭＯＳトランジスタが製造できる。
がら説明したように、フィールド酸化膜で囲まれた素子
形成領域内にＭＯＳトランジスタを形成する際に、ゲー
ト電極の中央部分の細りなどの問題が生じず、特性の良
好なＭＯＳトランジスタが製造できる。
【００１９】以上、遮光領域αと補助遮光領域γとの間
隔、すなわち両者の間に形成される細い透光領域δの幅
を、この露光システムの限界解像力以下の値に設定する
場合を例示した。しかしながら、この発明の目的上、透
光領域δへの露光光線の入射量を低減できればよいこと
から、この透光領域δの幅を、この露光システムの限界
解像力よりも多少大きな値に設定することもできる。ま
た、フォトレジストの矩形状の未感光領域の四隅が多少
の丸みを帯びることを許容できる場合などにも、透光領
域δの幅を、この露光システムの限界解像力よりも多少
大きな値とすることができる。
隔、すなわち両者の間に形成される細い透光領域δの幅
を、この露光システムの限界解像力以下の値に設定する
場合を例示した。しかしながら、この発明の目的上、透
光領域δへの露光光線の入射量を低減できればよいこと
から、この透光領域δの幅を、この露光システムの限界
解像力よりも多少大きな値に設定することもできる。ま
た、フォトレジストの矩形状の未感光領域の四隅が多少
の丸みを帯びることを許容できる場合などにも、透光領
域δの幅を、この露光システムの限界解像力よりも多少
大きな値とすることができる。
【００２０】また、補助遮光領域の形状をＬ字状にする
構成を例示したが、この補助遮光領域の形状は２個の矩
形の組合せなど他の適宜な形状であってもよい。
構成を例示したが、この補助遮光領域の形状は２個の矩
形の組合せなど他の適宜な形状であってもよい。
【００２１】更に、補助遮光領域を矩形状の遮光領域の
四隅にのみ形成する構成を例示したが、必要に応じて、
全周の外側に連続して形成することもできる。
四隅にのみ形成する構成を例示したが、必要に応じて、
全周の外側に連続して形成することもできる。
【００２２】また、フォトレジストとしてポジ型レジス
トを使用する場合を例示したが、ネガ型レジストを使用
する場合にも同様に本発明を適用できることは勿論であ
る。
トを使用する場合を例示したが、ネガ型レジストを使用
する場合にも同様に本発明を適用できることは勿論であ
る。
【００２３】更に、ＬＯＣＯＳ手法によって素子分離さ
れる領域内にＭＯＳトランジスタを形成する際の問題点
を解決場合を例にとって本発明の露光用マスクを説明し
た。しかしながら、本発明の露光用マスクは、角部の先
鋭な正確な形状のフォトレジストの製造が必要な全ての
半導体集積回路などの微細構造を有する製品の製法に適
用できる。
れる領域内にＭＯＳトランジスタを形成する際の問題点
を解決場合を例にとって本発明の露光用マスクを説明し
た。しかしながら、本発明の露光用マスクは、角部の先
鋭な正確な形状のフォトレジストの製造が必要な全ての
半導体集積回路などの微細構造を有する製品の製法に適
用できる。
【００２４】また、露光用に光線を使用する場合を例に
とって本発明を説明したが光線の他に、電子線、Ｘ線、
イオン線などを使用することもできる。
とって本発明を説明したが光線の他に、電子線、Ｘ線、
イオン線などを使用することもできる。
【００２５】
【発明の効果】以上詳細に説明したように、本発明の露
光用マスクは、遮光領域の四隅の外側にこの露光システ
ムの限界解像度以下の幅を有する補助遮光領域が形成さ
れる構造であるから、四隅の二つの遮光領域によって囲
まれる四隅の透光領域に入射する露光量が減少し、これ
に伴いこの透光領域を通して遮光領域の直下に回り込む
露光量が減少する。この結果、鋭い四隅のフォトレジス
トを形成することが可能となり、フィールド酸化膜で分
離される素子形成領域内にＭＯＳトランジスタを形成す
る場合のゲート電極の細りなどの問題が有効に解決され
る。
光用マスクは、遮光領域の四隅の外側にこの露光システ
ムの限界解像度以下の幅を有する補助遮光領域が形成さ
れる構造であるから、四隅の二つの遮光領域によって囲
まれる四隅の透光領域に入射する露光量が減少し、これ
に伴いこの透光領域を通して遮光領域の直下に回り込む
露光量が減少する。この結果、鋭い四隅のフォトレジス
トを形成することが可能となり、フィールド酸化膜で分
離される素子形成領域内にＭＯＳトランジスタを形成す
る場合のゲート電極の細りなどの問題が有効に解決され
る。
【図１】本発明の一実施例の露光用マスクの一例を示す
平面図である。
平面図である。
【図２】上記実施例の露光マスクの直下の露光量の空間
分布の様子を説明するための概念図である。
分布の様子を説明するための概念図である。
【図３】上記実施例の露光マスクの直下の露光量の空間
分布の様子を説明するための概念図である。
分布の様子を説明するための概念図である。
【図４】上記実施例の露光マスクの直下の露光量の空間
分布の様子を説明するための概念図である。
分布の様子を説明するための概念図である。
【図５】上記実施例の露光マスクの直下の露光量の空間
分布の様子を説明するための概念図である。
分布の様子を説明するための概念図である。
【図６】上記実施例の露光用マスクにおける補助遮光領
域の形状、寸法及びこの補助遮光領域と遮光領域との間
隔を説明するための部分平面図である。
域の形状、寸法及びこの補助遮光領域と遮光領域との間
隔を説明するための部分平面図である。
【図７】従来の露光用マスクの一例を示す平面図であ
る。
る。
【図８】図７の露光用マスクを用いて作成されるフォト
レジストの形状を示す断面図である。
レジストの形状を示す断面図である。
【図９】図８のフォトレジストを用いて作成される窒化
シリコン膜と、この窒化シリコン膜を用いて作成される
フィールド酸化膜の構造を示す断面図である。
シリコン膜と、この窒化シリコン膜を用いて作成される
フィールド酸化膜の構造を示す断面図である。
【図10】上記従来の露光マスクの直下の露光量の空間分
布の様子を説明するための概念図である。
布の様子を説明するための概念図である。
【図11】上記従来の露光マスクの直下の露光量の空間分
布の様子を説明するための概念図である。
布の様子を説明するための概念図である。
【図12】上記従来の露光マスクの直下の露光量の空間分
布の様子を説明するための概念図である。
布の様子を説明するための概念図である。
【図13】上記従来の露光マスクを用いてフィールド酸化
膜で囲まれた素子形成領域を形成し、この領域内にＭＯ
Ｓトランジスタのゲート電極を形成する際の問題点を説
明するための平面図である。
膜で囲まれた素子形成領域を形成し、この領域内にＭＯ
Ｓトランジスタのゲート電極を形成する際の問題点を説
明するための平面図である。
【図14】上記従来の露光マスクを用いてフィールド酸化
膜で囲まれた素子形成領域を形成し、この領域内にＭＯ
Ｓトランジスタのゲート電極を形成する際の問題点を説
明するための断面図である。
膜で囲まれた素子形成領域を形成し、この領域内にＭＯ
Ｓトランジスタのゲート電極を形成する際の問題点を説
明するための断面図である。
α 遮光領域 β 透光領域 γ 補助遮光領域 δ 遮光領域と補助遮光領域とによって囲まれた透
光領域
光領域
Claims (6)
- 【請求項１】フォトレジストへの選択的露光を行う露光
システムの露光用マスクにおいて、 遮光領域の一部又は全部の外側に且つこの遮光領域に近
接して、この露光システムの限界解像度以下の幅を有す
る補助遮光領域が形成されたことを特徴とする露光用マ
スク。 - 【請求項２】 請求項１において、 前記補助遮光領域は、前記遮光領域の外縁からこの露光
システムの限界解像度以下の距離を保って形成されたこ
とを特徴とする露光用マスク。 - 【請求項３】 請求項１又は２において、 遮前記補助遮光領域は、前記遮光領域の角の部分にのみ
形成されることを特徴とする露光用マスク。 - 【請求項４】 請求項１乃至３において、 前記遮光領域は矩形状を呈し、前記補助遮光領域はＬ字
形状を呈しており、このＬ字形状の補助遮光領域は前記
遮光領域の四隅にのみ形成されたことを特徴とする露光
用マスク。 - 【請求項５】フォトリソグラフィー手法を用いて矩形状
の耐酸化性絶縁膜をシリコン基板上に形成し、この耐酸
化性絶縁膜を耐酸化性マスクとしてフィールド酸化を行
うことにより、フィールド酸化膜に囲まれた矩形状の素
子形成領域を形成し、この素子形成領域内にＭＯＳトラ
ンジスタを形成する半導体装置の製造方法において、 前記フォトリソグラフィー手法に用いる露光用マスクに
は、前記素子形成領域を定めるための矩形状の遮光領域
の少なくとも四隅を含む外側に、この露光システムの限
界解像度以下の幅を有する補助遮光領域が形成されたこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５において、 前記補助遮光領域は、前記遮光領域の外縁からこの露光
システムの限界解像度以下の距離を保って形成されたこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12176597A JPH10301256A (ja) | 1997-04-24 | 1997-04-24 | 露光用マスク及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12176597A JPH10301256A (ja) | 1997-04-24 | 1997-04-24 | 露光用マスク及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10301256A true JPH10301256A (ja) | 1998-11-13 |
Family
ID=14819339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12176597A Ceased JPH10301256A (ja) | 1997-04-24 | 1997-04-24 | 露光用マスク及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10301256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104281000A (zh) * | 2014-10-23 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种掩膜板 |
| CN113643963A (zh) * | 2021-06-30 | 2021-11-12 | 长江存储科技有限责任公司 | 3d存储器件的栅线缝隙图案化方法及曝光掩模 |
-
1997
- 1997-04-24 JP JP12176597A patent/JPH10301256A/ja not_active Ceased
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104281000A (zh) * | 2014-10-23 | 2015-01-14 | 京东方科技集团股份有限公司 | 一种掩膜板 |
| CN113643963A (zh) * | 2021-06-30 | 2021-11-12 | 长江存储科技有限责任公司 | 3d存储器件的栅线缝隙图案化方法及曝光掩模 |
| CN113643963B (zh) * | 2021-06-30 | 2024-05-14 | 长江存储科技有限责任公司 | 3d存储器件的栅线缝隙图案化方法及曝光掩模 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734506B2 (en) | Semiconductor device including a plurality of kinds of MOS transistors having different gate widths and method of manufacturing the same | |
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| US8541147B2 (en) | System and method of selective optical pattern enhancement for semiconductor manufacturing | |
| JP3363799B2 (ja) | デバイスの構造部分の配置方法およびデバイス | |
| US7745899B2 (en) | Photomask and its method of manufacture | |
| JPH10256394A (ja) | 半導体構造体およびデバイス | |
| EP0779556B1 (en) | Method of fabricating a semiconductor device | |
| JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
| KR19980025511A (ko) | 스티칭 노광 공정에 사용되는 마스크 | |
| JPH05343278A (ja) | 半導体装置の製造方法 | |
| US7419767B2 (en) | Phase-shifting mask and method of forming pattern using the same | |
| JPH11305415A (ja) | フォトマスクの製造方法 | |
| JPH10301256A (ja) | 露光用マスク及び半導体装置の製造方法 | |
| WO2001075943A2 (en) | Methods and structures for protecting reticles from esd failure | |
| JP2001042545A (ja) | 半導体装置の製造方法 | |
| JP4019491B2 (ja) | 露光方法 | |
| KR100222805B1 (ko) | 하프톤 위상 시프트 마스크를 사용한 반도체 디바이스의 제조 방법 | |
| JPH07106227A (ja) | 半導体装置の製造方法 | |
| JP2003140320A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
| KR970004429B1 (ko) | 위상 반전 마스크 및 그 제조 방법 | |
| JP2002072444A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002221782A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
| JP2001166451A (ja) | ３つの異なる位相シフト領域を有する位相シフトマスクおよびその製造方法 | |
| JPH1140670A (ja) | 半導体装置およびその製造方法 | |
| JPH05224397A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060105 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070920 |
|
| A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20080118 |