JPH0590903A - 分周回路 - Google Patents

分周回路

Info

Publication number
JPH0590903A
JPH0590903A JP3250757A JP25075791A JPH0590903A JP H0590903 A JPH0590903 A JP H0590903A JP 3250757 A JP3250757 A JP 3250757A JP 25075791 A JP25075791 A JP 25075791A JP H0590903 A JPH0590903 A JP H0590903A
Authority
JP
Japan
Prior art keywords
complex
limiter
multiplier
output signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3250757A
Other languages
English (en)
Other versions
JP2730346B2 (ja
Inventor
Osamu Ichiyoshi
修 市吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3250757A priority Critical patent/JP2730346B2/ja
Priority to US07/954,664 priority patent/US5311555A/en
Priority to DE69211468T priority patent/DE69211468T2/de
Priority to CA002079531A priority patent/CA2079531C/en
Priority to AU26097/92A priority patent/AU650170B2/en
Priority to EP92116738A priority patent/EP0535638B1/en
Publication of JPH0590903A publication Critical patent/JPH0590903A/ja
Application granted granted Critical
Publication of JP2730346B2 publication Critical patent/JP2730346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops
    • H04L2027/0048—Frequency multiplication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【構成】実部及虚部よりなる複素信号サンプル列を入力
しこの複素信号列の振幅を単位値に設定する第１のリミ
タ１と、この第１のリミタの出力信号と付属端子Ａから
入力される複素共役値Ａと複素乗算を行う第１の複素乗
算器２と、この第１の複素乗算器の出力信号を入力し付
属端子Ｂから入力される複素共役値Ｂと複素乗算を行う
第２の複素乗算器３とを有し、第２の複素乗算器の出力
信号が第２のリミタ４および１サンプル遅延器５を経由
して生成される複素共役値Ｂとなって付属端子Ｂに帰還
され、第２のリミタの出力信号が入力されてＮ乗の乗算
を行うＮ乗算回路６を経由して生成される複素共役値Ａ
となって付属端子Ａに帰還される。 【効果】従来法で生じた位相ジャンプなしに常に正しく
位相分周動作を行う回路が実現される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は分周回路に関し、特に複
素信号を位相分周する際に用いられる分周回路に関す
る。
【０００２】
【従来の技術】一般に複素信号の位相分周を含む分周回
路は、通信装置に広範にわたり用いられる。例えば図２
に示すＭ相ＰＳＫ信号の同期検波復調回路で、２０は受
信ＩＦ信号とほぼ等しい周波数の局部発振器、２１はπ
／２移相器、２２−１，２はミキサ、２３はＡ／Ｄ変換
器、２４はサンプルタイミング発生器、２５はＭ乗器、
２６はローパスフィルタ（ＬＰＦ）、２７はＭ分周器、
２８は遅延器、２９は復調用複素乗算器である。Ｍ乗器
２５の出力信号にあらわれる搬送波信号のＭ乗線スペク
トル成分はＬＰＦ２６によってＳ／Ｎを改善されＭ分周
器２７によってもとの位相の搬送波信号が再生される。
ここで使用されている従来のＭ分周器を図３に示す。図
３において、１１は複素信号の位相を求める変換テーブ
ル、１２は１／Ｎ分周器、１３，１４は余弦，正弦変換
テーブルである。今複素信号を（１）式で表現すると、
【０００３】
【０００４】変換テーブル１１は（ｘ，ｙ）からθを求
める変換テーブルである。又余弦変換テーブル１３は、
入力信号を位相として、この余弦値を発生する余弦ＲＯ
Ｍである。正弦変換テーブル１４は入力信号を位相とし
て、この正弦値を発生する正弦ＲＯＭである。
【０００５】Ｎ＝２の場合の従来の分周器の動作を図４
に示す。図４（ａ）に示すように、従来は入力位相がπ
から−πへ、あるいは、その逆に変化する場合には分周
出力に図４（ｂ），（ｃ）に示す２π／Ｎ（Ｎ＝２）だ
けの位相の跳びを生じる。これは単純に入力位相を１／
Ｎにする以上避けられず、実成分（余弦），虚部分（正
弦）ともに正しい波形を得る事ができなかった。
【０００６】
【発明が解決しようとする課題】上述したように従来の
分周器は１／Ｎ分周器において単純に入力位相を１／Ｎ
にしているので、位相の跳びを生ずる欠点がある。
【０００７】本発明の目的は従来の欠点を克服し、いか
なる入力位相変化に対しても正しく位相分周動作を行う
位相分周回路を実現することにある。
【０００８】
【課題を解決するための手段】本発明の分周器は実部及
び虚部よりなる複素信号サンプル列を入力しこの複素信
号列の振幅を単位値に設定する第１のリミタと、この第
１のリミタの出力信号と付属端子Ａから入力される複素
共役値Ａと複素乗算を行う第１の複素乗算器と、この第
１の複素乗算器の出力信号を入力し付属端子Ｂから入力
される複素共役値Ｂと複素乗算を行う第２の複素乗算器
とを有し、前記第２の複素乗算器の出力信号が第２のリ
ミタおよび１サンプル遅延器を経由して生成される前記
複素共役値Ｂとなって付属端子Ｂに帰還され、前記第２
のリミタの出力信号が入力されてＮ乗の乗算を行うＮ乗
算回路を経由して生成される前記複素共役値Ａとなって
付属端子Ａに帰還される。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。図１
において、１，４はリミタ、２，３は帰還信号入力用の
付属端子Ａ，Ｂを有する複素乗算器、５は１サンプル遅
延器、６はＮ乗算器である。リミタ１，４は一般に
（２）式で表される複素信号Ｗ（ｔ）のｒ（ｔ）を１と
して（３）式の形に変換する。
【００１０】
【００１１】
【００１２】この様に振幅を１に規格化すると一般に複
素乗算は（４）式のように表される。
【００１３】
【００１４】すなわち、単に位相の加算となる。この事
に注意して位相のみに着目した動作を図５のブロック図
に示す。ここで入出力信号の記号はそれぞれ入出力信号
の位相θi （ｔ），θ0 （ｔ）のＺ変換を表す。Ｚは
（５）式で表され、Ｔはサンプル周期である。
【００１５】
【００１６】図５より本回路の入出力伝達関数Ｔ（Ｚ）
を求めると（６）式となる。
【００１７】
【００１８】今、入力位相θi （ｔ）を（７）式とする
と入力信号，出力信号のＺ変換値はそれぞれ（８）式，
（９）式で表される。
【００１９】
【００２０】
【００２１】
【００２２】ｎ＝ｍにおける出力位相θ0 （ｍ）は（１
０）式で表される。
【００２３】
【００２４】Ｎ≧１故第２項は極めて急速に０に収束す
る。故に
【００２５】
【００２６】となり位相がＮ分周される。
【００２７】
【発明の効果】以上説明したように本発明は、図１に示
すリミタ１，４、複素乗算器２，３、１サンプル遅延器
５，Ｎ乗算回路６を備えることにより、次の効果が生じ
る。
【００２８】（１）従来法で生じた位相ジャンプなしに
常に正しく位相分周動作を行う回路が実現される。
【００２９】（２）ベースバンド処理による同期検波復
調回路が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】一般的な分周器を含む同期検波復調回路のブロ
ック図である。
【図３】従来の分周器のブロック図である。
【図４】従来例を説明する波形図である。
【図５】本実施例を説明する位相動作ブロック図であ
る。
【符号の説明】
１，４ リミタ ２，３ 複素乗算器 ５ １サンプル遅延器 ６ Ｎ乗算回路 １１ 変換テーブル １２ １／Ｎ分周器 １３ 余弦変換テーブル １４ 正弦変換テーブル ２０ 局部発振器 ２１ π／２移相器 ２２−１，２ ミキサ ２３ Ａ／Ｄ変換器 ２４ サンプルタイミング発生器 ２５ Ｍ乗器 ２６ ローパスフィルタ（ＬＰＦ） ２７ Ｍ分周器 ２８ 遅延器 ２９ 複素乗算器

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 実部及び虚部よりなる複素信号サンプル
    列を入力しこの複素信号列の振幅を単位値に設定する第
    １のリミタと、この第１のリミタの出力信号と付属端子
    Ａから入力される複素共役値Ａと複素乗算を行う第１の
    複素乗算器と、この第１の複素乗算器の出力信号を入力
    し付属端子Ｂから入力される複素共役値Ｂと複素乗算を
    行う第２の複素乗算器とを有し、前記第２の複素乗算器
    の出力信号が第２のリミタおよび１サンプル遅延器を経
    由して生成される前記複素共役値Ｂとなって付属端子Ｂ
    に帰還され、前記第２のリミタの出力信号が入力されて
    Ｎ乗の乗算を行うＮ乗算回路を経由して生成される前記
    複素共役値Ａとなって付属端子Ａに帰還されることを特
    徴とする分周回路。
JP3250757A 1991-09-30 1991-09-30 分周回路 Expired - Fee Related JP2730346B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP3250757A JP2730346B2 (ja) 1991-09-30 1991-09-30 分周回路
US07/954,664 US5311555A (en) 1991-09-30 1992-09-30 Phase divider for complex signals
DE69211468T DE69211468T2 (de) 1991-09-30 1992-09-30 Phasenteiler für komplexe Signale
CA002079531A CA2079531C (en) 1991-09-30 1992-09-30 Phase divider for complex signals
AU26097/92A AU650170B2 (en) 1991-09-30 1992-09-30 Phase divider for complex signals
EP92116738A EP0535638B1 (en) 1991-09-30 1992-09-30 Phase divider for complex signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3250757A JP2730346B2 (ja) 1991-09-30 1991-09-30 分周回路

Publications (2)

Publication Number Publication Date
JPH0590903A true JPH0590903A (ja) 1993-04-09
JP2730346B2 JP2730346B2 (ja) 1998-03-25

Family

ID=17212591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3250757A Expired - Fee Related JP2730346B2 (ja) 1991-09-30 1991-09-30 分周回路

Country Status (6)

Country Link
US (1) US5311555A (ja)
EP (1) EP0535638B1 (ja)
JP (1) JP2730346B2 (ja)
AU (1) AU650170B2 (ja)
CA (1) CA2079531C (ja)
DE (1) DE69211468T2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59410344D1 (de) * 1993-06-04 2004-01-29 Bosch Gmbh Robert Demodulator für RDS-Signale
JP2718398B2 (ja) * 1995-06-30 1998-02-25 日本電気株式会社 Ｃｄｍａ基地局送信装置
US5740207A (en) * 1995-10-19 1998-04-14 Northern Telecom Limited Complex signal limiting
US5896060A (en) * 1996-12-23 1999-04-20 Micron Technology, Inc. DPSK demodulator which may be used in an interrogator of a remote intelligence communication system
US6650264B1 (en) * 1999-03-10 2003-11-18 Cirrus Logic, Inc. Quadrature sampling architecture and method for analog-to-digital converters
KR100316777B1 (ko) * 1999-08-24 2001-12-12 윤종용 차세대 이동 통신 시스템에서의 폐쇄 루프 전송 안테나 다이버시티 방법 및 이를 위한 기지국 장치 및 이동국 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057759A (en) * 1976-06-23 1977-11-08 Gte Sylvania Incorporated Communication receiving apparatus
US4065722A (en) * 1976-12-27 1977-12-27 Glenayre Electronics, Ltd. Demodulation method and circuit for discretely modulated ac signals
US4092606A (en) * 1977-06-21 1978-05-30 Lovelace Alan M Acting Adminis Quadraphase demodulation
US4348641A (en) * 1980-01-08 1982-09-07 E-Systems, Inc. Digital baseband carrier recovery circuit
CA1288878C (en) * 1988-08-15 1991-09-10 John D. Mcnicol Timing and carrier recovery in tdma without preamable sequence
CA2008595C (en) * 1989-01-26 1995-03-07 Nec Corporation Coherent psk demodulator with adaptive line enhancer
US4989220A (en) * 1989-02-28 1991-01-29 First Pacific Networks Method and apparatus for demodulating a class of M-ary phase shift keyed (PSK) signals
US4943982A (en) * 1989-05-01 1990-07-24 Motorola, Inc. Baseband carrier phase corrector
US5056122A (en) * 1989-06-16 1991-10-08 Rockwell International Corporation Phase-shift keyed demodulation apparatus
JP2806997B2 (ja) * 1989-11-15 1998-09-30 株式会社日立製作所 復調器
JP2884792B2 (ja) * 1991-02-19 1999-04-19 日本電気株式会社 タイミング抽出装置

Also Published As

Publication number Publication date
CA2079531C (en) 1996-12-10
EP0535638B1 (en) 1996-06-12
EP0535638A2 (en) 1993-04-07
JP2730346B2 (ja) 1998-03-25
AU650170B2 (en) 1994-06-09
DE69211468D1 (de) 1996-07-18
AU2609792A (en) 1993-04-01
EP0535638A3 (en) 1993-08-04
US5311555A (en) 1994-05-10
DE69211468T2 (de) 1996-10-24

Similar Documents

Publication Publication Date Title
US6441694B1 (en) Method and apparatus for generating digitally modulated signals
JPH01212108A (ja) Ｓｓｂ信号発生器
JPH07321862A (ja) ディジタル変調波復調装置
JPH0590903A (ja) 分周回路
EP0695028B1 (en) Small-scale signal adding device and differential detecting device
JP2994836B2 (ja) 復調器のａｆｃ回路
CN1487709B (zh) 数据接收装置
JPS6331987B2 (ja)
JPH0779363B2 (ja) 遅延検波回路
JPS5892162A (ja) タイミング位相制御方法及びその装置
JP2765601B2 (ja) 復調回路
JPS6331985B2 (ja)
US6271738B1 (en) 90° phase generator
JP2936572B2 (ja) ディジタルｐｓｋ復調回路
JP2855915B2 (ja) 位相同期回路
JP2553643B2 (ja) キャリア同期装置
JPH05152850A (ja) デイジタル変調器およびデイジタル復調器
JP2876847B2 (ja) 位相同期回路
JPH0626345B2 (ja) Ｆｓｋ信号復調器
JPS59168752A (ja) 周波数検波装置
CA1066371A (en) Demodulator for frequency-shift keying system
KR20010036064A (ko) 통신 시스템에서의 주파수 및 타이밍 오차 검출 장치
JPS5974758A (ja) 多相ｐｓｋ変調回路
JPH02206263A (ja) 遅延検波回路
JPS59196655A (ja) 遅延検波回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971118

LAPS Cancellation because of no payment of annual fees