JPS6331985B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 この発明は、デイジタル信号処理によるデータ
復調装置等において、受信アナログ信号をＡ／Ｄ
変換器でデイジタル信号化する際のサンプリング
位相を受信アナログ信号に同期させるためのサン
プリング位相同期回路に関する。

発明の技術的背景とその問題点 近年、音声帯域の電話回線を用いたデータ伝送
モデム等に見られるように、ナイキストのロール
オフ特性を満たすべく波形伝送を行ない、これを
受信側でボーレイト（シンボル伝送速度）で自動
化等のデイジタル信号処理演算を施す場合が多く
見られるようになつている。このようにロールオ
フ・スペクトラムの重なりを許す場合、受信アナ
ログ信号をＡ／Ｄ変換回路でデイジタル信号化す
る際、受信アナログ信号に同期した正しい位相で
サンプリングを行なわないと、その後のデイジタ
ル信号処理演算が安定に行なわれないことが指摘
されている。このため、Ａ／Ｄ変換回路でのサン
プリング位相を受信アナログ信号に同期させる、
サンプリング位相同期回路と呼ばれるものが必要
となる。

第１図に従来のサンプリング位相同期回路の構
成を示し、第２図にそのタイミングチヤートを示
す。入力端子１に与えられる受信アナログ信号２
はＡ／Ｄ変換回路３でサンプリングパルス４によ
りサンプリングされた後、デイジタル信号５に変
換され、サンプリング位相誤差検出回路６に入力
される。サンプリング位相誤差検出回路６では、
まず受信アナログ信号２のボーレイト周波数_Bの
１／２に通過域が設定された狭帯域デイジタルフイ
ルタ７を介して乗算器８で２逓倍する。例えばデ
イジタル信号５が第２図ａに示す如くボーレイト
周波数_B＝１／Ｔの波形のサンプル値21であると
すると、フイルタ７の出力は S₁＝Acosπ_Bｔ（Ａ±１） ……(1) となり、乗算器８の出力は S₁ ²＝A²cos²π_Bｔ ＝A²（１＋coszπ_Bｔ）／２ ……(2) となる。この乗算器８の出力は通過域がボーレイ
ト周波数_Bに設定された狭帯域デイジタルフイル
タ９を通過し、第２図ｂに示す。

S₂＝A′cos2π_Bｔ ……(3) なる余弦波のサンプル値22となつて、位相比較回
路１０に与えられる。位相比較回路１０はさらに
発振回路１２から第２図ｃに示す S₃＝A″sin（2π_Bｔ＋Δθ） ……(4) なる基準信号S₃のサンプル値23が与えられること
によつて、 S₄＝BsinΔθ ……(5) なる位相誤差信号S₄を生成する。この誤差信号S₄
は低域通過フイルタ１１を介して発振回路１２の
制御入力となる。位相比較回路１０、低域通過フ
イルタ１１、発振回路１３はデイジタルPLL回
路１３を構成し、基準信号S₃がデイジタルフイル
タ９の出力S₃に位相同期するように動作する。こ
の結果、発振回路１２内の可変分周回路から出力
されるサンプリングパルス４の位相が受信アナロ
グ信号２のボーレイトに同期する。

ところで、第１図のデイジタルPLL回路１３
においてS₃が同期する位相はS₂に対して90゜ずれ
た所であるから、第２図ｃのサンプル値23はｔ＝
nT＋Ｔ／４（ｎ：整数）の位置で安定する。従つ
て、第２図ａ，ｂのサンプル値21、22もｔ＝nT
±Ｔ／４で安定化されることになるため、サンプ
リング位相、つまりサンプリングパルス４の位相
は最適サンプリング点ｔ＝nTから±Ｔ／４だけ
ずれるという問題があつた。すなわち、サンプリ
ング位相誤差検出回路６での位相誤差検出特性
は、サンプリング位相の最適位相からのずれを
Δとしたとき、第３図の曲線３０に示されるよ
うになり、位相角換算でπ／２だけの位相誤差
Δが残つてしまう。

従来では、このようなサンプリング位相のＴ／
４（π／２）のずれを除去する場合、第２図ａの
２１，２１′に示されるように、ボーレイト周波
数の4N倍（Ｎは整数）の周波数でサンプリング
する方法をとつていた。しかし、このようにサン
プリングレートを高くすることは、演算処理数、
ハードウエアの回路規模の増大を伴うことになり
好ましくない。

発明の目的 この発明の目的は、サンプリングレートを必要
以上に高くすることなく、サンプリング位相を最
適位相に制御できるサンプリング位相同期回路を
提供することである。

発明の概要 この発明は、サンプリング位相誤差検出回路
を、実質的に入力デイジタル信号を直交信号に変
換し、この直交２信号に非線形演算処理を施すこ
とにより、サンプリング位相誤差が零の点をサン
プリング位相安定位相点とせしめる位相誤差信号
を生成するように構成したことを特徴としてい
る。

発明の効果 この発明によれば、サンプリングレートが例え
ばボーレイト周波数の２倍の場合でも、サンプリ
ング位相は位相誤差が零の点で安定化され、従来
よりサンプリングレートを低くすることが可能と
なる。従つて、演算処理数およびハードウエアの
大幅な減少を図ることができる。

発明の実施例 第４図はこの発明の一実施例に係るサンプリン
グ位相同期回路の概略構成を示したもので、入力
端子４１には例えばデータ伝送モデムの受信部で
得られたベースバンド帯域の受信アナログ信号４
２が与えられる。この受信アナログ信号４２は
Ａ／Ｄ変換回路４３でサンプリングパルス４４に
よりサンプリングされ、ベースバンド帯域のデイ
ジタル信号４５に変換されて、サンプリング位相
誤差検出回路４６に入力される。この検出回路４
６はデイジタル信号４５からＡ／Ｄ変換回路４３
でのサンプリング位相誤差を検出し、位相誤差信
号を出力する。この位相誤差信号は雑音抑圧回路
４７を介して可変分周回路４８に与えられる。可
変分周回路４８は基準クロツク信号４９を分周し
てＡ／Ｄ変換回路４３へのサンプリングパルス４
４を生成する。そして、雑音抑圧回路４７を介し
て与えられる位相誤差信号により可変分周回路４
８の分周比が制御されることによつて、サンプリ
ングパルス４４の位相、すなわちＡ／Ｄ変換回路
４３のサンプリング位相が受信アナログ信号４２
に同期するように制御される。

サンプリング位相誤差検出回路４６は、デイジ
タルフイルタ５０と、演算回路６０とから構成さ
れる。デイジタルフイルタ５０は、例えば90゜位
相分割狭帯域フイルタであり、その具体的な構成
例を第５図に示す。

第５図において、５１，５５，５６，５７，５
８は係数乗算器、５２は加（減）算器で構成され
る合成回路、５３，５４は１サンプル遅延のため
のワード・メモリ、５９は減算器である。５１〜
５６は２次の巡回形デイジタルフイルタを構成し
ており、その伝送関数Ｆ（ｚ）はｂ、ｃ、ｄを係
数パラメータとして Ｆ（ｚ）＝ｂ／１＋cz^-1＋dz^-2 ……(6) で与えられ、係数パラメータの設計によつて通過
域が任意に設定され得るものである。例えばこの
２次巡回形デイジタルフイルタを受信アナログ信
号４２のボーレイトの２倍の倍速度で動作させれ
ば、ｃ＝０、ｄ≦１とすることにより_B／２
（_B：ボーレイト周波数）を通過域とする狭帯域
フイルタが実現される。

(6)式を用いて第５図の２つの出力x₁，x₂を求め
ると、 x₁＝z^-1・Ｆ ……(7) またx₂は係数乗算器５７，５８の係数値を1/2
とすると、 x₂＝１／２（z^-2−１）・Ｆ（ｚ） ＝１／２z^-1・Ｆ（ｚ）・（z^-1−ｚ） ＝X₁・z^-1−ｚ／２ ……(8) となる。(8)式にｚ＝e^j〓（但し、ｊ＝√−１、θは
サンプリング周波数で規格化された位相角）を代
入して、x¹，x²の周波数特性の違いをみると、 x₂／x₁＝−jsinθ ……(9) である。ここで、前記の２次巡回形デイジタルフ
イルタは通過域が_B／２、すなわちθ＝±π／２
に集中しているから、このようなフイルタの出力
に対して(9)式の特性は90゜位相シフトフイルタ特
性（ヒルベルト変換特性）の良い近似になつてい
ることがわかる。従つて、第５図の構成は90゜位
相分割狭帯域フイルタを実現しており、出力x₂は
x₁に対して直交相関係にある。なお、係数値1/2
の係数乗算器５７，５８は単なるビツトシフトに
よつて実現できるから、このための特別なハード
ウエアは不要である。

一般に、90゜位相分割フイルタは、入力に対し
並列に、例えば伝達関数が_N 〓^j=1 （a_ij−z^-1）／（１
−a_ijz^-1）（但し、ｉ＝１、２、Ｊ＝１、２、……
…Ｎ、z^-1は１サンプル遅延のためのｚ変換演算
子）で与えられる位相補正用の全通過フイルタを
設置し、これらの各フイルタの出力を互いに90゜
位相が異なるようパラメータa_ijを設計できること
が知られている。従つて、第４図のデイジタルフ
イルタ５０として用いられる90゜位相分割狭帯域
フイルタは、例えば_B／２を通過域とする狭帯域
フイルタに、上記全通過フイルタを並列に設ける
ことによつても実現できる。

一方、第４図の演算回路６０は90゜位相分割狭
帯域フイルタであるデイジタルフイルタ５０から
与えられる直交２信号x¹，x²に非線形演算処理を
施して、サンプリング位相誤差が零の点を安定位
相点とせしめるような位相誤差信号を生成するも
のであり、具体的には例えば第６図ａ，ｂ，ｃに
示されるような、乗算器６１または極性切換回路
６２または排他的論理和（EX−OR）回路６３
等によつて実現される。

次に、この実施例の動作を第７図、第８図を用
いて説明する。第７図ａはデイジタル信号４５の
波形例であり、ボーレイトＴ＝１／_B当り２つの
サンプル値71、72からなつている。このデイジタ
ル信号４５は90゜位相分割狭帯域フイルタである
デイジタルフイルタ５０により、 x₁＝Acosπ_Bｔ（Ａ＝±１） ……(10) なる同相信号と、 x₂＝Asinπ_Bｔ（Ａ±１） ……(11) なる直交相信号とからなる直交２信号に変換され
る。これら直交２信号x₁，x₂は演算回路６０に入
力される。演算回路６０が第６図ａに示す如き乗
算器６１とすると、その出力は時間的に連続した
波形で見ると、 x₃＝x₁・x₂ ＝A²／２・sin2π_Bｔ ……(12) で表わされ、また第７図ａの71、72に対応するサ
ンプル値で見ると、第７図ｂの73、74となる。こ
こで、演算回路６０を構成する乗算器６１がボー
レイトＴ当り１回に間引いて演算を行なうものと
すると、x₃のサンプル値は第７図ｂの73、74のい
ずれか一方の値、すなわち第８図ａの位相誤差検
出特性８１に示されるように、サンプリング位相
誤差Δに対してsinΔに比例した一定値を採る。

従つて、演算回路６０の出力に得られる位相誤
差信号x₃をボーレイト当り１回の割合で、例えば
通常の低域通過デイジタルフイルタによつて構成
される雑音抑圧回路４７を介して可変分周回路４
８に与えて、サンプリングパルス４４の位相を制
御すれば、第８図の位相誤差検出特性に従つて、
サンプリング位相はその位相誤差Δが零で安定
化して、受信アナログ信号４２に同期するように
なる。例えば位相誤差信号x₃として、第７図ｂ、
第８図ａの73のサンプル値を採用すると、ループ
はサンプリング位相を進めるように動作し、第８
図ａの73がΔ＝０付近になつて安定化する。こ
の場合、第７図ａの71が最適サンプリング位相点
Ｔ，２Ｔ，………でのサンプル値となる。一方、
位相誤差信号x₃として第７図ｂ、第８図ａの74の
サンプル値を採用する場合には、ループはサンプ
リング位相を遅らせるように動作し、74がΔ＝
０付近になつて安定化するから、第７図ａの72が
最適サンプリング位相点でのサンプル値となる。
このように、演算回路６０においてはデイジタル
フイルタ５０からボーレイト当り２回ずつ出力さ
れるサンプル値71、72のうちどちらを採用して位
相誤差信号x₃を得てもよい。

上記の説明では演算回路６０として第６図ａの
乗算器６１を用いたが、前述したように第６図ｂ
の極性切換回路６２またはｃのEX−OR回路６
３を用いてもよい。例えば極性切換回路６２を用
いた場合は、同相信号x₁の符号に従い直交相信号
x₂の極性を反転して位相誤差信号を得るようにす
ればよく、その場合の位相誤差検出特性は第８図
ｂの８２のようになる。また、EX−OR回路６
３を用いた場合は、第８図ｃの８３のようにな
る。第８図ｂ，ｃのいずれの場合も第８図ａと同
様、Δ＝０の最適位相点でサンプリング位相を
安定化することができる。

なお、第４図の雑音抑圧回路４７は低域通過デ
イジタルフイルタに代えて、ボーレイト周波数_B
を通過域とする狭帯域の高速通過デイジタルフイ
ルタを用いることもできる。その場合、位相誤差
信号x₃として、第７図ｂのサンプル値73、74をボ
ーレイトの２倍の速度で上記フイルタに入力し
て、ボーレイト周波数以外の雑音成分を抑圧し、
可変分周回路４８の制御を前述の如くボーレイト
当り１回の割合で行なえばよいことは明らかであ
る。雑音抑圧回路４７としては、低域通過形また
は高域通過の通常のデイジタルフイルタで構成す
る代りに、入力される位相誤差信号の正、負をそ
れぞれアツプ信号、ダウン信号に対応させたアツ
プダウンカウンタで実現することもできる。

また、上記説明では演算回路６０から雑音抑圧
回路４７を通して可変分周回路４８に最終的に与
えられる位相誤差信号のサンプル値をボーレイト
当り１回としたが、２回とすることも可能であ
る。この場合、演算回路６０または雑音抑圧回路
４７の出力は、第７図ｂの73、74の両サンプル値
であるが、これらは雑音成分を考えない限り振幅
は等しく、極性が互いに反転しているだけである
から、演算回路６０または雑音抑圧回路４７の出
力を交互に極性反転すればよい。すなわち、例え
ば演算回路６０を極性反転回路を含ませて構成
し、その出力を低域通過デイジタルフイルタから
なる雑音抑圧回路４７にボーレイトの２倍の速度
で入力するか、または雑音抑圧回路４７を高域通
過デイジタルフイルタと極性反転回路とで構成す
ればよい。このようにすると、演算処理数とハー
ドウエアは若干増加するが、サンプリング位相の
制御回数が増えるので、位相同期の初期引込み速
度を上げることができる。

この発明はその他種々変形して実施が可能であ
り、例えば第４図のデイジタルフイルタ５０とし
て90゜位相分割狭帯域フイルタの形態を直接採る
ことなく、サンプリング位相誤差検出回路４６に
先の実施例と同様の機能を持たしめることが可能
であることは、デイジタル信号処理技術の特質か
ら明らかである。第９図はサンプリング位相誤差
検出回路４６の他の構成例を示したもので、デイ
ジタルフイルタ５０は第５図に示した90゜位相分
割狭帯域デイジタルフイルタの構成要素の一部を
なす２次巡回型デイジタルフイルタのみによつて
構成されている。すなわち、９１，９５，９６は
係数乗算器、９２は合成回路、９３，９４はワー
ドメモリである。一方、演算回路６０はこの場
合、２つの乗算器９７，９８と、減算器９９とか
らなつてい。

前述したように、位相誤差信号x₃は直交２信号
x₁，x₂の乗算によつて得ることができるから、(8)
式より x₃∝x₁・x₂＝１／２F²（ｚ）z^-1（z^-2−１） ＝１／２｛H₁（ｚ）−H₂（ｚ）｝ ……（13） ここで、 H₁（ｚ）＝z^-1F（ｚ）・z^-2F（ｚ） ……（14） H₂（ｚ）＝Ｐ（ｚ）・z^-1F（ｚ） ……（15） で与えられる。（14）、（15）式中のＦ（ｚ）、z^-1F
（ｚ）、z^-2F（ｚ）はそれぞれ第７図におけるx₂₁，
x₁，x₂₂に対応するから、これらを演算回路６０
において乗算器９７，９８で互いに乗算し、その
結果を減算器９９で減算することにより、前記の
場合と同様の位相誤差信号が得られることは明ら
かである。

第１０図はこの発明をPM、直交AM、AM−
PM等の変調方式による直交変調信号に対して適
用した実施例であり、サンプリング位相誤差検出
回路の部分のみを示している。図において、端子
１０１，１０２には受信アナログ信号をＡ／Ｄ変
換回路を通して得たベースバンド帯域の直交デイ
ジタル信号が入力され、これらはそれぞれ第５
図、第６図あるいは第９図に示したと同様の構成
のデイジタルフイルタ１０３，１０４および演算
回路１０５，１０６を通して加算器１０７で合成
される。これによつて、加算器１０７の出力に直
交デイジタル信号のサンプリング位相誤差を示す
位相誤差信号１０８が得られる。

以上詳細に説明したように、この発明によれば
サンプリングレートを例えばボーレイト周波数の
２倍と、従来の1/2以下に下げることができ、演
算処理数、ハードウエアを減少させることが可能
である。また、前記実施例の如く位相誤差信号を
ボーレイト当り１回だけ出力するような構成をと
ることによつて、さらに演算処理数、構成要素を
減らすことも可能となる。

なお、この発明はサンプリングレートがボーレ
イト周波数の２倍の場合のみに適用され得るもの
ではなく、モデム等のシステム全体の設計上から
サンプリングレートをより高くした場合にも、適
用可能なことは勿論であり、その場合、デイジタ
ルフイルタ、雑音抑圧回路（高域通過フイルタの
場合）等の通過域を入力デイジタル信号の速度に
合わせて変更することによつて容易に対応させる
ことができる。

また、Ａ／Ｄ変換回路に入力されるアナログ信
号がパスバンド信号である場合、サンプリングレ
ートはボーレイト周波数の２倍よりもつと高い周
波数とする必要があるが、その場合はパスバンド
信号の復調出力を低いサンプリング周波数に変換
して、この発明のサンプリング位相同期回路を適
用すればよい。

【図面の簡単な説明】

第１図は従来のサンプリング位相同期回路の構
成図、第２図はその動作を説明するためのタイム
チヤート、第３図は同じく位相誤差検出特性を示
す図、第４図はこの発明の一実施例に係るサンプ
リング位相同期回路の概略構成図、第５図はこの
発明におけるサンプリング位相誤差検出回路で用
いるデイジタルフイルタの具体的構成例を示す
図、第６図はこの発明で用いる演算回路の具体的
構成例を示す図、第７図は同実施例の動作を説明
するためのタイムチヤート、第８図は同じくサン
プリング位相誤差検出特性を示す図、第９図はこ
の発明におけるサンプリング位相誤差検出回路で
用いるデイジタルフイルタおよび演算回路の他の
具体的構成例を示す図、第１０図はこの発明の他
の実施例におけるサンプリング位相誤差検出回路
の概略構成図である。 ４１……受信アナログ信号入力端子、４３……
Ａ／Ｄ変換回路、４６……サンプリング位相誤差
検出回路、４７……雑音抑圧回路、５０，１０
３，１０４……デイジタルフイルタ、６０，１０
５，１０６……演算回路、４８……可変分周回
路。

Claims (1)

1. 【特許請求の範囲】 １ 受信アタログ信号をＡ／Ｄ変換回路を通して
   得られたデイジタル信号から、前記Ａ／Ｄ変換回
   路におけるサンプリング位相の誤差を示す位相誤
   差信号を生成するサンプリング位相誤差検出回路
   を有し、上記位相誤差信号に基き前記サンプリン
   グ位相を前記受信アナログ信号に同期するように
   制御するサンプリング位相同期回路において、前
   記位相誤差検出回路は実質的に前記デイジタル信
   号を直交２信号に変換し、この直交２信号に非線
   形演算処理を施すことにより、前記サンプリング
   位相の誤差が零の点を前記サンプリング位相の安
   定位相点とせしめる位相誤差信号を生成すること
   を特徴とするサンプリング位相同期回路。 ２ サンプリング位相誤差検出回路は、前記デイ
   ジタル信号を入力とし直交２信号を得る90゜位相
   分割狭帯域デイジタルフイルタと、このフイルタ
   によつて得られる直交２信号を非線形演算処理し
   て位相誤差信号を得る演算回路とから構成される
   ことを特徴とする特許請求の範囲第１項記載のサ
   ンプリング位相同期回路。 ３ 90゜位相分割狭帯域デイジタルフイルタは、
   ２次巡回形デイジタルフイルタを含み、このフイ
   ルタの出力に線形変換を施して直交２信号を得る
   ものであることを特徴とする特許請求の範囲第２
   項記載のサンプリング位相同期回路。 ４ 演算回路は90゜位相分割狭帯域デイジタルフ
   イルタからの直交２信号を乗算する乗算器、また
   はこの直交２信号の一方の信号の符号により他方
   の信号の極性を反転させる極性切換回路、または
   この直交２信号を両入力とする排他的論理和回路
   であることを特徴とする特許請求の範囲第２項記
   載のサンプリング位相同期回路。 ５ Ａ／Ｄ変換回路は、受信アナログ信号のボー
   レイト周波数の２倍の周波数でサンプリングを行
   なうものであることを特徴とする特許請求の範囲
   第１項記載のサンプリング位相同期回路。 ６ サンプリング位相誤差検出回路は、位相誤差
   信号を受信アナログ信号のボーレイト当り１回ず
   つ出力するものであることを特徴とする特許請求
   の範囲第１項または第２項記載のサンプリング位
   相同期回路。