JPH05304722A - 電力保持型集積回路 - Google Patents

電力保持型集積回路

Info

Publication number
JPH05304722A
JPH05304722A JP4330122A JP33012292A JPH05304722A JP H05304722 A JPH05304722 A JP H05304722A JP 4330122 A JP4330122 A JP 4330122A JP 33012292 A JP33012292 A JP 33012292A JP H05304722 A JPH05304722 A JP H05304722A
Authority
JP
Japan
Prior art keywords
integrated circuit
power
connection
time interval
predetermined time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4330122A
Other languages
English (en)
Inventor
Hubert Utz
ウッツ フーベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH05304722A publication Critical patent/JPH05304722A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】 【目的】 外部事象の直後及びその後の所定時間間隔だ
け電力を消費するような集積回路を提供し、不必要な電
力消費を防止する。 【構成】 電力保持用の集積回路を開示する。この集積
回路は外部事象に応答したときにだけ外部電源に接続さ
れる。初期の電力接続は外部事象に応答してなされる。
集積回路上の素子が初期電力接続を検出する。初期電力
接続の検出後、集積回路内部のスイッチを閉じ、集積回
路によって実行すべき機能に充分な所定時間間隔の間、
電源を集積回路に接続する。その後、接続は終了され、
他の外部事象に応答するまで再設定されることはない。
故に、電力は必要なときだけ消費され、この結果電源は
保持される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路の消費電力の最
小化に関する。更に言えば、本発明は、外部事象直後の
限定された時間及びその後の所定時間間隔だけ電力を利
用することによって、電力を保存する集積回路に関す
る。
【０００２】
【従来の技術】集積回路、即ちチップは、外部電源に頼
ってその内部機能を実行する。一般にこの外部電源は、
チップが常に電力を要求しているか否かに係わらず、連
続的にチップに電力を与える。この結果、バッテリであ
るような場合、この電源は不必要に消耗するかもしれな
い。バッテリ電力の保持は多くの電気分野で非常に重要
である。従来では、このようなバッテリ電力の保持を、
チップ外部の素子に頼ろうとしてきた。これらの素子は
比較的高価であり、しかもその取り付けは不便であっ
た。
【０００３】
【発明の概要】従って、本発明の主な目的は、集積回路
によって消費される電力を制限するような方法及び装置
を提供することである。これに関連した本発明の目的
は、必要なときにのみ、即ち外部事象直後及びその後の
所定時間間隔だけ電力を消費するような集積回路を提供
することである。
【０００４】これら及び他の目的は電力保持型集積回路
によって達成される。この集積回路は外部事象に応答し
たときだけその外部電源に結合される。初期の電力接続
は外部事象に応答したときになされる。集積回路上の素
子がこの初期電力接続を検出する。初期電力接続の検出
後、集積回路によって実行されるべき機能にとって充分
な所定時間間隔の間だけ集積回路内部のスイッチを閉
じ、そうして電源を集積回路に結合する。その後、この
接続は終了され、他の外部事象まで再び初期化されるこ
とはない。故に、必要な場合のみ電力が消費され、この
結果電源が保持されることになる。
【０００５】
【実施例】図１に本発明による電力保持型集積回路パッ
ケージ２０が示されている。パッケージ２０はハウジン
グ２４内に位置づけられた集積回路、即ちチップ２２を
備える。ハウジング２４は集積回路２２を外部素子に結
合する複数のピン２６を備える。外部素子は入力信号を
集積回路２２に送信する。入力信号に応答して集積回路
２２は幾つかの機能を実行し、且つ出力信号を発生す
る。集積回路２２は、ピン２６を通じて結合されたバッ
テリ２８によって電力を受ける。
【０００６】従来技術では、バッテリ２８は絶えず電力
を集積回路２２に与えていた。この方法では、殆どの集
積回路が断続的にだけ電力を必要とするような場合に
も、一定の電力が供給されることとなって問題である。
この結果、バッテリ２８からの電力は不必要に消費され
る。ほとんど全ての状況においてバッテリ電力の保持は
非常に有用である。
【０００７】これらの問題は本発明の開示技術によって
回避される。本発明では、電力は断続的に、即ち外部事
象直後及びその後の所定時間間隔に消費される。この結
果、電力はそれが必要とされたときにのみ、つまり、集
積回路２２が機能を実行するときのみ、消費される。本
発明においては、消費電力の制御はボード上のチップで
管理されているため、消費電力の制限のために外部素子
は必要とされない。
【０００８】本発明の利点は以下の方法によって実現さ
れる。複数のスイッチ３０はピン２６を通じてパッケー
ジ２０に接続されている。これらのスイッチが外部事象
を監視する。外部事象とは、ボタンに触れること、外部
回路からの信号、若しくはパッケージ２０外部で発生す
る他の類似事象である。集積回路２２からの動作を必要
とするような外部事象が発生すると、スイッチ３０の中
の１つが瞬間的に閉じ、抵抗３２、スイッチ３０、ライ
ン３３及びＮＰＮトランジスタ３４を通じてＶＣＣから
ＶＳＳに閉回路が形成される。
【０００９】トランジスタ３４は、チップ２２の内部回
路に接続され若しくは付与される電力をイネーブルする
ようなチップ２２内部のスイッチである。トランジスタ
３４を開いた場合、チップの内部ＶＳＳノード３５は浮
動状態（floating) のままであり、それ故、ＶＣＣノー
ド３６とほぼ同電位に上昇する。トランジスタ３４を閉
じた場合、トランジスタを通じるような電流が流れ、Ｖ
ＳＳ内部ノード３５は、バッテリ２８のＶＳＳ低電気ノ
ードとほぼ同電位に保持される。当業者には明かなよう
に、ＭＯＳ及びＣＭＯＳ集積回路では、ＮＰＮトランジ
スタ３４はライン３３及び３９によってゲート制御され
たＮＭＯＳトランジスタ、若しくは同一の信号によって
ゲート制御された一対の相補ＮＭＯＳ／ＰＭＯＳトラン
ジスタ及びその相補のいづれかによって置換される。
【００１０】スイッチ３０の中の１つを閉じるような外
部動作はトランジスタ３４をオン状態とするような初期
接続を作り出す。一般に、トランジタ３４がオン状態に
されると、ノード３５は低状態に引っ張られ、こうして
チップ２２内の回路素子を作動させることが可能とされ
る。不活性状態から活性状態への変移は作動モニタ３７
によって検出される。作動モニタ３７はトランジスタを
通じる電流流れの存在を関知するようなトランジスタ若
しくは他の素子である。作動モニタ３７は、不活性状態
から活性状態への変移が検出されたときはいつでもカウ
ンタ３８を初期化する。図示されているように、外部事
象から引き出された信号は、チップ２２内部の回路によ
っても用いられるであろう。
【００１１】カウンタ３８はライン３９に信号を出力
し、カウンタ３８によって決定された所定時間間隔の
間、トランジスタ３４のベースに与えられる電流をイネ
ーブルする。カウンタ３８は、一般には、初期的に発生
されたクロック信号（図示せず）によって決定される速
度で初期値を減少させるようなダウンカウンタである。
また、カウンタ３８はＲＣ回路であってもよく、このＲ
Ｃ回路は所定の減衰速度を備え、初期電圧レベルがスレ
ッショルドレベル以下に降下したときにライン３９への
電流供給を遮断するような比較器を備える。
【００１２】ライン３９を通じて提供される「第２電力
接続」は、チップの内部回路素子に電力を保持するため
に必要とされる。なぜなら、スイッチ３０は、その作動
後は解放位置に留置され、チップへの初期電力接続を切
断してしまうためである。第２電力接続はスイッチバウ
ンシング(switch bouncing) の問題を効果的に除去す
る。
【００１３】トランジスタ３４は、カウンタ３８によっ
て決定された継続時間の間そのままである。この結果、
バッテリ２８からの電力はこの時間間隔の間、集積回路
２２上のいずれかの機能素子４０に利用することができ
るであろう。従って、外部事象の時間からカウンタ３８
によって決定されたその後の所定時間間隔までは、電力
を集積回路２２に利用することができるであろう。この
時間間隔は集積回路２２によって実行されるべき機能を
完了するのに充分であろう。
【００１４】より好ましい実施例では、作動モニタ３７
はスイッチ３０に関連するような入力事象信号の少なく
とも幾つかを監視すると共に、外部事象信号が受信され
る毎にカウンタ３８をその初期値にリセットする。この
方法では、最後の事象信号の受信後に所定量の時間が経
過するまで、電力はチップの内部回路素子に継続して続
して与えられるであろう。この動作方法は、チップへの
電力が遮断される前に全ての事象信号が処理されること
を確実なものとし、且つ、外部事象信号が急速に連続し
て受信された場合の不必要なパワーアップ及びパワーダ
ウンサイクルを防止するために用いることができる。
【００１５】図２は代替実施例であり、この実施例にお
いてトランジスタ３４は、２つのスイッチ即ちトランジ
スタ３４及び４４に置換されている。トランジスタ３４
は外部事象信号が受信されたときはいつでも初期電力接
続を形成し、トランジスタ４４はライン３９上のカウン
タの出力信号によってイネーブルされて所定の時間間隔
の間だけチップ２２への電力を保持する。いづれの実施
例においても必要とされた場合にのみバッテリ２８から
電力が引き出される。これはバッテリの電力を保持す
る。
【００１６】図３は本発明の代替実施例を示しており、
この実施例では、カウンタはソフトウエアスイッチ、即
ちトリガによってリセットされる。取り分け、図３の実
施例においては、ＣＰＵ回路５０は不活性状態から活性
状態への回路２２の変移を関知し、そのような変移が検
出された場合にはカウンタ３８にリセット信号を送信す
る。上で述べた実施例と同様に、カウンタ３８はリセッ
トされる度に所定量の時間だけ回路の電力接続を保持す
る。ＣＰＵ回路５０はまた、スイッチ３０に関連するよ
うな入力事象信号の中の少なくとも幾つかを監視し、外
部事象信号が受信される度にカウンタ２８をその初期値
にリセットする。
【００１７】更に、ＣＰＵ５０は、メモリ５２及び記憶
されたソフトウエア５４によって所定の機能を実行す
る。カウンタ３８によって定められた時間間隔では完了
されないような機能をソフトウエア５４が実行する場合
は、ソフトウエアはカウンタ３８をリセットするための
１つ若しくは２つ以上のイン・ライン「カウンタリセッ
ト」命令を備えていなければならない。ソフトウエア５
４の各「カウンタリセット」命令によってＣＰＵ５０は
リセット信号をカウンタ３８に送信する。この結果、所
定のソフトウエア機能を実行するに充分な時間間隔の
間、チップ２０に電力が供給されるであろう。
【００１８】ここに開示した実施例は、グランド若しく
はＶssを切り換えるものである。スイッチングＶssを含
む代替実施例でもよいことは当業者には明かであろう。
図４の（ａ）及び４の（ｂ）には、このための１つの適
当な実施例が示されている。
【図面の簡単な説明】
【図１】本発明による電力保持型集積回路を示す図。
【図２】図１の回路の代替実施例を示す図。
【図３】カウンタを再トリガするためにソフトウエアを
利用するような図１の回路の代替実施例を示す図。
【図４】Ｖccスイッチングを備える本発明の代替実施例
を示す図。
【符合の説明】
２０ 電力保持型集積回路パッケージ ２２ 集積回路 ２４ ハウジング ２６ ピン ３０ スイッチ ３２ 抵抗 ３４ トランジスタ ３５ ノード ３６ ノード ３７ 作動モニタ ３８ カウンタ ４４ トランジスタ ５０ ＣＰＵ回路 ５４ ソフトウエア

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電力保持型集積回路において、 外部事象に応答して前記集積回路を電源に接続するよう
    な集積回路内部の集積スイッチ手段と、 前記集積スイッチ手段に接続され、前記集積スイッチ手
    段を閉じた状態に維持して前記外部事象後の所定時間間
    隔の間だけ前記電源と前記集積回路との間の接続を維持
    するようなタイミング手段と、を備えることを特徴とす
    る電力保持型集積回路。
  2. 【請求項２】 請求項１記載の装置において、前記タイ
    ミング手段は前記所定時間間隔を決定するようなカウン
    タを備える装置。
  3. 【請求項３】 請求項２記載の装置において、前記タイ
    ミング手段は各前記外部事象に応答して前記カウンタを
    再初期化する手段を備え、前記集積スイッチ手段は前記
    外部事象の最後の１つから前記所定時間間隔が経過する
    まで前記電源と前記集積回路との間の接続を保持するよ
    うな装置。
  4. 【請求項４】 電力保持型集積回路において、 外部事象に応答したときにのみ集積回路を電源に接続す
    るような前記集積回路内部の集積スイッチ手段であっ
    て、前記電源の前記集積回路への接続によって初期電力
    接続を作り出す集積回路手段と、 前記初期電力接続を検出する作動モニタ手段と、 前記作動モニタ手段に接続され、前記初期電力接続を保
    持し且つ前記初期電力接続後の所定時間間隔の間に存在
    する第２電力接続を前記電源と前記集積回路の間に提供
    する手段と、を備えることを特徴とする電力保持型集積
    回路。
  5. 【請求項５】 請求項４記載の装置において、前記提供
    手段はカウンタを備える装置。
  6. 【請求項６】 電力保持型集積回路パッケージにおい
    て、 ハウジングと、 前記ハウジング内部に位置付けられていて、電力接続用
    トランジスタ、カウンタ、作動モニタ、及び少なくとも
    １つの機能素子を備えるような集積回路と、 前記ハウジングから突出し、前記集積回路と複数の外部
    デバイスとの間に電気接続を提供するような複数のピン
    と、但し、前記外部デバイスは複数のスイッチと電源と
    を含み、前記スイッチの各々は外部事象によって作動さ
    れ、且つ前記電源と前記電力接続用トランジスタの間に
    初期接続を引き起こすものであり、 前記作動モニタは、前記電力接続用トラジスタを作動す
    る信号を前記カウンタによって決定された時間間隔の間
    発生することによって前記初期接続に応答することを特
    徴とする電力保持型集積回路。
  7. 【請求項７】 請求項６記載の電力保持型集積回路にお
    いて、前記作動モニタは、前記外部事象の最後の１つか
    ら前記所定時間間隔が経過するまで前記電力接続用トラ
    ンジスタの作動を保持することによって前記外部デバイ
    ススイッチの少なくとも１つの各作動に応答するような
    手段を備える電力保持型集積回路。
  8. 【請求項８】 集積回路によって消費電力を減少させる
    方法において、前記方法は、 前記集積回路内部の集積スイッチ回路を閉じて前記外部
    事象に応答して前記集積回路を電源に接続する段階と、 前記集積スイッチ回路を閉じた状態に保持して、前記外
    部事象の所定時間間隔の間のみ前記電源と前記集積回路
    の間の接続を保持する段階と、を備えることを特徴とす
    る方法。
  9. 【請求項９】 請求項８記載の方法において、 前記外部事象後の前記集積回路と前記電源との間の初期
    電力接続を検出する段階と、 前記初期電力接続後の所定時間間隔の間、前記電源を前
    記集積回路に接続し、前記初期電力を保持する第２電力
    接続を作り出す段階と、を備える方法。
  10. 【請求項１０】 請求項８記載の方法において、前記保
    持段階は、 前記外部事象の最後の１つから前記所定の時間間隔が経
    過するまで前記集積スイッチ回路を閉じた状態に保持す
    ることによって、前記所定時間間隔の終了前に発生した
    所定の外部事象に応答する段階と、を含む方法。
JP4330122A 1991-12-23 1992-12-10 電力保持型集積回路 Pending JPH05304722A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81311391A 1991-12-23 1991-12-23
US07/813113 1991-12-23

Publications (1)

Publication Number Publication Date
JPH05304722A true JPH05304722A (ja) 1993-11-16

Family

ID=25211488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4330122A Pending JPH05304722A (ja) 1991-12-23 1992-12-10 電力保持型集積回路

Country Status (4)

Country Link
US (1) US5481222A (ja)
EP (1) EP0549165A2 (ja)
JP (1) JPH05304722A (ja)
KR (1) KR930015336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003594A (ja) * 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475510B2 (ja) * 1994-08-09 2003-12-08 ヤマハ株式会社 省電力機能付き集積回路
KR970008512B1 (ko) * 1994-11-30 1997-05-24 엘지전자 주식회사 절전기능 자동 감지 장치
DE69522928T2 (de) * 1994-12-02 2002-04-11 Koninklijke Philips Electronics N.V., Eindhoven Schaltung zur Kopplung von Kommunikations-Bussen
TW327707B (en) * 1995-05-18 1998-03-01 Motorola Inc Method for producing power consumption in a portable electronic device with a liquid crystal display screen
TW302583B (en) * 1996-03-05 1997-04-11 Microchip Tech Inc Integrated voltage regulating circuit useful in high voltage electronic encoders
US5771267A (en) * 1996-10-08 1998-06-23 Lsi Logic Corporation Burn-in activity monitor
US5867038A (en) * 1996-12-20 1999-02-02 International Business Machines Corporation Self-timed low power ratio-logic system having an input sensing circuit
FR2805685B1 (fr) * 2000-02-28 2002-05-31 Peugeot Citroen Automobiles Sa Systeme d'interface pour une station locale d'un reseau de transmission d'informations embarque a bord d'un vehicule automobile
US6931559B2 (en) * 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
US7281140B2 (en) 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
US7096145B2 (en) * 2002-01-02 2006-08-22 Intel Corporation Deterministic power-estimation for thermal control
US6762629B2 (en) 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US6908227B2 (en) 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559072A (en) * 1968-03-18 1971-01-26 Arvin Ind Inc Electronic shut-off timers
GB1256638A (ja) * 1969-08-02 1971-12-08
US3719836A (en) * 1971-06-23 1973-03-06 C Possell Pressure sensitive sensor and control unit and method of using same
US3736569A (en) * 1971-10-13 1973-05-29 Ibm System for controlling power consumption in a computer
US3965743A (en) * 1974-05-28 1976-06-29 American Medical Electronics Corporation Automatic on-off electronic switch
US4174541A (en) * 1976-12-01 1979-11-13 Raytheon Company Bipolar monolithic integrated circuit memory with standby power enable
US4112764A (en) * 1977-01-12 1978-09-12 Johnson & Johnson Automatic on/off digitally timed electronic switch
US4107553A (en) * 1977-04-25 1978-08-15 General Electric Company Timer control circuit
JPS5459340U (ja) * 1977-10-04 1979-04-24
US4288831A (en) * 1978-02-27 1981-09-08 Motorola, Inc. Shutdown circuit for a switching power supply
US4279020A (en) * 1978-08-18 1981-07-14 Bell Telephone Laboratories, Incorporated Power supply circuit for a data processor
US4381552A (en) * 1978-12-08 1983-04-26 Motorola Inc. Stanby mode controller utilizing microprocessor
DE2911998C2 (de) * 1979-03-27 1985-11-07 Robert Bosch Gmbh, 7000 Stuttgart Stromversorgung für einen Mikroprozessor, der elektrische Einrichtungen, insbesondere eines Kraftfahrzeuges steuert
US4274034A (en) * 1979-10-15 1981-06-16 C&D Enterprises Glow plug driver
JPS5833293A (ja) * 1981-08-21 1983-02-26 カシオ計算機株式会社 電子楽器における節電装置
US4598383A (en) * 1981-12-28 1986-07-01 Texas Instruments Incorporated Combination of a data processor with a switch means
US4538074A (en) * 1983-08-24 1985-08-27 Healthcheck Corporation Power switch
US4698748A (en) * 1983-10-07 1987-10-06 Essex Group, Inc. Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity
US4999516A (en) * 1989-07-17 1991-03-12 At&E Corporation Combined bias supply power shut-off circuit
US4964121A (en) * 1989-08-30 1990-10-16 Motorola, Inc. Battery saver for a TDM system
US5095308A (en) * 1990-01-09 1992-03-10 Southern Marine Research, Inc. Transceiver with battery saver and method of using same
US5184031A (en) * 1990-02-08 1993-02-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003594A (ja) * 2012-05-25 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法

Also Published As

Publication number Publication date
US5481222A (en) 1996-01-02
EP0549165A2 (en) 1993-06-30
KR930015336A (ko) 1993-07-24
EP0549165A3 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
US6367024B1 (en) Low power power-on reset circuitry having dual states
US5300831A (en) Logic macro and protocol for reduced power consumption during idle state
US6586963B2 (en) Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same
JPH05304722A (ja) 電力保持型集積回路
US5781062A (en) Semiconductor integrated circuit
CN107925261B (zh) Usb功率输送耗尽电池控制
US20140097873A1 (en) Power-on-reset (por) circuit with zero steady-state current consumption and stable pull-up voltage
JP2772522B2 (ja) パワーオン信号発生回路
JPH06245409A (ja) 電源損失センサ
US20180329721A1 (en) Stand-by mode of an electronic circuit
JP2010114484A (ja) 電子回路及び無線通信システム
KR20010060239A (ko) 입출력 포트의 보전성을 유지하면서 전원이 차단되는 코어로직을 갖는 마이크로 컨트롤러
US5894240A (en) Reset methods and apparatus for microcontrollers having bidirectional reset lines
JPH07236180A (ja) 論理装置を活性化するための装置
JPH06204832A (ja) 電源立上り検出回路
US20030042946A1 (en) Circuit to eliminate bus contention at chip power up
US6566919B2 (en) Power on circuit for generating reset signal
KR100686933B1 (ko) 반도체 소자의 전원 안정화 회로
JPH08233914A (ja) マイクロコントローラのテスト回路
WO1997014218A1 (en) Gatable level-pulling circuit
JPH09319835A (ja) Ｉｃカード
JPH0653810A (ja) 半導体集積回路
JP2804119B2 (ja) 自己動作監視機能を有した火災感知器
JP2626165B2 (ja) 半導体装置のリセット回路
JP2608368B2 (ja) 電子装置