JPH0653810A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0653810A JPH0653810A JP4202137A JP20213792A JPH0653810A JP H0653810 A JPH0653810 A JP H0653810A JP 4202137 A JP4202137 A JP 4202137A JP 20213792 A JP20213792 A JP 20213792A JP H0653810 A JPH0653810 A JP H0653810A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- resistor
- integrated circuit
- semiconductor integrated
- down resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、レジューム中の半導体集積回
路の消費電力を低減し、半導体集積回路を用いた情報処
理機器全体の消費電力をも低減することにある。 【構成】入力バッファまたは出力バッファのプルアップ
抵抗またはプルダウン抵抗を、外部端子からの情報また
は前記半導体集積回路のレジスタなど情報を保持する回
路の情報により、前記プルアップ抵抗からプルダウン抵
抗に、またはプルダウン抵抗からプルアップ抵抗に変更
する
路の消費電力を低減し、半導体集積回路を用いた情報処
理機器全体の消費電力をも低減することにある。 【構成】入力バッファまたは出力バッファのプルアップ
抵抗またはプルダウン抵抗を、外部端子からの情報また
は前記半導体集積回路のレジスタなど情報を保持する回
路の情報により、前記プルアップ抵抗からプルダウン抵
抗に、またはプルダウン抵抗からプルアップ抵抗に変更
する
Description
【0001】
【産業上の利用分野】複数のデジタル回路やアナログ回
路を1チップ化した半導体集積回路の入力バッファや出
力バッファのプルアップ抵抗、プルダウン抵抗に係り、
前記半導体集積回路の外部端子からの情報や半導体集積
回路内部のレジスタなど情報を保持する回路の情報によ
り、前記プルアップ抵抗からプルダウン抵抗に、または
プルダウン抵抗からプルアップ抵抗に変更して、前記半
導体集積回路の省電力を達成する半導体集積回路に関す
る。
路を1チップ化した半導体集積回路の入力バッファや出
力バッファのプルアップ抵抗、プルダウン抵抗に係り、
前記半導体集積回路の外部端子からの情報や半導体集積
回路内部のレジスタなど情報を保持する回路の情報によ
り、前記プルアップ抵抗からプルダウン抵抗に、または
プルダウン抵抗からプルアップ抵抗に変更して、前記半
導体集積回路の省電力を達成する半導体集積回路に関す
る。
【0002】
【従来の技術】従来技術の半導体集積回路は、例えばプ
ルアップ抵抗またはプルダウン抵抗のどちらか一方を有
する入力バッファしか無かった。
ルアップ抵抗またはプルダウン抵抗のどちらか一方を有
する入力バッファしか無かった。
【0003】
【発明が解決しようとする課題】従来技術の半導体集積
回路を用いた情報処理機器をレジューム状態(不要回路
の電源を切り節電を行い、CPUのレジスタの状態やメ
モリの内容などのプログラム実行途中の情報を保持する
状態)にすると、図4のように半導体集積回路110の
外部に無駄な電流が流れ出てしまう。なぜならば、半導
体集積回路100が通電されておらず、半導体集積回路
110がバックアップ情報を保持するため、通電してい
るときには、半導体集積回路100が接地状態(以下G
ND)となり、半導体集積回路110との間に電位差が
生じるため、半導体集積回路110のプルアップ抵抗1
12から外部に電流が流れる。そのため、前記半導体集
積回路110の消費電力が多くなってしまうという問題
があった。
回路を用いた情報処理機器をレジューム状態(不要回路
の電源を切り節電を行い、CPUのレジスタの状態やメ
モリの内容などのプログラム実行途中の情報を保持する
状態)にすると、図4のように半導体集積回路110の
外部に無駄な電流が流れ出てしまう。なぜならば、半導
体集積回路100が通電されておらず、半導体集積回路
110がバックアップ情報を保持するため、通電してい
るときには、半導体集積回路100が接地状態(以下G
ND)となり、半導体集積回路110との間に電位差が
生じるため、半導体集積回路110のプルアップ抵抗1
12から外部に電流が流れる。そのため、前記半導体集
積回路110の消費電力が多くなってしまうという問題
があった。
【0004】本発明の目的は、前記半導体集積回路の消
費電力を低減し、また、前記半導体集積回路を用いた情
報処理機器全体の消費電力をも低減することにある。
費電力を低減し、また、前記半導体集積回路を用いた情
報処理機器全体の消費電力をも低減することにある。
【0005】
【課題を解決するための手段】上記目的は、複数の回路
を1チップ化した半導体集積回路において、前記半導体
集積回路の入力バッファまたは出力バッファのプルアッ
プ抵抗またはプルダウン抵抗を、外部端子からの情報に
より、前記プルアップ抵抗からプルダウン抵抗に、また
はプルダウン抵抗からプルアップ抵抗に変更することに
より達成できる。
を1チップ化した半導体集積回路において、前記半導体
集積回路の入力バッファまたは出力バッファのプルアッ
プ抵抗またはプルダウン抵抗を、外部端子からの情報に
より、前記プルアップ抵抗からプルダウン抵抗に、また
はプルダウン抵抗からプルアップ抵抗に変更することに
より達成できる。
【0006】また、上記目的は複数の回路を1チップ化
した半導体集積回路において、前記半導体集積回路の入
力バッファまたは出力バッファのプルアップ抵抗または
プルダウン抵抗を、前記半導体集積回路のレジスタなど
情報を保持する回路の情報により、前記プルアップ抵抗
からプルダウン抵抗に、またはプルダウン抵抗からプル
アップ抵抗に変更することにより達成できる。
した半導体集積回路において、前記半導体集積回路の入
力バッファまたは出力バッファのプルアップ抵抗または
プルダウン抵抗を、前記半導体集積回路のレジスタなど
情報を保持する回路の情報により、前記プルアップ抵抗
からプルダウン抵抗に、またはプルダウン抵抗からプル
アップ抵抗に変更することにより達成できる。
【0007】
【作用】本発明では、複数の回路を1チップ化した半導
体集積回路において、入力バッファまたは出力バッファ
のプルアップ抵抗またはプルダウン抵抗を、外部端子か
らの情報または前記半導体集積回路のレジスタなど情報
を保持する回路の情報により、前記プルアップ抵抗から
プルダウン抵抗に、またはプルダウン抵抗からプルアッ
プ抵抗に変更することができる。そのため、本発明の半
導体集積回路を用いた情報処理機器をレジューム状態に
しても、プルアップ抵抗からプルダウン抵抗に変更でき
るため、図4のように半導体集積回路110から半導体
集積回路100のGNDに無駄な電流が流れ出ることは
ない。これにより、本発明の半導体集積回路は、従来技
術の半導体集積回路に比べ、消費電力を低減することが
出来る。
体集積回路において、入力バッファまたは出力バッファ
のプルアップ抵抗またはプルダウン抵抗を、外部端子か
らの情報または前記半導体集積回路のレジスタなど情報
を保持する回路の情報により、前記プルアップ抵抗から
プルダウン抵抗に、またはプルダウン抵抗からプルアッ
プ抵抗に変更することができる。そのため、本発明の半
導体集積回路を用いた情報処理機器をレジューム状態に
しても、プルアップ抵抗からプルダウン抵抗に変更でき
るため、図4のように半導体集積回路110から半導体
集積回路100のGNDに無駄な電流が流れ出ることは
ない。これにより、本発明の半導体集積回路は、従来技
術の半導体集積回路に比べ、消費電力を低減することが
出来る。
【0008】
【実施例】本発明の一実施例を図1,図2により説明す
る。1は本発明を用いたCMOS型の半導体集積回路で
ある。2は電源電圧Vccであり、本発明では電圧を5
ボルトとしている。3は入力バッファ7への入力信号I
Nである。4はGNDである。5は入力バッファ7のプ
ルアップ抵抗61またはプルダウン抵抗62を切り換え
る制御信号である。61はプルアップ抵抗であり、PM
OSデバイスで構成する。62はプルダウン抵抗であ
り、NMOSデバイスで構成する。また、図2は、図1
をゲートレベルの等価回路で表現した図であり、プルア
ップ抵抗からプルダウン抵抗に、またはプルダウン抵抗
からプルアップ抵抗に切り換え動作を説明する。
る。1は本発明を用いたCMOS型の半導体集積回路で
ある。2は電源電圧Vccであり、本発明では電圧を5
ボルトとしている。3は入力バッファ7への入力信号I
Nである。4はGNDである。5は入力バッファ7のプ
ルアップ抵抗61またはプルダウン抵抗62を切り換え
る制御信号である。61はプルアップ抵抗であり、PM
OSデバイスで構成する。62はプルダウン抵抗であ
り、NMOSデバイスで構成する。また、図2は、図1
をゲートレベルの等価回路で表現した図であり、プルア
ップ抵抗からプルダウン抵抗に、またはプルダウン抵抗
からプルアップ抵抗に切り換え動作を説明する。
【0009】次に本実施例の動作について説明する。従
来技術の半導体集積回路を用いた情報処理機器をレジュ
ーム状態にすると、通電されない半導体集積回路に接続
している入力信号3がGNDレベルとなる。そのため、
入力バッファ7がプルアップ抵抗61付のバッファであ
れば、そのプルアップ抵抗61から半導体集積回路1の
外部に無駄な電流が流れ出てしまう。本発明では、半導
体集積回路1において、制御信号5により、レジューム
時は図2のようにプルアップ抵抗61からプルダウン抵
抗62に変更できる。すなわち、レジューム中は制御信
号5をハイレベル(5ボルト)にして、プルアップ抵抗
61のPMOSのゲートをOFF(非導通)し、プルダ
ウン抵抗62のNMOSのゲートをON(導通)させ、
入力信号3をGNDレベルにできるので、半導体集積回
路1の外部に無駄な電流(5ボルト/プルアップ抵抗6
1の抵抗値)が流れ出ることはない。また、通常動作時
でも、制御信号5によりプルアップ抵抗61または、プ
ルダウン抵抗62に随時変更可能である。
来技術の半導体集積回路を用いた情報処理機器をレジュ
ーム状態にすると、通電されない半導体集積回路に接続
している入力信号3がGNDレベルとなる。そのため、
入力バッファ7がプルアップ抵抗61付のバッファであ
れば、そのプルアップ抵抗61から半導体集積回路1の
外部に無駄な電流が流れ出てしまう。本発明では、半導
体集積回路1において、制御信号5により、レジューム
時は図2のようにプルアップ抵抗61からプルダウン抵
抗62に変更できる。すなわち、レジューム中は制御信
号5をハイレベル(5ボルト)にして、プルアップ抵抗
61のPMOSのゲートをOFF(非導通)し、プルダ
ウン抵抗62のNMOSのゲートをON(導通)させ、
入力信号3をGNDレベルにできるので、半導体集積回
路1の外部に無駄な電流(5ボルト/プルアップ抵抗6
1の抵抗値)が流れ出ることはない。また、通常動作時
でも、制御信号5によりプルアップ抵抗61または、プ
ルダウン抵抗62に随時変更可能である。
【0010】また、図3のように図1の制御信号5のか
わりに、半導体集積回路1内部のレジスタ8の情報を保
持する回路の情報の制御信号81を用いても、入力バッ
ファ7の抵抗をプルアップ抵抗61または、プルダウン
抵抗62に随時変更可能である。
わりに、半導体集積回路1内部のレジスタ8の情報を保
持する回路の情報の制御信号81を用いても、入力バッ
ファ7の抵抗をプルアップ抵抗61または、プルダウン
抵抗62に随時変更可能である。
【0011】このように、本発明の半導体集積回路は、
従来技術の半導体集積回路に比べ、消費電力を低減する
ことが出来る。また、本発明の半導体集積回路を用いた
情報処理機器全体の消費電力をも低減することが出来
る。
従来技術の半導体集積回路に比べ、消費電力を低減する
ことが出来る。また、本発明の半導体集積回路を用いた
情報処理機器全体の消費電力をも低減することが出来
る。
【0012】
【発明の効果】以上説明したように、本発明の半導体集
積回路は、従来技術の半導体集積回路に比べ、消費電力
を低減することが出来る。また、本発明の半導体集積回
路を用いた情報処理機器全体の消費電力をも低減するこ
とが出来る。
積回路は、従来技術の半導体集積回路に比べ、消費電力
を低減することが出来る。また、本発明の半導体集積回
路を用いた情報処理機器全体の消費電力をも低減するこ
とが出来る。
【図1】本発明の一実施例である半導体集積回路の内部
構成図である。
構成図である。
【図2】本発明の一実施例である図1の半導体集積回路
の等価回路で、プルアップ抵抗61またはプルダウン抵
抗62の切り換え動作を説明する図である。
の等価回路で、プルアップ抵抗61またはプルダウン抵
抗62の切り換え動作を説明する図である。
【図3】本発明の別の一実施例である半導体集積回路の
内部構成図である。
内部構成図である。
【図4】従来技術である半導体集積回路の内部構成図と
その接続図である。
その接続図である。
1…本発明の半導体集積回路、2…電源電圧、3…入力
信号、4…接地、5…制御信号、6…プルアップ抵抗6
1及びプルダウン抵抗62、61…プルアップ抵抗、6
2…プルダウン抵抗、7…入力バッファ、8…レジス
タ、81…制御信号。
信号、4…接地、5…制御信号、6…プルアップ抵抗6
1及びプルダウン抵抗62、61…プルアップ抵抗、6
2…プルダウン抵抗、7…入力バッファ、8…レジス
タ、81…制御信号。
Claims (2)
- 【請求項1】複数の回路を1チップ化した半導体集積回
路において、前記半導体集積回路の入力バッファまたは
出力バッファのプルアップ抵抗またはプルダウン抵抗
を、外部端子からの情報により、前記プルアップ抵抗か
らプルダウン抵抗に、またはプルダウン抵抗からプルア
ップ抵抗に変更できることを特徴とする半導体集積回
路。 - 【請求項2】複数の回路を1チップ化した半導体集積回
路において、前記半導体集積回路の入力バッファまたは
出力バッファのプルアップ抵抗またはプルダウン抵抗
を、前記半導体集積回路のレジスタなど情報を保持する
回路の情報により、前記プルアップ抵抗からプルダウン
抵抗に、またはプルダウン抵抗からプルアップ抵抗に変
更できることを特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4202137A JPH0653810A (ja) | 1992-07-29 | 1992-07-29 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4202137A JPH0653810A (ja) | 1992-07-29 | 1992-07-29 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0653810A true JPH0653810A (ja) | 1994-02-25 |
Family
ID=16452577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4202137A Pending JPH0653810A (ja) | 1992-07-29 | 1992-07-29 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0653810A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258999A (ja) * | 2001-03-02 | 2002-09-13 | Kawasaki Microelectronics Kk | シリアル・データ転送インターフェイス装置及びシリアル・データ転送用ケーブル |
JP2005121544A (ja) * | 2003-10-17 | 2005-05-12 | Nec Electronics Corp | 半導体集積回路及びその検査方法 |
JP2009509471A (ja) * | 2005-09-22 | 2009-03-05 | イーストマン コダック カンパニー | 適応型入力セル回路 |
-
1992
- 1992-07-29 JP JP4202137A patent/JPH0653810A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002258999A (ja) * | 2001-03-02 | 2002-09-13 | Kawasaki Microelectronics Kk | シリアル・データ転送インターフェイス装置及びシリアル・データ転送用ケーブル |
JP2005121544A (ja) * | 2003-10-17 | 2005-05-12 | Nec Electronics Corp | 半導体集積回路及びその検査方法 |
JP2009509471A (ja) * | 2005-09-22 | 2009-03-05 | イーストマン コダック カンパニー | 適応型入力セル回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6104221A (en) | Power-up detection circuit of a semiconductor device | |
KR19980701483A (ko) | Cmos 전력 온 리셋 회로(cmos power on reset circuit) | |
JPS62234418A (ja) | パワ−アツプリセツト回路 | |
JPH06131068A (ja) | 定電圧回路 | |
US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
EP0419902A2 (en) | Rush current prevention circuit | |
US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
JPH05304722A (ja) | 電力保持型集積回路 | |
KR100210557B1 (ko) | 모드 설정용 입력 회로 | |
US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
US6028474A (en) | Semiconductor integrated circuit | |
EP0709964A1 (en) | Programmable pull-up buffer | |
JPH0653810A (ja) | 半導体集積回路 | |
US6191607B1 (en) | Programmable bus hold circuit and method of using the same | |
US5594362A (en) | Gatable level-pulling circuit | |
JPS58103230A (ja) | スイツチング回路 | |
JP2692368B2 (ja) | Icカード | |
JP2690788B2 (ja) | 半導体装置 | |
JPS5870333A (ja) | ダイナミツク型cmos集積回路装置 | |
JPH0983338A (ja) | 半導体装置 | |
JPH03123219A (ja) | 半導体集積回路 | |
JPH06132804A (ja) | 半導体集積回路 | |
JPH0897695A (ja) | パワーオンリセット回路 | |
JP2626165B2 (ja) | 半導体装置のリセット回路 | |
JPH0744523A (ja) | Otpマイコン |