JPH09319835A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH09319835A JPH09319835A JP8133764A JP13376496A JPH09319835A JP H09319835 A JPH09319835 A JP H09319835A JP 8133764 A JP8133764 A JP 8133764A JP 13376496 A JP13376496 A JP 13376496A JP H09319835 A JPH09319835 A JP H09319835A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- card
- voltage
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 230000010365 information processing Effects 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 abstract description 73
- 239000003990 capacitor Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 11
- 230000004913 activation Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 情報処理装置に接続された時に突入電流によ
る情報処理装置の一時的な電源低下を防止するＩＣカー
ドを提供する。 【解決手段】 第１半導体素子３９と第２半導体素子４
９とを有し、情報処理装置から電源が供給されるＩＣカ
ードにおいて、電源線２１と第２半導体素子４９との間
に接続され、第２半導体素子４９に電源電圧を緩やかに
印加するための抵抗４３と、第２半導体素子４９に印加
される電圧を検知する電圧検知回路５３と、電圧検知回
路５３からの検知信号に基づき第２半導体素子４９に印
加される電圧が所定値を越えた時にオンするトランジス
タ５５とからなるスイッチ回路４３を設ける。
る情報処理装置の一時的な電源低下を防止するＩＣカー
ドを提供する。 【解決手段】 第１半導体素子３９と第２半導体素子４
９とを有し、情報処理装置から電源が供給されるＩＣカ
ードにおいて、電源線２１と第２半導体素子４９との間
に接続され、第２半導体素子４９に電源電圧を緩やかに
印加するための抵抗４３と、第２半導体素子４９に印加
される電圧を検知する電圧検知回路５３と、電圧検知回
路５３からの検知信号に基づき第２半導体素子４９に印
加される電圧が所定値を越えた時にオンするトランジス
タ５５とからなるスイッチ回路４３を設ける。
Description
【０００１】
【発明の属する技術分野】本発明はＩＣカードに関し、
特に情報処理装置への接続時の突入電流を低減するＩＣ
カードに関する。
特に情報処理装置への接続時の突入電流を低減するＩＣ
カードに関する。
【０００２】
【従来の技術】図６に従来のＩＣカードの回路図を示
す。ＩＣカードは、外部情報処理装置とのデータのやり
とりを行うコネクタ部１１と、コネクタ部１１と信号線
１３を介して接続された第１半導体素子１５と、第１半
導体素子１５と信号線１７を介して接続された第２半導
体素子１９とからなる。コネクタ部１１、第１半導体素
子１５および第２半導体素子１９は、電源Ｖccと接続さ
れ、電源電圧を供給する電源線２１および基準電位を与
えるグランド線２３に接続されている。さらに、電源Ｖ
ccが不安定な時に第１半導体素子１５に対して安定した
電源電圧を供給するためのコンデンサ２４が、電源線２
１とグランド線２３との間に接続されており、電源Ｖcc
が不安定な時に第２半導体素子１９に対して安定した電
源電圧を供給するためのコンデンサ２５が、電源線２１
とグランド線２３との間に接続されている。
す。ＩＣカードは、外部情報処理装置とのデータのやり
とりを行うコネクタ部１１と、コネクタ部１１と信号線
１３を介して接続された第１半導体素子１５と、第１半
導体素子１５と信号線１７を介して接続された第２半導
体素子１９とからなる。コネクタ部１１、第１半導体素
子１５および第２半導体素子１９は、電源Ｖccと接続さ
れ、電源電圧を供給する電源線２１および基準電位を与
えるグランド線２３に接続されている。さらに、電源Ｖ
ccが不安定な時に第１半導体素子１５に対して安定した
電源電圧を供給するためのコンデンサ２４が、電源線２
１とグランド線２３との間に接続されており、電源Ｖcc
が不安定な時に第２半導体素子１９に対して安定した電
源電圧を供給するためのコンデンサ２５が、電源線２１
とグランド線２３との間に接続されている。
【０００３】ＩＣカードが情報処理装置に接続される
と、情報処理装置からコネクタ部１１を介してＩＣカー
ド内の回路に対して電源電圧が供給される。電源電圧が
供給されると、第１半導体素子１５が、信号線１７を介
して活性化信号により第２半導体素子１９を活性化する
ことにより、ＩＣカードが活動可能状態となる。
と、情報処理装置からコネクタ部１１を介してＩＣカー
ド内の回路に対して電源電圧が供給される。電源電圧が
供給されると、第１半導体素子１５が、信号線１７を介
して活性化信号により第２半導体素子１９を活性化する
ことにより、ＩＣカードが活動可能状態となる。
【０００４】
【発明が解決しようとする課題】しかし、ＩＣカードが
情報処理装置に接続され、情報処理装置からコネクタ部
１１を介してＩＣカード内の回路に対して電源が供給さ
れ、第１半導体処素子１５および第２半導体素子１９に
電源電圧が印加される。この時、瞬間的にコンデンサ２
４およびコンデンサ２５に突入電流が流れる。そのた
め、突入電流が大きく、情情報処理装置にその突入電流
の供給能力がない場合は、情報処理装置側の電源が一時
的に低下し、情報処理装置が誤動作するという問題があ
った。
情報処理装置に接続され、情報処理装置からコネクタ部
１１を介してＩＣカード内の回路に対して電源が供給さ
れ、第１半導体処素子１５および第２半導体素子１９に
電源電圧が印加される。この時、瞬間的にコンデンサ２
４およびコンデンサ２５に突入電流が流れる。そのた
め、突入電流が大きく、情情報処理装置にその突入電流
の供給能力がない場合は、情報処理装置側の電源が一時
的に低下し、情報処理装置が誤動作するという問題があ
った。
【０００５】本発明は、上記問題を解決すべくなされた
ものであり、その目的とするところは、情報処理装置に
接続された時に突入電流による情報処理装置の一時的な
電源低下を防止するＩＣカードを提供することにある。
ものであり、その目的とするところは、情報処理装置に
接続された時に突入電流による情報処理装置の一時的な
電源低下を防止するＩＣカードを提供することにある。
【０００６】
【課題を解決するための手段】本発明に係るＩＣカード
は、少なくとも第１回路と第２回路とを有し、情報処理
装置に接続された時に、前記情報処理装置から前記第１
回路および前記第２回路に対して電源線を介して電源電
圧が供給されるＩＣカードにおいて、一端を前記第２回
路に接続され、他端を前記電源線に接続され、オンした
時に導通し、前記第２回路に前記電源線を介して電源電
圧を供給するスイッチ手段を設ける。
は、少なくとも第１回路と第２回路とを有し、情報処理
装置に接続された時に、前記情報処理装置から前記第１
回路および前記第２回路に対して電源線を介して電源電
圧が供給されるＩＣカードにおいて、一端を前記第２回
路に接続され、他端を前記電源線に接続され、オンした
時に導通し、前記第２回路に前記電源線を介して電源電
圧を供給するスイッチ手段を設ける。
【０００７】前記スイッチ手段は、ＩＣカードが情報処
理装置に接続直後においては、オフであり、前記電源線
と前記第２回路とを分離するかまたは高インピーダンス
で接続する。この時、前記第１回路に対しては、情報処
理装置から電源電圧が供給されるが、前記第２回路に対
しては充分な電源電圧は供給されない。その後、前記ス
イッチ手段がオンになると、前記電源線と前記第２回路
とを低インピーダンスで接続し、前記第２回路に電源電
圧を供給する。このようにして、前記スイッチ手段は、
前記第１回路と前記第２回路に対して異なるタイミング
で電源電圧を供給する。
理装置に接続直後においては、オフであり、前記電源線
と前記第２回路とを分離するかまたは高インピーダンス
で接続する。この時、前記第１回路に対しては、情報処
理装置から電源電圧が供給されるが、前記第２回路に対
しては充分な電源電圧は供給されない。その後、前記ス
イッチ手段がオンになると、前記電源線と前記第２回路
とを低インピーダンスで接続し、前記第２回路に電源電
圧を供給する。このようにして、前記スイッチ手段は、
前記第１回路と前記第２回路に対して異なるタイミング
で電源電圧を供給する。
【０００８】好ましくは、前記ＩＣカードにおいて、前
記スイッチ手段は、前記第２回路に対して前記電源線を
介して印加される電圧を緩やかに上昇させるために高イ
ンピーダンスで前記第２回路と前記電源線とを接続する
抵抗手段と、前記第２回路に印加される前記電圧を検知
し、検知信号を出力する電圧検知手段と、前記検知信号
に基づき前記第２回路に印加される電圧が所定値を越え
た時にオンし、前記第２回路と前記電源線を低インピー
ダンスで接続するスイッチ回路とからなる。
記スイッチ手段は、前記第２回路に対して前記電源線を
介して印加される電圧を緩やかに上昇させるために高イ
ンピーダンスで前記第２回路と前記電源線とを接続する
抵抗手段と、前記第２回路に印加される前記電圧を検知
し、検知信号を出力する電圧検知手段と、前記検知信号
に基づき前記第２回路に印加される電圧が所定値を越え
た時にオンし、前記第２回路と前記電源線を低インピー
ダンスで接続するスイッチ回路とからなる。
【０００９】好ましい構成の前記スイッチ手段におい
て、ＩＣカードを情報処理装置に接続した時に、前記抵
抗手段は、前記第２回路に前記電源線を介して印加され
る電圧を緩やかに上昇させる。前記電圧検知回路は、前
記抵抗手段により前記第２回路に印加される電圧を検知
し、電圧検知信号を出力する。前記スイッチ回路は、前
記電圧検知回路からの検知信号に基づき、検知電圧が所
定置以下の時はオフし、検知電圧が所定値を越えた時に
オンし導通する。前記スイッチ回路がオンすることによ
り、前記第２回路に電源電圧が供給される。
て、ＩＣカードを情報処理装置に接続した時に、前記抵
抗手段は、前記第２回路に前記電源線を介して印加され
る電圧を緩やかに上昇させる。前記電圧検知回路は、前
記抵抗手段により前記第２回路に印加される電圧を検知
し、電圧検知信号を出力する。前記スイッチ回路は、前
記電圧検知回路からの検知信号に基づき、検知電圧が所
定置以下の時はオフし、検知電圧が所定値を越えた時に
オンし導通する。前記スイッチ回路がオンすることによ
り、前記第２回路に電源電圧が供給される。
【００１０】好ましくは、前記ＩＣカードにおいて、前
記スイッチ手段は、入力電圧が印加されてから所定時間
後に制御信号を出力するタイマ手段と、前記制御信号に
基づいてオンし、前記第２回路と前記電源線を低インピ
ーダンスで接続するとともに、前記第２回路を信号を出
力しない高インピーダンス状態から、「ハイ」レベルま
たは「ロー」レベルの信号を出力する出力確定状態にす
る制御信号を出力するスイッチ回路とからなる。
記スイッチ手段は、入力電圧が印加されてから所定時間
後に制御信号を出力するタイマ手段と、前記制御信号に
基づいてオンし、前記第２回路と前記電源線を低インピ
ーダンスで接続するとともに、前記第２回路を信号を出
力しない高インピーダンス状態から、「ハイ」レベルま
たは「ロー」レベルの信号を出力する出力確定状態にす
る制御信号を出力するスイッチ回路とからなる。
【００１１】好ましい構成の前記スイッチ手段におい
て、前記タイマ手段は、ＩＣカードを情報処理装置に接
続してから所定時間後に前記スイッチ回路をオンさせる
ための制御信号を出力する。前記スイッチ回路は、前記
タイマ手段からの制御信号に基づき、ＩＣカードが情報
処理装置に接続されてから所定時間後にオンし導通する
ことにより、ＩＣカードを情報処理装置に接続してから
所定時間後に前記第２回路に電源電圧を供給する。また
この時、前記スイッチ回路は、前記第２回路を信号を出
力しない高インピーダンス状態から、「ハイ」レベルま
たは「ロー」レベルの信号を出力する出力確定状態にす
る制御信号を出力することによりＩＣカードを使用可能
状態にする。
て、前記タイマ手段は、ＩＣカードを情報処理装置に接
続してから所定時間後に前記スイッチ回路をオンさせる
ための制御信号を出力する。前記スイッチ回路は、前記
タイマ手段からの制御信号に基づき、ＩＣカードが情報
処理装置に接続されてから所定時間後にオンし導通する
ことにより、ＩＣカードを情報処理装置に接続してから
所定時間後に前記第２回路に電源電圧を供給する。また
この時、前記スイッチ回路は、前記第２回路を信号を出
力しない高インピーダンス状態から、「ハイ」レベルま
たは「ロー」レベルの信号を出力する出力確定状態にす
る制御信号を出力することによりＩＣカードを使用可能
状態にする。
【００１２】好ましくは、前記ＩＣカードにおいて、前
記スイッチ手段は、前記情報処理装置が前記第１回路内
部の所定レジスタを所定値に設定することにより出力さ
れる制御信号に応じてオン／オフ制御されるスイッチ回
路からなる。
記スイッチ手段は、前記情報処理装置が前記第１回路内
部の所定レジスタを所定値に設定することにより出力さ
れる制御信号に応じてオン／オフ制御されるスイッチ回
路からなる。
【００１３】前記スイッチ手段は、ＩＣカードが情報処
理装置に接続された直後はオフであり、前記第２回路へ
の電源電圧の供給を遮断する。その後、情報処理装置が
前記第１回路内部の所定のレジスタに所定値を設定する
ことにより、前記第１回路が制御信号を出力し、前記ス
イッチ手段をオンさせる。これにより前記第２回路に電
源電圧が供給される。
理装置に接続された直後はオフであり、前記第２回路へ
の電源電圧の供給を遮断する。その後、情報処理装置が
前記第１回路内部の所定のレジスタに所定値を設定する
ことにより、前記第１回路が制御信号を出力し、前記ス
イッチ手段をオンさせる。これにより前記第２回路に電
源電圧が供給される。
【００１４】好ましくは、前記ＩＣカードにおいて、前
記スイッチ手段は、機械的なスイッチからなる。前記機
械的なスイッチは、ＩＣカードが情報処理装置に接続さ
れた直後はオフであり、前記第２回路への電源電圧の供
給を遮断する。その後、前記機械的なスイッチがオンさ
れることにより、前記第２回路に電源電圧が供給され
る。
記スイッチ手段は、機械的なスイッチからなる。前記機
械的なスイッチは、ＩＣカードが情報処理装置に接続さ
れた直後はオフであり、前記第２回路への電源電圧の供
給を遮断する。その後、前記機械的なスイッチがオンさ
れることにより、前記第２回路に電源電圧が供給され
る。
【００１５】
【発明の実施の形態】以下、添付の図面を用いて本発明
の実施の形態を説明する。
の実施の形態を説明する。
【００１６】実施の形態１．図１に本発明の実施の形態
１のＩＣカードの回路図を示す。ＩＣカードは、外部情
報処理装置とのデータのやりとりおよび電源の供給が行
われるコネクタ部１１と、コネクタ部１１と信号線１３
を介して接続され、電源電圧を供給する電源線２１と基
準電位を与えるグランド線２３とに接続された第１半導
体素子３９と、電源線２１とグランド線２３との間に接
続されたコンデンサ２４と、一端を電源線２１に接続さ
れ、他端を電源線３６に接続され、制御信号線５２を介
して出力端子を第１半導体素子３９に接続されたスイッ
チ回路４３と、信号線４５、４７を介して第１半導体素
子３９に接続され、電源線３６とグランド線２３とに接
続された第２半導体素子４９と、電源線３６とグランド
線２３とに接続されたコンデンサ２５とからなる。コン
デンサ２４は第１半導体素子３９に対し安定した電圧を
供給するためのものであり、コンデンサ２５は第２半導
体素子４９に対し安定した電圧を供給するためのもので
ある。第１半導体素子３９とコンデンサ２４とは第１回
路ブロックを構成し、第２半導体素子４９とコンデンサ
２５とは第２回路ブロックを構成する。
１のＩＣカードの回路図を示す。ＩＣカードは、外部情
報処理装置とのデータのやりとりおよび電源の供給が行
われるコネクタ部１１と、コネクタ部１１と信号線１３
を介して接続され、電源電圧を供給する電源線２１と基
準電位を与えるグランド線２３とに接続された第１半導
体素子３９と、電源線２１とグランド線２３との間に接
続されたコンデンサ２４と、一端を電源線２１に接続さ
れ、他端を電源線３６に接続され、制御信号線５２を介
して出力端子を第１半導体素子３９に接続されたスイッ
チ回路４３と、信号線４５、４７を介して第１半導体素
子３９に接続され、電源線３６とグランド線２３とに接
続された第２半導体素子４９と、電源線３６とグランド
線２３とに接続されたコンデンサ２５とからなる。コン
デンサ２４は第１半導体素子３９に対し安定した電圧を
供給するためのものであり、コンデンサ２５は第２半導
体素子４９に対し安定した電圧を供給するためのもので
ある。第１半導体素子３９とコンデンサ２４とは第１回
路ブロックを構成し、第２半導体素子４９とコンデンサ
２５とは第２回路ブロックを構成する。
【００１７】第１半導体素子３９は、制御信号線５２を
介してのスイッチ回路４３からの制御信号により信号線
４５、４７を制御する。すなわち、制御信号が「Ｈ」の
時は、信号線４５、４７を高インピーダンス状態にし、
制御信号が「Ｌ」になると、信号線４５、４７を「Ｈ」
または「Ｌ」を出力する出力確定状態にする。信号線４
７は第２半導体素子を活性化する活性化信号のための信
号線であり、抵抗４８によってプルアップされている。
スイッチ回路４３は、電源線２１とグランド線２３とに
接続された電圧検知回路５３と、エミッタが電源線２１
に接続され、コレクタが電圧検知回路５３の入力に接続
され、ベースが電圧検知回路５３の出力に接続されたＰ
ＮＰバイポーラトランジスタ（以下、トランジスタと称
す）５５と、トランジスタ５５のエミッタとコレクタと
の間に接続された抵抗５７とからなる。電圧検知回路５
３の出力は、信号線５２を介して第１半導体素子３９に
接続されている。ここで、電圧検知回路５３は、入力電
圧が所定値（しきい値）より小さい時は「Ｈｉｇｈ」レ
ベル信号（以下「Ｈ」と称す）を出力し、所定値以上の
時は「Ｌｏｗ」レベル信号（以下「Ｌ」と称す）を出力
する。以下に本実施形態のＩＣカードの動作を説明す
る。
介してのスイッチ回路４３からの制御信号により信号線
４５、４７を制御する。すなわち、制御信号が「Ｈ」の
時は、信号線４５、４７を高インピーダンス状態にし、
制御信号が「Ｌ」になると、信号線４５、４７を「Ｈ」
または「Ｌ」を出力する出力確定状態にする。信号線４
７は第２半導体素子を活性化する活性化信号のための信
号線であり、抵抗４８によってプルアップされている。
スイッチ回路４３は、電源線２１とグランド線２３とに
接続された電圧検知回路５３と、エミッタが電源線２１
に接続され、コレクタが電圧検知回路５３の入力に接続
され、ベースが電圧検知回路５３の出力に接続されたＰ
ＮＰバイポーラトランジスタ（以下、トランジスタと称
す）５５と、トランジスタ５５のエミッタとコレクタと
の間に接続された抵抗５７とからなる。電圧検知回路５
３の出力は、信号線５２を介して第１半導体素子３９に
接続されている。ここで、電圧検知回路５３は、入力電
圧が所定値（しきい値）より小さい時は「Ｈｉｇｈ」レ
ベル信号（以下「Ｈ」と称す）を出力し、所定値以上の
時は「Ｌｏｗ」レベル信号（以下「Ｌ」と称す）を出力
する。以下に本実施形態のＩＣカードの動作を説明す
る。
【００１８】ＩＣカードが情報処理装置に接続される
と、ＩＣカードに対してコネクタ部１１を介して電源電
圧が供給される。この時、接続点Ｂの電圧は、抵抗５７
およびコンデンサ２４、２５により緩やかに上昇する。
このため電圧検知回路５３に対する入力電圧も緩やかに
上昇する。トランジスタ５５のコレクタ電圧が電圧検知
回路５３のしきい値電圧よりも低い間は、前述のように
電圧検知回路５３から「Ｈ」が出力されるため、トラン
ジスタ５５はオフとなる。この時、信号線４５、４７は
高インピーダンス状態であるため、信号線４５、４７を
介して第２半導体素子４９に対して電源電圧が供給され
ることはない。このため、接続直後において、ＩＣカー
ド内では、第１半導体素子３９、コンデンサ２４および
電圧検知回路５３に電源が印加され、第２半導体素子４
９には電源が印加されない。
と、ＩＣカードに対してコネクタ部１１を介して電源電
圧が供給される。この時、接続点Ｂの電圧は、抵抗５７
およびコンデンサ２４、２５により緩やかに上昇する。
このため電圧検知回路５３に対する入力電圧も緩やかに
上昇する。トランジスタ５５のコレクタ電圧が電圧検知
回路５３のしきい値電圧よりも低い間は、前述のように
電圧検知回路５３から「Ｈ」が出力されるため、トラン
ジスタ５５はオフとなる。この時、信号線４５、４７は
高インピーダンス状態であるため、信号線４５、４７を
介して第２半導体素子４９に対して電源電圧が供給され
ることはない。このため、接続直後において、ＩＣカー
ド内では、第１半導体素子３９、コンデンサ２４および
電圧検知回路５３に電源が印加され、第２半導体素子４
９には電源が印加されない。
【００１９】接続点Ｂの電位すなわちトランジスタ５５
のコレクタ電圧が上昇し、電圧検知回路５３のしきい値
電圧を越えると、電圧検知回路５３から「Ｌ」が出力さ
れ、トランジスタ５５がオンすることにより、電源線２
１と電源線３６が低インピーダンスで接続され、電源線
２１と電源線３６とがほぼ同電圧になるとともに、第２
半導体素子４９に電源電圧が供給される。またこの時、
制御信号線５２を介してスイッチ回路４３から第１半導
体素子３９に対して出力される制御信号が「Ｈ」から
「Ｌ」になり、第１半導体素子３９はこの制御信号に基
づき信号線４５、４７を、信号を出力していない高イン
ピーダンス状態から、「Ｈ」または「Ｌ」の信号を出力
する出力確定状態にする。その後、活性化信号により信
号線４７を介して、第２半導体素子４９が活性化され
る。これにより第１半導体素子３９から第２半導体素子
４９への信号伝達が開始され、ＩＣカードが使用可能状
態となる。
のコレクタ電圧が上昇し、電圧検知回路５３のしきい値
電圧を越えると、電圧検知回路５３から「Ｌ」が出力さ
れ、トランジスタ５５がオンすることにより、電源線２
１と電源線３６が低インピーダンスで接続され、電源線
２１と電源線３６とがほぼ同電圧になるとともに、第２
半導体素子４９に電源電圧が供給される。またこの時、
制御信号線５２を介してスイッチ回路４３から第１半導
体素子３９に対して出力される制御信号が「Ｈ」から
「Ｌ」になり、第１半導体素子３９はこの制御信号に基
づき信号線４５、４７を、信号を出力していない高イン
ピーダンス状態から、「Ｈ」または「Ｌ」の信号を出力
する出力確定状態にする。その後、活性化信号により信
号線４７を介して、第２半導体素子４９が活性化され
る。これにより第１半導体素子３９から第２半導体素子
４９への信号伝達が開始され、ＩＣカードが使用可能状
態となる。
【００２０】以上のようにして、本実施形態のＩＣカー
ドにおいては、電源Ｖccと第２回路ブロックとの間にオ
フの時に高インピーダンスで接続するスイッチ回路４３
を設け、情報処理装置に接続された時に、第２回路ブロ
ックに印加される電圧を監視し、その電圧が所定値を越
えた時に第２回路ブロックを低インピーダンスで接続す
る。すなわち、本実施形態のＩＣカードは、情報処理装
置に接続直後においては、第１回路ブロックのみに電源
電圧を供給し、その後、第２回路ブロックにも電源電圧
を供給する。このようにＩＣカード内の各回路ブロック
に対し、徐々に電源電圧が印加されるため接続時に流れ
る突入電流を低減することができる。
ドにおいては、電源Ｖccと第２回路ブロックとの間にオ
フの時に高インピーダンスで接続するスイッチ回路４３
を設け、情報処理装置に接続された時に、第２回路ブロ
ックに印加される電圧を監視し、その電圧が所定値を越
えた時に第２回路ブロックを低インピーダンスで接続す
る。すなわち、本実施形態のＩＣカードは、情報処理装
置に接続直後においては、第１回路ブロックのみに電源
電圧を供給し、その後、第２回路ブロックにも電源電圧
を供給する。このようにＩＣカード内の各回路ブロック
に対し、徐々に電源電圧が印加されるため接続時に流れ
る突入電流を低減することができる。
【００２１】図２は、本実施形態のスイッチ回路４３の
別の構成を示す。図２（ａ）では、図１に示されるスイ
ッチ回路４３におけるスイッチング素子としてのＰＮＰ
バイポーラトランジスタ５５の代わりに、Ｐ型ＭＯＳＦ
ＥＴ６１を用いてスイッチ回路４３ｂを構成している。
図２（ｂ）では、図１に示されるスイッチ回路４３にお
けるスイッチング素子としてのＰＮＰバイポーラトラン
ジスタ５５の代わりに、サイリスタ６３を用いてスイッ
チ回路４３ｃを構成している。図１において、スイッチ
回路４３の代わりに、図２に示されるスイッチ回路４３
ｂ、４３ｃを用いても同様の効果が得られる。
別の構成を示す。図２（ａ）では、図１に示されるスイ
ッチ回路４３におけるスイッチング素子としてのＰＮＰ
バイポーラトランジスタ５５の代わりに、Ｐ型ＭＯＳＦ
ＥＴ６１を用いてスイッチ回路４３ｂを構成している。
図２（ｂ）では、図１に示されるスイッチ回路４３にお
けるスイッチング素子としてのＰＮＰバイポーラトラン
ジスタ５５の代わりに、サイリスタ６３を用いてスイッ
チ回路４３ｃを構成している。図１において、スイッチ
回路４３の代わりに、図２に示されるスイッチ回路４３
ｂ、４３ｃを用いても同様の効果が得られる。
【００２２】実施の形態２．図３に実施の形態２のＩＣ
カードの回路図を示す。本実施形態のＩＣカードは、図
１に示されるスイッチ回路４３における電圧検知回路５
３の代わりにタイマ回路６５を設けたものである。他の
構成については図１に示される回路と同様である。タイ
マ回路６５は、その出力がトランジスタ５５のベースに
接続されており、電源が入力されてから所定時間までは
「Ｈ」を出力し、所定時間以後は「Ｌ」を出力する。以
下に本実施形態のＩＣカードの動作を説明する。
カードの回路図を示す。本実施形態のＩＣカードは、図
１に示されるスイッチ回路４３における電圧検知回路５
３の代わりにタイマ回路６５を設けたものである。他の
構成については図１に示される回路と同様である。タイ
マ回路６５は、その出力がトランジスタ５５のベースに
接続されており、電源が入力されてから所定時間までは
「Ｈ」を出力し、所定時間以後は「Ｌ」を出力する。以
下に本実施形態のＩＣカードの動作を説明する。
【００２３】ＩＣカードが情報処理装置に接続されてか
ら所定時間内は、前述のようにタイマ回路６５は「Ｈ」
を出力し、トランジスタ５５はオフとなるため、Ｂ点す
なわち電源線３６の電位は抵抗５７とコンデンサ２４、
２５により緩やかに上昇する。所定時間経過後は、タイ
マ回路６５によりトランジスタ５５がオンされる。これ
により、電源線２１と電源線３６がほぼ同電圧となり、
第２回路ブロックに電源電圧が供給される。またこの
時、実施の形態１の場合と同様にして、制御信号が第１
半導体素子３９に出力されることにより、信号線４５、
４７を高インピーダンス状態から出力確定状態にし、Ｉ
Ｃカードを使用可能状態にする。このようにして、本実
施形態のＩＣカードにおいては、タイマ回路６５を有す
るスイッチ回路４３ｄを設けることにより、最初、第１
回路ブロックのみに電源電圧を印加し、所定時間後に第
２回路ブロックにも電源電圧を印加する。このように各
回路ブロックに徐々に電源電圧が印加されるため、突入
電流が低減される。
ら所定時間内は、前述のようにタイマ回路６５は「Ｈ」
を出力し、トランジスタ５５はオフとなるため、Ｂ点す
なわち電源線３６の電位は抵抗５７とコンデンサ２４、
２５により緩やかに上昇する。所定時間経過後は、タイ
マ回路６５によりトランジスタ５５がオンされる。これ
により、電源線２１と電源線３６がほぼ同電圧となり、
第２回路ブロックに電源電圧が供給される。またこの
時、実施の形態１の場合と同様にして、制御信号が第１
半導体素子３９に出力されることにより、信号線４５、
４７を高インピーダンス状態から出力確定状態にし、Ｉ
Ｃカードを使用可能状態にする。このようにして、本実
施形態のＩＣカードにおいては、タイマ回路６５を有す
るスイッチ回路４３ｄを設けることにより、最初、第１
回路ブロックのみに電源電圧を印加し、所定時間後に第
２回路ブロックにも電源電圧を印加する。このように各
回路ブロックに徐々に電源電圧が印加されるため、突入
電流が低減される。
【００２４】また、本実施形態においても、実施の形態
１の場合と同様にスイッチ回路４３ｄにおけるスイッチ
ング素子として、ＰＮＰバイポーラトランジスタ５５の
代わりに、ＭＯＳＦＥＴまたはサイリスタを用いても同
様の効果が得られる。
１の場合と同様にスイッチ回路４３ｄにおけるスイッチ
ング素子として、ＰＮＰバイポーラトランジスタ５５の
代わりに、ＭＯＳＦＥＴまたはサイリスタを用いても同
様の効果が得られる。
【００２５】実施の形態３．図４に本発明の実施の形態
３のＩＣカードの回路図を示す。本実施形態のＩＣカー
ドは、外部情報処理装置とのデータのやりとりを行うコ
ネクタ部１１と、コネクタ部１１と信号線１３を介して
接続され、電源電圧を供給する電源線２１と基準電位を
与えるグランド線２３とに接続された第１半導体素子３
９ｂと、電源線２１とグランド線２３との間に接続され
たコンデンサ２４と、一端が電源線２１に接続され、他
端が電源線３６に接続され、オン／オフ制御のための端
子が制御信号線４６を介して第１半導体素子３９ｂに接
続されたスイッチ回路４３ｅと、信号線４５、４７を介
して第１半導体素子３９ｂと接続され、電源線３６に接
続され、グランド線２３に接続された第２半導体素子４
９と、電源線３６とグランド線２３との間に接続された
コンデンサ２５とからなる。コンデンサ２４は第１半導
体素子３９ｂに対し安定した電圧を供給するためのもの
であり、コンデンサ２５は第２半導体素子４９に対し安
定した電圧を供給するためのものである。第１半導体素
子３９ｂとコンデンサ２４とは第１回路ブロックを構成
し、第２半導体素子４９とコンデンサ２５とは第２回路
ブロックを構成する。
３のＩＣカードの回路図を示す。本実施形態のＩＣカー
ドは、外部情報処理装置とのデータのやりとりを行うコ
ネクタ部１１と、コネクタ部１１と信号線１３を介して
接続され、電源電圧を供給する電源線２１と基準電位を
与えるグランド線２３とに接続された第１半導体素子３
９ｂと、電源線２１とグランド線２３との間に接続され
たコンデンサ２４と、一端が電源線２１に接続され、他
端が電源線３６に接続され、オン／オフ制御のための端
子が制御信号線４６を介して第１半導体素子３９ｂに接
続されたスイッチ回路４３ｅと、信号線４５、４７を介
して第１半導体素子３９ｂと接続され、電源線３６に接
続され、グランド線２３に接続された第２半導体素子４
９と、電源線３６とグランド線２３との間に接続された
コンデンサ２５とからなる。コンデンサ２４は第１半導
体素子３９ｂに対し安定した電圧を供給するためのもの
であり、コンデンサ２５は第２半導体素子４９に対し安
定した電圧を供給するためのものである。第１半導体素
子３９ｂとコンデンサ２４とは第１回路ブロックを構成
し、第２半導体素子４９とコンデンサ２５とは第２回路
ブロックを構成する。
【００２６】第１半導体素子３９ｂは、情報処理装置が
第１半導体素子３９ｂ内の所定レジスタを設定すること
により、制御信号線４６を介してスイッチ回路４３ｅに
対して制御信号を出力し、スイッチ回路４３ｅのオン／
オフ制御を行う。信号線４７は第２半導体素子４９を活
性化する活性化信号のための信号線であり、抵抗４８に
よってプルアップされている。スイッチ回路４３ｅは、
エミッタが電源線２１に接続され、コレクタが電源線３
６に接続され、ベースが制御信号線４６を介して第１半
導体素子３９ｂに接続されたＰＮＰバイポーラトランジ
スタ（以下、トランジスタと称す）５５と、トランジス
タ５５のエミッタとコレクタとの間に接続された抵抗５
７とからなる。
第１半導体素子３９ｂ内の所定レジスタを設定すること
により、制御信号線４６を介してスイッチ回路４３ｅに
対して制御信号を出力し、スイッチ回路４３ｅのオン／
オフ制御を行う。信号線４７は第２半導体素子４９を活
性化する活性化信号のための信号線であり、抵抗４８に
よってプルアップされている。スイッチ回路４３ｅは、
エミッタが電源線２１に接続され、コレクタが電源線３
６に接続され、ベースが制御信号線４６を介して第１半
導体素子３９ｂに接続されたＰＮＰバイポーラトランジ
スタ（以下、トランジスタと称す）５５と、トランジス
タ５５のエミッタとコレクタとの間に接続された抵抗５
７とからなる。
【００２７】本実施形態では、前述のように、スイッチ
回路４３ｅのオン／オフ動作は、制御信号線４６を介し
て第１半導体素子３９ｂから出力される制御信号により
制御される。すなわち、ＩＣカードが情報処理装置に接
続された直後は、第１半導体素子３９ｂは、スイッチ回
路４３ｅに対して制御信号「Ｈ」を出力する。この時ス
イッチ回路４３ｅはオフであるため、第２半導体素子４
９に対して、活動に充分な電圧は供給されない。接続さ
れた情報処理装置は、ＩＣカードを活性化する時に第１
半導体素子３９ｂ内の所定のレジスタに所定値を設定す
ることにより、制御信号線４６を介して制御信号「Ｌ」
が出力され、これによりスイッチ回路４３ｅがオンし、
電源線２１と電源線３６とが低インピーダンスで接続さ
れほぼ同電圧となり、第２半導体素子４９に電源電圧が
供給される。この時、信号線４５、４７は、出力してい
ない高インピーダンス状態から、出力確定状態となり、
「Ｈ」または「Ｌ」を出力する。またこの時、活性化信
号により信号線４７を介して、第２半導体素子４９が活
性化され、これにより第１半導体素子３９から第２半導
体素子４９への信号伝達が開始され、ＩＣカードが使用
可能状態となる。
回路４３ｅのオン／オフ動作は、制御信号線４６を介し
て第１半導体素子３９ｂから出力される制御信号により
制御される。すなわち、ＩＣカードが情報処理装置に接
続された直後は、第１半導体素子３９ｂは、スイッチ回
路４３ｅに対して制御信号「Ｈ」を出力する。この時ス
イッチ回路４３ｅはオフであるため、第２半導体素子４
９に対して、活動に充分な電圧は供給されない。接続さ
れた情報処理装置は、ＩＣカードを活性化する時に第１
半導体素子３９ｂ内の所定のレジスタに所定値を設定す
ることにより、制御信号線４６を介して制御信号「Ｌ」
が出力され、これによりスイッチ回路４３ｅがオンし、
電源線２１と電源線３６とが低インピーダンスで接続さ
れほぼ同電圧となり、第２半導体素子４９に電源電圧が
供給される。この時、信号線４５、４７は、出力してい
ない高インピーダンス状態から、出力確定状態となり、
「Ｈ」または「Ｌ」を出力する。またこの時、活性化信
号により信号線４７を介して、第２半導体素子４９が活
性化され、これにより第１半導体素子３９から第２半導
体素子４９への信号伝達が開始され、ＩＣカードが使用
可能状態となる。
【００２８】以上のようにして、本実施形態のＩＣカー
ドでは、電源Ｖccと第２回路ブロックとの間にスイッチ
回路４３ｅを設け、このスイッチ回路４３ｅのオン／オ
フ制御を、情報処理装置が第１半導体素子３９ｂの内部
の所定レジスタを設定することにより行う。すなわち、
情報処理装置に接続直後においては、スイッチ回路４３
ｅにより第２回路ブロックが高インピーダンスで電源Ｖ
ccと接続されているため、第１回路ブロックのみに電源
電圧が供給される。データアクセス直前に情報処理装置
からの指令によりスイッチ回路４３ｅがオンされると、
第２回路ブロックが電源Ｖccと低インピーダンスで接続
されるため、第２回路ブロックにも電源電圧が供給され
る。このようにＩＣカード内の各回路ブロックに対し、
段階的に電源電圧の印加が行われため、接続時に流れる
突入電流を低減することができる。
ドでは、電源Ｖccと第２回路ブロックとの間にスイッチ
回路４３ｅを設け、このスイッチ回路４３ｅのオン／オ
フ制御を、情報処理装置が第１半導体素子３９ｂの内部
の所定レジスタを設定することにより行う。すなわち、
情報処理装置に接続直後においては、スイッチ回路４３
ｅにより第２回路ブロックが高インピーダンスで電源Ｖ
ccと接続されているため、第１回路ブロックのみに電源
電圧が供給される。データアクセス直前に情報処理装置
からの指令によりスイッチ回路４３ｅがオンされると、
第２回路ブロックが電源Ｖccと低インピーダンスで接続
されるため、第２回路ブロックにも電源電圧が供給され
る。このようにＩＣカード内の各回路ブロックに対し、
段階的に電源電圧の印加が行われため、接続時に流れる
突入電流を低減することができる。
【００２９】また、本実施形態においても、実施の形態
１の場合と同様にスイッチ回路４３ｅにおけるスイッチ
ング素子として、ＰＮＰバイポーラトランジスタ５５の
代わりに、ＭＯＳＦＥＴまたはサイリスタを用いても同
様の効果が得られる。
１の場合と同様にスイッチ回路４３ｅにおけるスイッチ
ング素子として、ＰＮＰバイポーラトランジスタ５５の
代わりに、ＭＯＳＦＥＴまたはサイリスタを用いても同
様の効果が得られる。
【００３０】実施の形態４．図５に本発明の実施の形態
４のＩＣカードの回路図を示す。本実施形態のＩＣカー
ドは、外部情報処理装置とのデータのやりとりを行うコ
ネクタ部１１と、コネクタ部１１と信号線１３を介して
接続され、電源ｖccに接続され電源電圧を供給する電源
線２１と基準電位を与えるグランド線２３とに接続され
た第１半導体素子３９ｃと、電源線２１とグランド線２
３との間に接続されたコンデンサ２４と、一端を電源線
２１に接続され、他端を電源線３６に接続された機械的
なスイッチ７１と、第１半導体素子３９ｃと信号線４
５、４７を介して接続され、電源線３６とグランド線２
３とに接続された第２半導体素子４９と、電源線３６と
グランド線２３との間に接続されたコンデンサ２５とか
らなる。信号線４７は第２半導体素子を活性化する活性
化信号のための信号線であり、抵抗４８によってプルア
ップされている。コンデンサ２４は第１半導体素子３９
ｃに対し安定した電圧を供給するためのものであり、コ
ンデンサ２５は第２半導体素子４９に対し安定した電圧
を供給するためのものである。第１半導体素子３９ｃと
コンデンサ２４とは第１回路ブロックを構成し、第２半
導体素子４９とコンデンサ２５とは第２回路ブロックを
構成する。
４のＩＣカードの回路図を示す。本実施形態のＩＣカー
ドは、外部情報処理装置とのデータのやりとりを行うコ
ネクタ部１１と、コネクタ部１１と信号線１３を介して
接続され、電源ｖccに接続され電源電圧を供給する電源
線２１と基準電位を与えるグランド線２３とに接続され
た第１半導体素子３９ｃと、電源線２１とグランド線２
３との間に接続されたコンデンサ２４と、一端を電源線
２１に接続され、他端を電源線３６に接続された機械的
なスイッチ７１と、第１半導体素子３９ｃと信号線４
５、４７を介して接続され、電源線３６とグランド線２
３とに接続された第２半導体素子４９と、電源線３６と
グランド線２３との間に接続されたコンデンサ２５とか
らなる。信号線４７は第２半導体素子を活性化する活性
化信号のための信号線であり、抵抗４８によってプルア
ップされている。コンデンサ２４は第１半導体素子３９
ｃに対し安定した電圧を供給するためのものであり、コ
ンデンサ２５は第２半導体素子４９に対し安定した電圧
を供給するためのものである。第１半導体素子３９ｃと
コンデンサ２４とは第１回路ブロックを構成し、第２半
導体素子４９とコンデンサ２５とは第２回路ブロックを
構成する。
【００３１】第１半導体素子３９ｃの制御入力は、制御
信号線７３を介して、スイッチ７１と電源線３６との接
続点に接続され、さらにこの接続点とグランド線２３と
の間にはプルダウン抵抗７５が接続されている。本実施
形態の第１半導体素子３９ｃは、制御信号線７３から入
力される制御信号により信号線４５、４７を制御する。
すなわち、制御信号が「Ｌ」の時は、信号線４５、４７
を高インピーダンス状態にし、制御信号が「Ｈ」になる
と、出力確定状態として「Ｈ」か「Ｌ」を出力する。以
下に本実施形態のＩＣカードの動作を説明する。
信号線７３を介して、スイッチ７１と電源線３６との接
続点に接続され、さらにこの接続点とグランド線２３と
の間にはプルダウン抵抗７５が接続されている。本実施
形態の第１半導体素子３９ｃは、制御信号線７３から入
力される制御信号により信号線４５、４７を制御する。
すなわち、制御信号が「Ｌ」の時は、信号線４５、４７
を高インピーダンス状態にし、制御信号が「Ｈ」になる
と、出力確定状態として「Ｈ」か「Ｌ」を出力する。以
下に本実施形態のＩＣカードの動作を説明する。
【００３２】本実施形態のＩＣカードにおいては、ＩＣ
カードを情報処理装置に接続し所定時間後に手動等によ
りスイッチ７１をオンする。第１半導体素子３９ｃに
は、制御信号線７３を介して、プルダウン抵抗７５によ
り、スイッチがオフの時は「Ｌ」が出力され、スイッチ
がオンになると「Ｈ」が出力される。これにより、前述
したように信号線４５、４７が高インピーダンス状態か
ら出力確定状態になり、第２半導体素子４９への信号伝
達を可能とする。このようにしてＩＣカードが使用可能
状態となる。
カードを情報処理装置に接続し所定時間後に手動等によ
りスイッチ７１をオンする。第１半導体素子３９ｃに
は、制御信号線７３を介して、プルダウン抵抗７５によ
り、スイッチがオフの時は「Ｌ」が出力され、スイッチ
がオンになると「Ｈ」が出力される。これにより、前述
したように信号線４５、４７が高インピーダンス状態か
ら出力確定状態になり、第２半導体素子４９への信号伝
達を可能とする。このようにしてＩＣカードが使用可能
状態となる。
【００３３】以上のようにして、本実施形態のＩＣカー
ドでは、情報処理装置に接続直後においては、機械的な
スイッチ７１により第２回路ブロックが電源Ｖccから切
り離されており、第１回路ブロックのみに電源電圧が供
給される。データアクセス直前にスイッチ７１がオンさ
れることにより、切り離されていた第２回路ブロックが
電源Ｖccに接続されるため、第２回路ブロックにも電源
電圧が供給される。このようにＩＣカード内の各回路ブ
ロックに対し、段階的な電源電圧の印加が行われるた
め、接続時に流れる突入電流を低減することができる。
ドでは、情報処理装置に接続直後においては、機械的な
スイッチ７１により第２回路ブロックが電源Ｖccから切
り離されており、第１回路ブロックのみに電源電圧が供
給される。データアクセス直前にスイッチ７１がオンさ
れることにより、切り離されていた第２回路ブロックが
電源Ｖccに接続されるため、第２回路ブロックにも電源
電圧が供給される。このようにＩＣカード内の各回路ブ
ロックに対し、段階的な電源電圧の印加が行われるた
め、接続時に流れる突入電流を低減することができる。
【００３４】
【発明の効果】本発明に係るＩＣカードによれば、バイ
ポーラトランジスタ、ＭＯＳトランジスタ、サイリスタ
等の半導体デバイスを用いたスイッチング回路または機
械的なスイッチからなるスイッチング手段を設け、ＩＣ
カード内の回路を電源から切り離し、ＩＣカードが情報
処理装置に接続された時に、各回路に対して徐々に電源
電圧を印加することにより突入電流を低減することがで
き、電流供給能力の低い情報処理装置において、ＩＣカ
ード接続時のシステムの誤動作を防止できる。
ポーラトランジスタ、ＭＯＳトランジスタ、サイリスタ
等の半導体デバイスを用いたスイッチング回路または機
械的なスイッチからなるスイッチング手段を設け、ＩＣ
カード内の回路を電源から切り離し、ＩＣカードが情報
処理装置に接続された時に、各回路に対して徐々に電源
電圧を印加することにより突入電流を低減することがで
き、電流供給能力の低い情報処理装置において、ＩＣカ
ード接続時のシステムの誤動作を防止できる。
【００３５】本発明の好ましい構成のＩＣカードによれ
ば、ＩＣカードの情報処理装置の接続時において、スイ
ッチング手段が、第２回路に印加される電源電圧を監視
し、その電圧が所定値を越えた時にオンし、第２回路に
電源を供給する。これにより、第１および第２回路に対
してそれぞれ異なるタイミングで電源電圧が供給される
ため、ＩＣカードを情報処理装置に接続した時の突入電
流が低減される。
ば、ＩＣカードの情報処理装置の接続時において、スイ
ッチング手段が、第２回路に印加される電源電圧を監視
し、その電圧が所定値を越えた時にオンし、第２回路に
電源を供給する。これにより、第１および第２回路に対
してそれぞれ異なるタイミングで電源電圧が供給される
ため、ＩＣカードを情報処理装置に接続した時の突入電
流が低減される。
【００３６】本発明の好ましい構成のＩＣカードによれ
ば、ＩＣカードが情報処理装置に接続されてから所定時
間後に、スイッチング手段がオンし、第２回路に電源を
供給する。これにより、第１および第２回路に対してそ
れぞれ異なるタイミングで電源電圧が供給されるため、
ＩＣカードを情報処理装置に接続した時の突入電流が低
減される。
ば、ＩＣカードが情報処理装置に接続されてから所定時
間後に、スイッチング手段がオンし、第２回路に電源を
供給する。これにより、第１および第２回路に対してそ
れぞれ異なるタイミングで電源電圧が供給されるため、
ＩＣカードを情報処理装置に接続した時の突入電流が低
減される。
【００３７】本発明の好ましい構成のＩＣカードによれ
ば、ＩＣカードの情報処理装置の接続時において、情報
処理装置からの制御に基づいて第１回路が、スイッチン
グ手段をオンさせ、第２回路に電源を供給する。これに
より、第１および第２回路に対してそれぞれ異なるタイ
ミングで電源電圧が供給されるため、ＩＣカードを情報
処理装置に接続した時の突入電流が低減される。
ば、ＩＣカードの情報処理装置の接続時において、情報
処理装置からの制御に基づいて第１回路が、スイッチン
グ手段をオンさせ、第２回路に電源を供給する。これに
より、第１および第２回路に対してそれぞれ異なるタイ
ミングで電源電圧が供給されるため、ＩＣカードを情報
処理装置に接続した時の突入電流が低減される。
【００３８】本発明の好ましい構成のＩＣカードによれ
ば、ＩＣカードの情報処理装置の接続時において、機械
的なスイッチにより、第１および第２回路に対して供給
する電源電圧の供給タイミングを制御し、第１および第
２回路に対してそれぞれ異なるタイミングで電源電圧が
供給する。これにより、ＩＣカードを情報処理装置に接
続した時の突入電流が低減される。
ば、ＩＣカードの情報処理装置の接続時において、機械
的なスイッチにより、第１および第２回路に対して供給
する電源電圧の供給タイミングを制御し、第１および第
２回路に対してそれぞれ異なるタイミングで電源電圧が
供給する。これにより、ＩＣカードを情報処理装置に接
続した時の突入電流が低減される。
【図１】 本発明の実施の形態１におけるＩＣカードの
ブロック図。
ブロック図。
【図２】 実施の形態１におけるスイッチ回路の別の構
成を示す図。
成を示す図。
【図３】 本発明の実施の形態２におけるＩＣカードの
ブロック図。
ブロック図。
【図４】 本発明の実施の形態３におけるＩＣカードの
ブロック図。
ブロック図。
【図５】 本発明の実施の形態４におけるＩＣカードの
ブロック図。
ブロック図。
【図６】 従来のＩＣカードのブロック図。
１１ コネクタ部、１３，１７，４５，４７ 信号線、
１５，３９，３９ｂ，３９ｃ 第１半導体素子、１９，
４９ 第２半導体素子、２１，３６ 電源線、２３ グ
ランド線、２４，２５ コンデンサ、４３，４３ｂ，４
３ｃ，４３ｄ，４３ｅ スイッチ回路、４８ プルアッ
プ抵抗、５２，７３ 制御信号線、５３電圧検知回路、
５５ ＰＮＰバイポーラトランジスタ、５７ 抵抗、６
１ Ｐ型ＭＯＳＦＥＴ、６３ サイリスタ、６５ タイ
マ回路、７１ 機械的スイッチ、７５ プルダウン抵
抗。
１５，３９，３９ｂ，３９ｃ 第１半導体素子、１９，
４９ 第２半導体素子、２１，３６ 電源線、２３ グ
ランド線、２４，２５ コンデンサ、４３，４３ｂ，４
３ｃ，４３ｄ，４３ｅ スイッチ回路、４８ プルアッ
プ抵抗、５２，７３ 制御信号線、５３電圧検知回路、
５５ ＰＮＰバイポーラトランジスタ、５７ 抵抗、６
１ Ｐ型ＭＯＳＦＥＴ、６３ サイリスタ、６５ タイ
マ回路、７１ 機械的スイッチ、７５ プルダウン抵
抗。
Claims (5)
- 【請求項１】 少なくとも第１回路と第２回路とを有
し、情報処理装置に接続された時に、前記情報処理装置
から前記第１回路および前記第２回路に対して電源線を
介して電源電圧が供給されるＩＣカードにおいて、 一端を前記第２回路に接続され、他端を前記電源線に接
続され、オンした時に導通し、前記第２回路に前記電源
線を介して電源電圧を供給するスイッチ手段を設けたこ
とを特徴とするＩＣカード。 - 【請求項２】 請求項１に記載のＩＣカードにおいて、
前記スイッチ手段は、前記第２回路に対して前記電源線
を介して印加される電圧を緩やかに上昇させるために高
インピーダンスで前記第２回路と前記電源線とを接続す
る抵抗手段と、前記第２回路に印加される前記電圧を検
知し、検知信号を出力する電圧検知手段と、前記検知信
号に基づき前記第２回路に印加される電圧が所定値を越
えた時にオンし、前記第２回路と前記電源線を低インピ
ーダンスで接続するスイッチ回路とからなることを特徴
とするＩＣカード。 - 【請求項３】 請求項１に記載のＩＣカードにおいて、
前記スイッチ手段は、入力電圧が印加されてから所定時
間後に制御信号を出力するタイマ手段と、前記制御信号
に基づいてオンし、前記第２回路と前記電源線を低イン
ピーダンスで接続するとともに、前記第２回路を信号を
出力しない高インピーダンス状態から、「ハイ」レベル
または「ロー」レベルの信号を出力する出力確定状態に
する制御信号を出力するスイッチ回路とからなることを
特徴とするＩＣカード。 - 【請求項４】 請求項１に記載のＩＣカードにおいて、
前記スイッチ手段は、前記情報処理装置が前記第１回路
内部の所定レジスタを所定値に設定することにより出力
される制御信号に応じてオン／オフ制御されるスイッチ
回路からなることを特徴とするＩＣカード。 - 【請求項５】 請求項１に記載のＩＣカードにおいて、
前記スイッチ手段は、機械的なスイッチからなることを
特徴とするＩＣカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8133764A JPH09319835A (ja) | 1996-05-28 | 1996-05-28 | Ｉｃカード |
| US08/715,817 US5825014A (en) | 1996-05-28 | 1996-09-19 | IC card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8133764A JPH09319835A (ja) | 1996-05-28 | 1996-05-28 | Ｉｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09319835A true JPH09319835A (ja) | 1997-12-12 |
Family
ID=15112417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8133764A Pending JPH09319835A (ja) | 1996-05-28 | 1996-05-28 | Ｉｃカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5825014A (ja) |
| JP (1) | JPH09319835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042968A (ko) * | 2001-11-26 | 2003-06-02 | 한국전자통신연구원 | 전하 순환 회로를 이용한 아이 씨 카드용 승압 장치 및 그제어방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180376C (zh) * | 2000-04-04 | 2004-12-15 | 皇家菲利浦电子有限公司 | 具有芯片的数据载体——芯片包括为数据载体的另一个部件提供可控制电源电压的装置 |
| DE60226978D1 (de) * | 2001-06-27 | 2008-07-17 | Sony Corp | Integrierte schaltungseinrichtung, informationsverarbeitungseinrichtung, informationsaufzeichnungseinrichtungsspeicher-verwaltungsverfahren, mobilendgeräteeinrichtung, integrierte halbleiterschaltungseinrichtung und kommunikationsverfahren mit tragbarem endgerät |
| EP1388809B1 (fr) * | 2002-08-08 | 2009-11-11 | EM Microelectronic-Marin SA | Circuit électronique disposant de moyens de contrôle d'une tension |
| JP3929888B2 (ja) * | 2002-12-25 | 2007-06-13 | 株式会社東芝 | Ｉｃカード |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63146114A (ja) * | 1986-12-10 | 1988-06-18 | Fujitsu Ltd | 突入電流制御方式 |
| JPH0693253B2 (ja) * | 1988-06-17 | 1994-11-16 | 三菱電機株式会社 | Ｉｃメモリカード用バッテリ回路 |
| JPH02293917A (ja) * | 1989-05-08 | 1990-12-05 | Seiko Epson Corp | 電源装置 |
| US4999205A (en) * | 1989-08-17 | 1991-03-12 | Kalamazoo Holdings, Inc. | Curcumin complexed on water-dispersible substrates |
| JPH0449485A (ja) * | 1990-06-19 | 1992-02-18 | Mitsubishi Electric Corp | Ｉｃカード |
-
1996
- 1996-05-28 JP JP8133764A patent/JPH09319835A/ja active Pending
- 1996-09-19 US US08/715,817 patent/US5825014A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030042968A (ko) * | 2001-11-26 | 2003-06-02 | 한국전자통신연구원 | 전하 순환 회로를 이용한 아이 씨 카드용 승압 장치 및 그제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5825014A (en) | 1998-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2550480Y2 (ja) | 半導体メモリ装置の内部電源電圧発生回路 | |
| US6586963B2 (en) | Integrated circuit devices having power control logic that inhibits internal leakage current loss during sleep mode operation and method of operating same | |
| KR950009087B1 (ko) | 반도체 집적회로의 출력회로 | |
| JP2536871B2 (ja) | オフ・チップ駆動回路 | |
| JPS62250827A (ja) | 過電流しや断回路 | |
| JPH11500281A (ja) | Ｃｍｏｓパワーオンリセット回路 | |
| KR100295045B1 (ko) | 지연동기루프(dll)를구비한반도체메모리장치 | |
| JPH01123521A (ja) | パワーオン信号発生回路 | |
| JPH01280923A (ja) | 半導体集積回路装置 | |
| JP2711224B2 (ja) | 回路カードの接続用電力制御回路 | |
| EP0419902A2 (en) | Rush current prevention circuit | |
| US7073078B2 (en) | Power control unit that provides one of a plurality of voltages on a common power rail | |
| JPH09319835A (ja) | Ｉｃカード | |
| JPH07183791A (ja) | 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 | |
| US5075577A (en) | Tristate output circuit with input protection | |
| KR100558590B1 (ko) | 전자 회로 | |
| US4764839A (en) | Low voltage reset circuit | |
| JP2588911B2 (ja) | メモリカード回路 | |
| JPH07104746B2 (ja) | 半導体記憶装置用インタフェイス回路 | |
| JP3604660B2 (ja) | 内部給電電圧を備えた回路装置 | |
| JPH01268311A (ja) | 出力回路 | |
| JPS6143016A (ja) | 入力回路 | |
| JP2690788B2 (ja) | 半導体装置 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JPS6176027A (ja) | 突入電流防止回路 |