JP2608368B2 - 電子装置 - Google Patents
電子装置Info
- Publication number
- JP2608368B2 JP2608368B2 JP4257172A JP25717292A JP2608368B2 JP 2608368 B2 JP2608368 B2 JP 2608368B2 JP 4257172 A JP4257172 A JP 4257172A JP 25717292 A JP25717292 A JP 25717292A JP 2608368 B2 JP2608368 B2 JP 2608368B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- initial setting
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】
【産業上の利用分野】本発明は、製品毎に異なる機能を
与えるための初期設定入力回路を備えた電子装置に関す
る。
与えるための初期設定入力回路を備えた電子装置に関す
る。
【0002】
【従来の技術】各種電子装置において、例えば国内向け
と海外向けのように、仕様(用途)に応じて製品毎に異
なる機能を初期設定することがしばしば行われる。図4
(a) は、従来一般に行われている初期設定の基本的な方
法を示している。これは、電子装置1に初期設定用端子
2を設けて、この端子2を仕様に応じて選択的に電源端
子(“H”レベル)または接地端子(“L”レベル)に
接続するようにしたものである。この端子接続は、半田
やワイヤボンディング等により行われる。この方法で
は、初期設定用端子2の接続が必ず必要であるため、こ
の接続工程のために製品コストが高くなる。
と海外向けのように、仕様(用途)に応じて製品毎に異
なる機能を初期設定することがしばしば行われる。図4
(a) は、従来一般に行われている初期設定の基本的な方
法を示している。これは、電子装置1に初期設定用端子
2を設けて、この端子2を仕様に応じて選択的に電源端
子(“H”レベル)または接地端子(“L”レベル)に
接続するようにしたものである。この端子接続は、半田
やワイヤボンディング等により行われる。この方法で
は、初期設定用端子2の接続が必ず必要であるため、こ
の接続工程のために製品コストが高くなる。
【0003】図4(b) は、図4(a) を改良した方法であ
り、初期設定用端子2は必要に応じて接地端子に接続す
るようにして、それ以外はオープン状態に保つ方法であ
る。電子装置1の内部には初期設定用端子2を電源に接
続するプルアップ用抵抗Rpが設けられている。従って
初期設定用端子2がオープンの時は、プルアップ抵抗R
p を介して内部回路には“H”レベルが供給されること
になる。この方法では例えば、特殊用途の場合のみ初期
設定用端子2を接地端子に接続するようにし、標準仕様
では初期設定用端子2をオープン状態に保つことによ
り、図4(a) の場合に比べて初期設定のための工数を減
らすことができる。
り、初期設定用端子2は必要に応じて接地端子に接続す
るようにして、それ以外はオープン状態に保つ方法であ
る。電子装置1の内部には初期設定用端子2を電源に接
続するプルアップ用抵抗Rpが設けられている。従って
初期設定用端子2がオープンの時は、プルアップ抵抗R
p を介して内部回路には“H”レベルが供給されること
になる。この方法では例えば、特殊用途の場合のみ初期
設定用端子2を接地端子に接続するようにし、標準仕様
では初期設定用端子2をオープン状態に保つことによ
り、図4(a) の場合に比べて初期設定のための工数を減
らすことができる。
【0004】ところが図4(b) の方法は、初期設定用端
子2を接地端子に接続した場合に、プルアップ抵抗Rp
を介して定常的に電流が流れるという難点がある。これ
は例えば、太陽電池を電源とする小型計測器におけるよ
うに、10数μAという微小電流で動作するものでは、
無視することができない。
子2を接地端子に接続した場合に、プルアップ抵抗Rp
を介して定常的に電流が流れるという難点がある。これ
は例えば、太陽電池を電源とする小型計測器におけるよ
うに、10数μAという微小電流で動作するものでは、
無視することができない。
【0005】図5は、図4(b) の難点を解決したダイナ
ミック型の初期設定入力回路の構成例である。これは、
図4(b) のプルアップ抵抗Rp に相当する部分を能動回
路により構成して、定常的な直流電流が流れないように
したものである。図示のようにこの初期設定入力回路
は、入力端子が初期設定用端子2に接続され、出力端子
が内部回路に接続されるインバータ回路41と、このイ
ンバータ回路41の入力端子と接地端子の間に設けられ
たnチャネルMOSトランジスタ43と、一つの入力端
子がインバータ回路41の出力端子に接続され、他の入
力端子にストローブ信号が供給され、出力端子がMOS
トランジスタ43のゲートに接続されたORゲート42
とから構成されている。
ミック型の初期設定入力回路の構成例である。これは、
図4(b) のプルアップ抵抗Rp に相当する部分を能動回
路により構成して、定常的な直流電流が流れないように
したものである。図示のようにこの初期設定入力回路
は、入力端子が初期設定用端子2に接続され、出力端子
が内部回路に接続されるインバータ回路41と、このイ
ンバータ回路41の入力端子と接地端子の間に設けられ
たnチャネルMOSトランジスタ43と、一つの入力端
子がインバータ回路41の出力端子に接続され、他の入
力端子にストローブ信号が供給され、出力端子がMOS
トランジスタ43のゲートに接続されたORゲート42
とから構成されている。
【0006】ORゲート42に与えられるストローブ信
号は例えば、図6に示すように、リセット状態で接地電
位(“L”レベル)であり所定周期で電源電位(“H”
レベル)となるタイミングパルスである。初期設定用端
子2は、図4(b) の場合と同様に選択的に電源端子に接
続されるかオープンとされる。
号は例えば、図6に示すように、リセット状態で接地電
位(“L”レベル)であり所定周期で電源電位(“H”
レベル)となるタイミングパルスである。初期設定用端
子2は、図4(b) の場合と同様に選択的に電源端子に接
続されるかオープンとされる。
【0007】初期設定用端子2がオープンの場合には、
電源投入後、ストローブ信号が“H”レベルになると、
これがORゲート42を介してMOSトランジスタ43
のゲートに与えられ、MOSトランジスタ43がオンに
なる。これによりインバータ回路41の入力端子が
“L”レベル、したがってその出力端子が“H”レベル
になる。この“H”レベル出力はORゲート42を介し
てMOSトランジスタ43のゲートに与えられるから、
この状態がラッチされる。そして内部回路には、インバ
ータ回路41の“H”レベル出力が与えられることにな
る。
電源投入後、ストローブ信号が“H”レベルになると、
これがORゲート42を介してMOSトランジスタ43
のゲートに与えられ、MOSトランジスタ43がオンに
なる。これによりインバータ回路41の入力端子が
“L”レベル、したがってその出力端子が“H”レベル
になる。この“H”レベル出力はORゲート42を介し
てMOSトランジスタ43のゲートに与えられるから、
この状態がラッチされる。そして内部回路には、インバ
ータ回路41の“H”レベル出力が与えられることにな
る。
【0008】初期設定用端子2を電源端子に接続した場
合には、電源投入によりインバータ回路41の出力が
“L”レベルになり、これが内部回路に与えられる。そ
の後ストローブ信号が“H”レベルになると、MOSト
ランジスタ43がオンするが、初期設定用端子2が強制
的に“H”レベルに接続されているため、インバータ回
路41の状態変化はない。またMOSトランジスタ43
のオン期間のみ電流が流れるだけであるので、平均電流
は小さい。この様に図5の初期設定入力回路では定常的
な電流が流れることはない。
合には、電源投入によりインバータ回路41の出力が
“L”レベルになり、これが内部回路に与えられる。そ
の後ストローブ信号が“H”レベルになると、MOSト
ランジスタ43がオンするが、初期設定用端子2が強制
的に“H”レベルに接続されているため、インバータ回
路41の状態変化はない。またMOSトランジスタ43
のオン期間のみ電流が流れるだけであるので、平均電流
は小さい。この様に図5の初期設定入力回路では定常的
な電流が流れることはない。
【0009】
【発明が解決しようとする課題】しかし、図5のダイナ
ミック型初期設定入力回路でも、まだ次のような問題が
残る。初期設定用端子2がオープンの場合、図6に示す
パワーオンリセットの期間、即ち電源投入後のストロー
ブ信号がノンアクティブの期間、MOSトランジスタ4
3がオフであるため、インバータ回路41の入力端子は
フローティング状態であり、中間電位に設定される可能
性が高い。そうすると、この期間、インバータ回路41
がCMOSインバータであっても、pチャネルMOSト
ランジスタとnチャネルMOSトランジスタが同時にオ
ンになって貫通電流が流れる。
ミック型初期設定入力回路でも、まだ次のような問題が
残る。初期設定用端子2がオープンの場合、図6に示す
パワーオンリセットの期間、即ち電源投入後のストロー
ブ信号がノンアクティブの期間、MOSトランジスタ4
3がオフであるため、インバータ回路41の入力端子は
フローティング状態であり、中間電位に設定される可能
性が高い。そうすると、この期間、インバータ回路41
がCMOSインバータであっても、pチャネルMOSト
ランジスタとnチャネルMOSトランジスタが同時にオ
ンになって貫通電流が流れる。
【0010】これに対してパワーオンリセットの状態
が、ストローブ信号が“H”レベルで始まるようにすれ
ば、電源投入により直ちにインバータ回路41の入力端
子電位が“L”レベルに定まり、上述のようなインバー
タ回路41での貫通電流を防止することができる。しか
しこうすると、初期設定用端子2を電源端子に接続した
場合には、パワーオンリセットの期間にMOSトランジ
スタ43がオンであるから、これを通して電源電流が流
れてしまう。いずれの場合も、電源が太陽電池のような
微小電流のものである場合には、パワーオンリセット時
に無駄な電流が流れて、システムが立ち上がれないとい
う事態が生じる。
が、ストローブ信号が“H”レベルで始まるようにすれ
ば、電源投入により直ちにインバータ回路41の入力端
子電位が“L”レベルに定まり、上述のようなインバー
タ回路41での貫通電流を防止することができる。しか
しこうすると、初期設定用端子2を電源端子に接続した
場合には、パワーオンリセットの期間にMOSトランジ
スタ43がオンであるから、これを通して電源電流が流
れてしまう。いずれの場合も、電源が太陽電池のような
微小電流のものである場合には、パワーオンリセット時
に無駄な電流が流れて、システムが立ち上がれないとい
う事態が生じる。
【0011】本発明は、パワーオンリセット時に無駄な
直流電流が流れることがなく、微小電流電源を用いた場
合にも確実なシステムの立上げを可能としたダイナミッ
ク型の初期設定入力回路を持つ電子装置を提供すること
を目的とする。
直流電流が流れることがなく、微小電流電源を用いた場
合にも確実なシステムの立上げを可能としたダイナミッ
ク型の初期設定入力回路を持つ電子装置を提供すること
を目的とする。
【0012】
【課題を解決するための手段】本発明は、電源投入時に
内部回路に初期データを与える初期設定入力回路を有す
る電子装置であって、前記初期設定入力回路は、仕様に
応じて選択的に接地端子に接続されるかまたはオープン
状態とされる初期設定用端子と、入力端子がこの初期設
定用端子に接続され、出力端子が内部回路に接続される
CMOSインバータ回路と、第1の入力端子が前記イン
バータ回路の出力端子に接続され、出力端子が前記イン
バータ回路の入力端子に接続されて、前記インバータ回
路と共にラッチ回路を構成するCMOS2入力NAND
ゲートと、このNANDゲートの第2の入力端子に電源
投入時のリセット状態が“H”レベルであり、所定タイ
ミングで“L”レベルとなるストローブ信号を供給する
ストローブ発生回路とを備えたことを特徴としている。
内部回路に初期データを与える初期設定入力回路を有す
る電子装置であって、前記初期設定入力回路は、仕様に
応じて選択的に接地端子に接続されるかまたはオープン
状態とされる初期設定用端子と、入力端子がこの初期設
定用端子に接続され、出力端子が内部回路に接続される
CMOSインバータ回路と、第1の入力端子が前記イン
バータ回路の出力端子に接続され、出力端子が前記イン
バータ回路の入力端子に接続されて、前記インバータ回
路と共にラッチ回路を構成するCMOS2入力NAND
ゲートと、このNANDゲートの第2の入力端子に電源
投入時のリセット状態が“H”レベルであり、所定タイ
ミングで“L”レベルとなるストローブ信号を供給する
ストローブ発生回路とを備えたことを特徴としている。
【0013】
【作用】本発明による初期設定入力回路は、ダイナミッ
ク型であって定常的な直流電流が流れることはない。初
期設定用端子は選択的にオープンまたは接地とされ、こ
の接続状態に応じて異なるデータが内部回路に供給され
る。初期設定用端子が接地された場合には、パワーオン
リセットの状態で直流電流が流れるパスは形成されな
い。また、初期設定用端子がオープンの場合、パワーオ
ンリセットの状態が“H”レベルであるストローブ信号
とインバータ回路の出力信号の組み合わせによって、イ
ンバータ回路の入力端子電位は“H”レベルまたは
“L”レベルのいずれかに固定される。これにより、イ
ンバータ回路で貫通電流が流れるのを防止することがで
きる。従って本発明によれば、電源投入時に無駄な直流
電流が流れることがなく、太陽電池のような微小電流電
源を用いた電子装置でのシステム立ち上げが確実に行わ
れることになる。
ク型であって定常的な直流電流が流れることはない。初
期設定用端子は選択的にオープンまたは接地とされ、こ
の接続状態に応じて異なるデータが内部回路に供給され
る。初期設定用端子が接地された場合には、パワーオン
リセットの状態で直流電流が流れるパスは形成されな
い。また、初期設定用端子がオープンの場合、パワーオ
ンリセットの状態が“H”レベルであるストローブ信号
とインバータ回路の出力信号の組み合わせによって、イ
ンバータ回路の入力端子電位は“H”レベルまたは
“L”レベルのいずれかに固定される。これにより、イ
ンバータ回路で貫通電流が流れるのを防止することがで
きる。従って本発明によれば、電源投入時に無駄な直流
電流が流れることがなく、太陽電池のような微小電流電
源を用いた電子装置でのシステム立ち上げが確実に行わ
れることになる。
【0014】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図1は、本発明の一実施例に係る電子装置の
システム構成を示す。図示のようにこの電子装置1は、
内部回路4と、この内部回路4に初期設定データを与え
る初期設定入力回路3を有する。これらの回路は、太陽
電池5を直流電源として動作するものである。
説明する。図1は、本発明の一実施例に係る電子装置の
システム構成を示す。図示のようにこの電子装置1は、
内部回路4と、この内部回路4に初期設定データを与え
る初期設定入力回路3を有する。これらの回路は、太陽
電池5を直流電源として動作するものである。
【0015】初期設定入力回路3は、接地端子に接続す
るかまたはオープンとされる初期設定用端子2に入力端
子が繋がるCMOSインバータ回路31、このインバー
タ回路31の状態を設定するためのCMOS2入力NA
NDゲート32、およびストローブ信号発生回路33等
により構成される。NANDゲート32は、第1の入力
端子にインバータ回路31の出力端子(N2 )のデータ
が入力され、第2の入力端子(N3 )にストローブ信号
発生回路33からのストローブ信号とが入力される。N
ANDゲート32の出力端子はインバータ回路31の入
力端子(N1 )に接続されている。インバータ回路31
の出力が初期設定データとして内部回路4に供給され
る。
るかまたはオープンとされる初期設定用端子2に入力端
子が繋がるCMOSインバータ回路31、このインバー
タ回路31の状態を設定するためのCMOS2入力NA
NDゲート32、およびストローブ信号発生回路33等
により構成される。NANDゲート32は、第1の入力
端子にインバータ回路31の出力端子(N2 )のデータ
が入力され、第2の入力端子(N3 )にストローブ信号
発生回路33からのストローブ信号とが入力される。N
ANDゲート32の出力端子はインバータ回路31の入
力端子(N1 )に接続されている。インバータ回路31
の出力が初期設定データとして内部回路4に供給され
る。
【0016】この実施例では、ストローブ信号発生回路
33が、図2に示すようなストローブ信号を発生する。
即ちストローブ信号発生回路33は、パワーオンリセッ
ト時の出力が“H”レベル(図の場合、電源電位VDD)
であり、その後所定タイミングで“L”レベル(図の場
合、接地電位VSS)となるパルスを発生するものとす
る。
33が、図2に示すようなストローブ信号を発生する。
即ちストローブ信号発生回路33は、パワーオンリセッ
ト時の出力が“H”レベル(図の場合、電源電位VDD)
であり、その後所定タイミングで“L”レベル(図の場
合、接地電位VSS)となるパルスを発生するものとす
る。
【0017】この実施例での初期設定入力回路の動作
を、図3(a) (b) を参照しながら次に説明する。図3
(a) (b) は、それぞれ、初期設定用端子2を接地端子に
接続した場合とオープンとした場合の各端子の電位波形
である。初期設定用端子2を接地した場合、図3(a) に
示すように、インバータ回路31の入力端子N1 は強制
的に接地されて“L”レベルであるから、電源投入によ
りインバータ回路31の出力端子N2 は“H”レベルと
なる。この“H”レベル出力が初期設定データとして内
部回路4に供給される。パワーオンリセットの期間、N
ANDゲート32の2入力が共に“H”レベルであり、
インバータ回路31,NANDゲート32のいずれでも
直流電流は流れない。
を、図3(a) (b) を参照しながら次に説明する。図3
(a) (b) は、それぞれ、初期設定用端子2を接地端子に
接続した場合とオープンとした場合の各端子の電位波形
である。初期設定用端子2を接地した場合、図3(a) に
示すように、インバータ回路31の入力端子N1 は強制
的に接地されて“L”レベルであるから、電源投入によ
りインバータ回路31の出力端子N2 は“H”レベルと
なる。この“H”レベル出力が初期設定データとして内
部回路4に供給される。パワーオンリセットの期間、N
ANDゲート32の2入力が共に“H”レベルであり、
インバータ回路31,NANDゲート32のいずれでも
直流電流は流れない。
【0018】その後所定タイミングでストローブ信号が
“L”レベルになり、NANDゲート32の出力即ちイ
ンバータ回路31の入力端子N1 が“H”レベルになろ
うとする。しかしインバータ回路31の入力端子N1 は
強制的に接地されているため、電位上昇はなく、ストロ
ーブ信号によってインバータ回路31の入出力電位関係
は変化しない。
“L”レベルになり、NANDゲート32の出力即ちイ
ンバータ回路31の入力端子N1 が“H”レベルになろ
うとする。しかしインバータ回路31の入力端子N1 は
強制的に接地されているため、電位上昇はなく、ストロ
ーブ信号によってインバータ回路31の入出力電位関係
は変化しない。
【0019】初期設定用端子2をオープンとした場合、
図3(b) に示すように、パワーオンリセット時、NAN
Dゲート32の出力(N1 )が“H”レベル(実線)ま
たは“L”レベル(破線)のいずれかになる。いずれの
レベルになるかは決まっていない。まずパワーオンリセ
ット時のNANDゲート32の出力が“H”レベルの場
合、これによりインバータ回路31の出力端子N2 は
“L”レベルに設定される。その後ストローブ信号が
“L”レベルになると、NANDゲート32は二つの負
荷pチャネルMOSトランジスタがオンになって、イン
バータ回路31の入力端子N1 の“H”レベル電位を一
層上昇させ、インバータ回路31の出力端子N2はより
深い“L”レベルになる。ストローブ信号が“H”レベ
ルに戻っても、NANDゲート32のもう一方の入力端
子、即ちインバータ回路31の出力端子N2 が“L”レ
ベルであるから、NANDゲート32の出力は反転せ
ず、インバータ回路31の入力が“H”レベル,出力が
“L”レベルの状態が保持される。そしてこのインバー
タ回路31の“L”レベル出力が内部回路4に初期設定
データとして供給される。
図3(b) に示すように、パワーオンリセット時、NAN
Dゲート32の出力(N1 )が“H”レベル(実線)ま
たは“L”レベル(破線)のいずれかになる。いずれの
レベルになるかは決まっていない。まずパワーオンリセ
ット時のNANDゲート32の出力が“H”レベルの場
合、これによりインバータ回路31の出力端子N2 は
“L”レベルに設定される。その後ストローブ信号が
“L”レベルになると、NANDゲート32は二つの負
荷pチャネルMOSトランジスタがオンになって、イン
バータ回路31の入力端子N1 の“H”レベル電位を一
層上昇させ、インバータ回路31の出力端子N2はより
深い“L”レベルになる。ストローブ信号が“H”レベ
ルに戻っても、NANDゲート32のもう一方の入力端
子、即ちインバータ回路31の出力端子N2 が“L”レ
ベルであるから、NANDゲート32の出力は反転せ
ず、インバータ回路31の入力が“H”レベル,出力が
“L”レベルの状態が保持される。そしてこのインバー
タ回路31の“L”レベル出力が内部回路4に初期設定
データとして供給される。
【0020】次に、パワーオンリセット時のNANDゲ
ート32の出力が“L”レベルの場合、インバータ回路
31の出力が“H”レベルに設定されるが、ストローブ
信号が“L”レベルになれば、NANDゲート32の出
力は“H”レベルになり、その後この“H”レベルが保
持される。そしてインバータ回路31の“L”レベル出
力が内部回路4に供給される。
ート32の出力が“L”レベルの場合、インバータ回路
31の出力が“H”レベルに設定されるが、ストローブ
信号が“L”レベルになれば、NANDゲート32の出
力は“H”レベルになり、その後この“H”レベルが保
持される。そしてインバータ回路31の“L”レベル出
力が内部回路4に供給される。
【0021】この実施例によると、パワーオンリセット
時に従来のダイナミック型初期設定入力回路におけるよ
うな直流電流が流れることはない。即ち初期設定用端子
2を接地した場合には、電源投入によって直ちにインバ
ータ回路31の入出力がそれぞれ“L”,“H”レベル
状態に固定されるから、直流電流パスは形成されない。
初期設定用端子2をオープンとした場合にも、パワーオ
ンリセット時はインバータ回路31の出力は“H”,
“L”レベルのいずれかになるか不定であるが、フロー
ティング状態になることはなく、またその後は“L”レ
ベルに固定されるので、CMOSインバータ回路31で
貫通電流が流れるということはない。従ってこの実施例
の初期設定入力回路を用いれば、電源投入により確実な
システムの立上げが可能となる。
時に従来のダイナミック型初期設定入力回路におけるよ
うな直流電流が流れることはない。即ち初期設定用端子
2を接地した場合には、電源投入によって直ちにインバ
ータ回路31の入出力がそれぞれ“L”,“H”レベル
状態に固定されるから、直流電流パスは形成されない。
初期設定用端子2をオープンとした場合にも、パワーオ
ンリセット時はインバータ回路31の出力は“H”,
“L”レベルのいずれかになるか不定であるが、フロー
ティング状態になることはなく、またその後は“L”レ
ベルに固定されるので、CMOSインバータ回路31で
貫通電流が流れるということはない。従ってこの実施例
の初期設定入力回路を用いれば、電源投入により確実な
システムの立上げが可能となる。
【0022】なお本発明は上記実施例に限られるもので
はない。例えば実施例では、直流電源として太陽電池を
用いたが、通常の小型バッテリーを用いた低消費電力の
各種電子システムにも本発明を適用することが可能であ
る。
はない。例えば実施例では、直流電源として太陽電池を
用いたが、通常の小型バッテリーを用いた低消費電力の
各種電子システムにも本発明を適用することが可能であ
る。
【0023】
【発明の効果】以上説明したように本発明よれば、パワ
ーオンリセット時に無駄な直流電流が流れないようにし
て、太陽電池のような微小電流電源を用いた場合にも確
実なシステムの立上げを可能としたダイナミック型の初
期設定入力回路を持つ電子装置を提供することができ
る。
ーオンリセット時に無駄な直流電流が流れないようにし
て、太陽電池のような微小電流電源を用いた場合にも確
実なシステムの立上げを可能としたダイナミック型の初
期設定入力回路を持つ電子装置を提供することができ
る。
【図1】 本発明の一実施例に係る電子装置を示す図で
ある。
ある。
【図2】 同実施例のストローブ信号波形である。
【図3】 同実施例の初期設定入力回路の動作波形図で
ある。
ある。
【図4】 従来の初期設定入力回路例である。
【図5】 従来の初期設定入力回路例である。
【図6】 図5の回路の動作波形図である。
1…電子装置、2…初期設定用端子、3…初期設定入力
回路、4…内部回路、5…太陽電池、31…インバータ
回路、32…2入力NANDゲート、33…ストローブ
信号発生回路。
回路、4…内部回路、5…太陽電池、31…インバータ
回路、32…2入力NANDゲート、33…ストローブ
信号発生回路。
Claims (1)
- 【請求項1】 電源投入時に内部回路に初期データを与
える初期設定入力回路を有する電子装置であって、前記
初期設定入力回路は、 仕様に応じて選択的に接地端子に接続されるかまたはオ
ープン状態とされる初期設定用端子と、 入力端子がこの初期設定用端子に接続され、出力端子が
内部回路に接続されるCMOSインバータ回路と、 第1の入力端子が前記インバータ回路の出力端子に接続
され、出力端子が前記インバータ回路の入力端子に接続
されて、前記インバータ回路と共にラッチ回路を構成す
るCMOS2入力NANDゲートと、 このNANDゲートの第2の入力端子に電源投入時のリ
セット状態が“H”レベルであり、所定タイミングで
“L”レベルとなるストローブ信号を供給するストロー
ブ発生回路と、を備えたことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4257172A JP2608368B2 (ja) | 1992-09-01 | 1992-09-01 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4257172A JP2608368B2 (ja) | 1992-09-01 | 1992-09-01 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0683490A JPH0683490A (ja) | 1994-03-25 |
JP2608368B2 true JP2608368B2 (ja) | 1997-05-07 |
Family
ID=17302692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4257172A Expired - Fee Related JP2608368B2 (ja) | 1992-09-01 | 1992-09-01 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2608368B2 (ja) |
-
1992
- 1992-09-01 JP JP4257172A patent/JP2608368B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0683490A (ja) | 1994-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6104221A (en) | Power-up detection circuit of a semiconductor device | |
US20010010480A1 (en) | Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit | |
JPS58140649A (ja) | 電圧検出回路 | |
KR100210557B1 (ko) | 모드 설정용 입력 회로 | |
US4570088A (en) | Semiconductor device for pulling down output terminal voltage | |
JP2608368B2 (ja) | 電子装置 | |
US6563353B2 (en) | Circuit to eliminate bus contention at chip power up | |
US6198319B1 (en) | Power-on circuit built in IC | |
JP2936474B2 (ja) | 半導体集積回路装置 | |
JP2889168B2 (ja) | マイクロコントローラのテスト回路 | |
JPH04212786A (ja) | 半導体集積回路 | |
JP2001195876A (ja) | 半導体装置 | |
JP3224712B2 (ja) | 論理&レベル変換回路及び半導体装置 | |
JP2544912B2 (ja) | ダイナミツクランダムアクセスメモリの入力回路 | |
JPH10276069A (ja) | データラッチ回路 | |
JPH09161486A (ja) | 半導体集積回路装置 | |
JP3219724B2 (ja) | 漏電防止装置 | |
JPH0865118A (ja) | 半導体集積回路 | |
JP4194247B2 (ja) | マイクロコンピュータ | |
JP2926852B2 (ja) | 半導体メモリ | |
JPH11185480A (ja) | 入力バッファ回路 | |
JPH02134862A (ja) | 半導体集積回路装置 | |
JPH11150463A (ja) | パワーオンリセット回路 | |
KR100937812B1 (ko) | 어드레스 전달 회로 | |
JP2626165B2 (ja) | 半導体装置のリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |