DE69522928T2 - Schaltung zur Kopplung von Kommunikations-Bussen - Google Patents

Schaltung zur Kopplung von Kommunikations-Bussen

Info

Publication number
DE69522928T2
DE69522928T2 DE69522928T DE69522928T DE69522928T2 DE 69522928 T2 DE69522928 T2 DE 69522928T2 DE 69522928 T DE69522928 T DE 69522928T DE 69522928 T DE69522928 T DE 69522928T DE 69522928 T2 DE69522928 T2 DE 69522928T2
Authority
DE
Germany
Prior art keywords
bus
bus line
potential
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69522928T
Other languages
English (en)
Other versions
DE69522928D1 (de
Inventor
Herman Schutte
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69522928D1 publication Critical patent/DE69522928D1/de
Publication of DE69522928T2 publication Critical patent/DE69522928T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Description

  • Die Erfindung bezieht sich auf eine Schaltung wie in der Einleitung zu Anspruch 1 dargelegt.
  • In der US-amerikanischen Patentschrift US-A-3.832.489 wird ein Bus beschrieben, der in Abschnitte unterteilt ist. Jeder Abschnitt umfasst einen Busleiter, dessen Logikpegel mittels einer verdrahteten Logik hergestellt wird. Die Schaltung enthält zwischen dem ersten und dem zweiten Abschnitt einen Leitungsverstärker. Der Leitungsverstärker enthält einen Stromfühler und einen Verstärker. Der Stromfühler stellt fest, ob von Teilschaltkreisen, die mit dem ersten Abschnitt verbunden sind, Strom gezogen wird, um den Busleiter des betreffenden Abschnitts auf logisch "tief" zu bringen. Wenn der Stromfühler dies feststellt, bringt der Verstärker das Potential des zweiten Abschnitts auf "tief". Der Leitungsverstärker hat einen ähnlichen Fühler und Verstärker, um das Potential des ersten Abschnitts auf "tief" zu bringen, falls im zweiten Abschnitt ein Strom festgestellt wird.
  • Der Leitungsverstärker soll die bei langen Busleitungen auftretende Dämpfung kompensieren. Zu diesem Zweck verstärkt er die Signale auf dem Bus von einem Abschnitt zum anderen vorzugsweise so, dass außer den für einen einzelnen Abschnittsbus benötigten Steuersignalen keine zusätzlichen Steuersignale erforderlich sind.
  • Diese Veröffentlichung behandelt nicht das Problem der Nutzung von Busabschnitten, die mit wechselseitig unterschiedlichen Versorgungsspannungen arbeiten.
  • Ein Leitungsverstärker ist auch aus Abschnitt 4 des von Philips Semiconductors veröffentlichten "IC20 Data Handbook 1994" her bekannt. In dieser Veröffentlichung werden ein Datenkommunikationsbus (I2C-Bus) und eine Leitungsvers> tärkerschnittstelle (82B715 IC) beschrieben.
  • Die Teilschaltkreise in einer Schaltung mit dem I2C-Bus kommunizieren über eine Busleitung (SDA-Leitung). Die Teilschaltkreise bilden zusammen mit dieser Busleitung ein verdrahtetes UND-Glied. Auf diese Weise kann jeder Teilschaltkreis das Potential auf der Busleitung auf einen tiefen, "dominanten" Pegel ziehen. Das Potential auf der Busleitung wird auf einen hohen, "rezessiven" Pegel gebracht, wenn keiner der Teilschaltkreise das Potential auf der Leitung herunterzieht.
  • Das vorgenannte Verfahren wird für die Datenkommunikation und die Konkurrenzbereinigung (engl. Arbitration) verwendet. Bei der Datenkommunikation dient ein Teilschaltkreis als Sender und ein (oder mehrere) Teilschaltkreis(e) als Empfänger. Der Sender steuert den Pegel des Potentials auf der Busleitung, indem er es abwechselnd auf den dominanten Pegel bringt und dann wieder freigibt. Zu welchen Zeitpunkten dies stattfindet, hängt von den übertragenen Daten ab. Der Empfänger ermittelt zu aufeinanderfolgenden Zeitpunkten das Potential auf der Busleitung und leitet die übertragenen Daten davon ab.
  • Jeder Teilschaltkreis kann als Sender fungieren. Die Ursache hierfür ist, dass jeder Teilschaltkreis den Potentialpegel auf der Busleitung steuern kann, vorausgesetzt, dass die anderen Teilschaltkreise die Busleitung nicht auf den dominanten Pegel bringen. Außerdem kann jeder Teilschaltkreis auch als Empfänger dienen. Daher ist über die Busleitung eine Kommunikation zwischen einer Anzahl von Teilschaltkreispaaren möglich.
  • Mit der Konkurrenzbereinigung soll sichergestellt werden, dass der Sender während der Datenübermittlung nicht durch andere Teilschaltkreise gestört wird, die die Busleitung unerwünscht in den dominanten Status bringen. Aus diesem Grunde geht der Datenübermittlung eine Konkurrenzbereinigungsphase voraus.
  • Während der Konkurrenzbereinigungsphase wird es verschiedenen Teilschaltkreisen, die die Busleitung steuern wollen, gestattet, das Potential auf der Busleitung in den dominanten Status zu bringen. Dabei geben diese Teilschaltkreisen das Potential auf der Busleitung auch wieder frei und ermitteln dieses Potential anschließend. Ein anhaltend dominanter Potentialpegel weist hierbei darauf hin, dass ein anderer Teilschaltkreis die Steuerung der Busleitung übernehmen will. Der Teilschaltkreis, der dies feststellt, verliert daraufhin die Zuteilung und gibt das Potential auf dieser Busleitung frei.
  • Die Leitungsverstärkerschnittstelle dient zur transparenten Verbindung zweier Busleitungen. Mit jeder der Busleitungen sind mehrere Teilschaltkreise verbunden. Die Leitungsverstärkerschnittstelle gewährleistet, dass aus der Sicht jedes einzelnen Teilschaltkreises nur eine Busleitung vorhanden ist, an die alle anderen Teilschaltkreise angeschlossen sind.
  • Das bedeutet, wenn ein einzelner Teilschaltkreis das Potential auf der Busleitung, an die er angeschlossen ist, auf den dominanten Pegel bringt, wird durch die Leitungsverstärkerschnittstelle sichergestellt, dass auch das Potential auf der Busleitung den dominanten Pegel annimmt. Falls keiner der Teilschaltkreise seine Busleitung auf den dominanten Pegel bringt, nimmt das Potential auf beiden Busleitungen den rezessiven Pegel an.
  • Der Bus dient insbesondere zur Kommunikation zwischen den Teilschaltkreisen in verschiedenen integrierten Schaltungen. Es ist erwünscht, dass mehrere solcher integrierten Schaltungen in einer Schaltungsanordnung benutzt werden können, auch wenn die genannten integrierten Schaltungen mit unterschiedlichen Versorgungsspannungen arbeiten. Es ist insbesondere erwünscht, dass Daten zwischen einem Teilschaltkreis in einer ersten integrierten Schaltung mit einer ersten Versorgungsspannung und einem Teilschaltkreis in einer zweiten integrierten Schaltung mit einer zweiten Versorgungsspannung ausgetauscht werden können.
  • In der erwähnten Schaltung ist es erforderlich, dass alle Teilschaltkreise mit demselben rezessiven Pegel und demselben dominanten Pegel des Potentials auf der Busleitung arbeiten können. Diese Pegel entsprechen den Potentialen an den Anschlussklemmen und werden davon abgeleitet. Daher ist es nicht möglich, Daten über den Bus zwischen den Teilschaltkreisen in unterschiedlichen Schaltungen zu übermitteln, wenn einer dieser Teilschaltkreise mit einer Versorgungsspannung arbeitet, die mit den anderen inkompatibel ist.
  • Dieses Problem lässt sich prinzipiell lösen, indem man die Differenz zwischen dem dominanten Pegel und dem rezessiven Pegel so wählt, dass sie kleiner ist als die Differenz zwischen den Potentialen an den Anschlussklemmen derjenigen integrierten Schaltung, die mit der höchsten Versorgungsspannung arbeitet. Dies würde jedoch bedeuten, dass diese integrierten Schaltungen speziell für die Kommunikation mit anderen integrierten Schaltungen ausgelegt sein müssten.
  • Von der französischen Patentschrift FR-A-2.676.559 her ist ein weiterer Leitungsverstärker zur Verbindung eines ersten und zweiten Busabschnitts bekannt. Dieser Leitungsverstärker ermittelt den Logikpegel im ersten Busabschnitt und schaltet, wenn dieser Logikpegel "tief" ist, einen Pull-down-Transistor ein, um das Potential im zweiten Busabschnitt herunterzuziehen. Eine ähnliche Schaltung ist vorhanden, um den ersten Busabschnitt herunterzuziehen.
  • Von der japanischen Patentschrift JP-A-1.224.819 her ist ein Bussystem mit einem ersten und einem zweiten Abschnitt und einer Umkehrschaltung zwischen den verschiedenen Abschnitten bekannt. Logikpegel mit der gleichen Bedeutung haben in den verschiedenen Abschnitten eine gegensätzliche Polarität. Der Bus hat eine Vorladung, wobei während der logischen Busansteuerung ein Busabschnitt, je nach Logikpegel, entladen oder nicht entladen wird. Der erste Busabschnitt ist mit der Gate-Elektrode eines ersten Transistors verbunden, dessen Kanal zwischen die positive Anschlussklemme und den zweiten Abschnitt geschaltet ist. Der zweite Busabschnitt ist mit der Gate-Elektrode eines zweiten Transistors verbunden, dessen Kanal zwischen die negative Anschlussklemme und den ersten Abschnitt geschaltet ist.
  • Im IBM Technical Disclosure Bulletin Bd. 26, Nr. 12 (Mai 1984) wird auf den Seiten 6481-6483 ein Buserweiterungssystem beschrieben, das zwei Treiber für die Verbindung von zwei Busabschnitten enthält. Die Treiber sind in gegensätzlichen Richtungen zwischen den Abschnitten angeschlossen, wobei, je nach erforderlicher Datenübertragung, der eine oder der andere Treiber aktiviert wird.
  • In keiner dieser Publikationen wird die Möglichkeit vorgeschlagen, dass zwei Busabschnitte mit unterschiedlichen Versorgungsspannungen arbeiten. Noch werden in ihnen irgendwelche Maßnahmen erörtert, die zu ergreifen wären, wenn die beiden Busabschnitte mit unterschiedlichen Versorgungsspannungen arbeiten.
  • Außerdem ist es zum Zwecke der Energieeinsparung erwünscht, dass sich die Energieversorgung eines Teils der Teilschaltkreise deaktivieren lässt, wenn diese Teilschaltkreise nicht benötigt werden. Für die Datenübermittlung zwischen den anderen Teilschaltkreisen sollten Potentialänderungen auf der Busleitung jedoch weiterhin möglich sein. Diese Potentialänderungen könnten die Teilschaltkreise, deren Energieversorgung deaktiviert ist, beschädigen, oder diese Teilschaltkreise könnten Änderungen auf der Busleitung behindern.
  • Von der europäischen Patentschrift EP-A-0.549.165 her kennt man ein Verfahren zur Verringerung der Leistungsaufnahme einer Schaltung, bei dem ein Schalter zwischen der Energieversorgung und der Schaltung ausgeschaltet wird. Diese Publikation betrifft kein Bussystem. Sie behandelt auch nicht die Aufrechterhaltung der Kommunikationsmöglichkeiten über einen Busabschnitt, während ein anderer Busabschnitt deaktiviert ist.
  • Die Erfindung hat unter anderem zur Aufgabe, eine Schaltung zu schaffen, die die Datenübermittlung zwischen Teilschaltkreisen in verschiedenen, mit unterschiedlicher Versorgungsspannungen arbeitenden integrierten Schaltungen ermöglicht.
  • Die erfindungsgemäße Schaltung ist durch den beschreibenden Teil des Anspruchs 1 gekennzeichnet. Erfindungsgemäß sind die Busleitungen voneinander isoliert, wenn sich ihr Potential auf dem rezessiven Pegel befindet, weil keiner der Teilschaltkreise das Potential einer Busleitung auf den dominanten Pegel bringt. Die Potentiale der Busleitungen können daher die jeweiligen rezessiven Pegel der verschiedenen Busleitungen annehmen. Deshalb können Teilschaltkreise, die einen relativ hohen rezessiven Pegel erfordern, mit der ersten Busleitung verbunden werden. Teilschaltkreise, die nur einen vergleichsweise geringen rezessiven Pegel zulassen, können mit der zweiten Busleitung verbunden werden.
  • Wenn einer der Teilschaltkreise das Potential auf seiner Busleitung auf den dominanten Pegel bringt, so dass das Potential dieser Busleitung um mehr als die Transistor-Schwellenspannung unter die kleinste Versorgungsspannung (d.h. unter den so genannten Bezugspegel) abfällt, wird der Hauptstromkanal des Transistors leitend und das Potential auf der anderen Busleitung wird über den Buskoppler ebenfalls auf den dominanten Pegel gebracht. Die Datenübermittlung und die Konkurrenzbereinigung können dann wie üblich ausgeführt werden, ungeachtet des Busses, an dem die entsprechenden Teilschaltkreise angeschlossen sind. Durch die Benutzung eines Transistors lässt sich der Buskoppler auf sehr einfache Weise implementieren.
  • Weitere Ausführungsformen der Erfindung werden in den Ansprüchen 2 bis 4 erläutert.
  • Eine weitere erfindungsgemäße Ausführungsform der Schaltung ist dadurch gekennzeichnet, dass es sich bei dem Transistor um einen selbstsperrenden N-Kanal-MOS- FET handelt, und dass die Gate-Elektrode des Transistors ein Potential des rezessiven Pegels der zweiten Busleitung empfängt. Dadurch wird das Bezugspotential auf einfache Weise realisiert.
  • Eine erfindungsgemäße Ausführungsform der Schaltung ist dadurch gekennzeichnet, dass sie Schaltmittel umfasst, um gemeinsam
  • - die Energieversorgung für den an die zweite Busleitung angeschlossenen Teilschaltkreis oder die angeschlossenen Teilschaltkreisen zu unterbrechen,
  • - den rezessiven Pegel des Potentials auf der zweiten Busleitung im wesentlichen auf den dominanten Pegel zu reduzieren,
  • - den Bezugspegel zumindest auf den dominanten Pegel zu reduzieren, so dass die Verbindung zwischen der ersten und der zweiten Busleitung weiterhin getrennt ist. Indem man sowohl das Bezugspotential als auch die Energieversorgung für die mit der zweiten Busleitung verbundenen Teilschaltkreisen ausschaltet, lässt sich Energie einsparen, ohne dass dadurch die Teilschaltkreise beschädigt oder der Betrieb der anderen Teilschaltkreise beeinträchtigt wird.
  • Eine weitere erfindungsgemäße Ausführungsform ist dadurch gekennzeichnet, dass ein an die erste Busleitung angeschlossener Teilschaltkreis mit den Schaltmitteln zur Steuerung gekoppelt ist. Die an die zweite Busleitung angeschlossenen Teilschaltkreise können so durch einen über die erste Busleitung empfangenen Befehl erneut aktiviert werden.
  • Eine weitere erfindungsgemäße Ausführungsform ist dadurch gekennzeichnet, dass die zweite Busleitung mit der ersten Busleitung verbunden ist, und zwar nacheinander über die genannte Verbindung, eine dritte Busleitung und eine weitere Verbindung, deren Funktion analog zur genannten Verbindung ist, wobei die Schaltung Mittel umfasst, um die dritte Busleitung auf einen rezessiven Pegel zu bringen, soweit keine dominante Ansteuerung vorliegt. Dadurch können die an die erste Busleitung und/oder die an die zweite Busleitung angeschlossenen Teilschaltkreise je nach Bedarf und unabhängig voneinander deaktiviert werden.
  • Diese und andere Ausführungsformen der Erfindung und deren Merkmale werden im folgenden näher beschrieben und anhand einiger Figuren erläutert. Es zeigen:
  • Fig. 1 eine erste erfindungsgemäße Ausführungsform einer Schaltung,
  • Fig. 2 eine zweite erfindungsgemäße Ausführungsform einer Schaltung,
  • Fig. 3 eine dritte erfindungsgemäße Ausführungsform einer Schaltung,
  • Fig. 4 eine vierte erfindungsgemäße Ausführungsform einer Schaltung.
  • Fig. 1 zeigt eine erste erfindungsgemäße Ausführungsform einer Schaltung. Diese Schaltung umfasst eine erste Busleitung 20 und eine zweite Busleitung 10. Mit der ersten Busleitung 20 sind zum Beispiel zwei Teilschaltkreise 22, 24 über einen entsprechenden Busschnittstellenausgang 224, 244 verbunden. Jeder dieser Teilschaltkreise 22, 24 umfasst zwei Versorgungseingänge 220, 222, 240, 242, die jeweils mit einer ersten und zweiten Anschlussklemme V&sub0;, V&sub1; verbunden sind. Die zweite Anschlussklemme V&sub1; ist über ein Widerstandselement R&sub1; mit der ersten Busleitung 20 verbunden.
  • Mit der zweiten Busleitung 10 sind zum Beispiel zwei Teilschaltkreise 12, 14 über einen entsprechenden Busschnittstellenausgang 124, 144 verbunden. Jeder dieser Teilschaltkreise 12, 14 umfasst zwei Versorgungseingänge 120, 122, 140, 142, die jeweils mit einer ersten und dritten Anschlussklemme V&sub0;, V&sub2; verbunden sind. Die dritte Anschlussklemme V&sub2; ist über ein Widerstandselement R2 mit der zweiten Busleitung 10 verbunden.
  • Die erste und die zweite Busleitung 20, 10 sind über den Kanal des Transistors 16, als ein N-Kanal-FET dargestellt, miteinander verbunden. Die Steuerelektrode dieses Transistors ist mit der dritten Anschlussklemme V&sub2; verbunden. Eine Diode 18 ist parallelgeschaltet zum Kanal des Transistors 16 dargestellt. Wenn es sich bei dem Transistor 16 um einen MOS-FET (oder allgemeiner um einen IG-FET) handelt, ist seine Backgate- Elektrode (Substrat) vorzugsweise mit seiner Source-Elektrode verbunden. Follglich befindet sich die Backgate-Drain-Diode in Parallelschaltung zum Kanal des Transistors 16. Dies wird durch die Diode 18 ausgedrückt.
  • Während des Betriebs liegt zwischen der ersten und der zweiten Anschlussklemme, V&sub0;, V&sub1;, eine erste Versorgungsspannung VA = V&sub1; - V&sub0; an. Zwischen der ersten und der dritten Anschlussklemme, V&sub0;, V&sub2;, liegt eine zweite Versorgungsspannung VB = V&sub2; - V&sub0; an. Die erste Versorgungsspannung VA ist höher als die zweite Versorgungsslpannung VB; diese Spannungen betragen beispielsweise 5 V bzw. 3,3 V (± 10%).
  • Der Transistor 16 ist beispielsweise ein N-Kanal-Anreicherungs- Feldeffekttransistor, dessen Kanal nicht leitend ist, wenn das Potential an seiner (mit der dritten Anschlussklemme verbundenen) Gate-Elektrode gleich dem Potential an seiner (mit der zweiten Busleitung 10 verbundenen) Source-Elektrode und geringer als das Potential an seiner (mit der ersten Busleitung 20 verbundenen) Drain-Elektrode ist. Der Kanal wird nur eingeschaltet, wenn das Potential an der Source- und/oder der Drain-Elektrode mehr als eine Schwellenspannung VT (beispielsweise 1,5 V) unter dem Potential an der Gate- Elektrode liegt.
  • Solange keiner der Teilschaltkreise einen leitenden Pfad zur ersten Anschlussklemme herstellt, wird daher das Potential auf der ersten Busleitung 20 eine erste Versorgungsspannung VA sein, die größer ist als das Potential an der ersten Anschlussklemme V&sub0;, während das Potential auf der zweiten Busleitung 10 eine zweite Versorgungsspannung VB sein wird, die größer ist als das Potential an der ersten Anschlussklemme V&sub0;. Das Potential auf der zweiten Busleitung 10 ist kleiner als das Potential auf der ersten Busleitung 20 (bei Versorgungsspannungen von 5 V und 3,3 V zum Beispiel 1,7 V kleiner) und gleich dem Potential an der Gate-Elektrode des Transistors 16.
  • Wenn einer der Teilschaltkreise (z.B. 12) einen leitenden Pfad zwischen der zweiten Busleitung 10 und der ersten Anschlussklemme V&sub0; herstellt, wird das Potential auf der zweiten Busleitung 10 auf das Potential an der ersten Anschlussklemme V&sub0; angehoben. Infolge dessen wird das Potential an der Source-Elektrode des Transistors 16 um so viel kleiner als sein das Potential an der Gate-Elektrode, wie erforderlich ist, um den Kanal des Transistors 16 einzuschalten. Dadurch wird das Potential auf der ersten Busleitung 20 ebenfalls auf das Potential an der ersten Anschlussklemme V&sub0; angehoben.
  • Wenn der Teilschaltkreis 12, der den leitenden Pfad herstellt, diesen wieder unterbricht, wird das Potential auf den Busleitungen 10, 20 unter dem Einfluss der Widerstandselemente R1, R2 erneut angehoben (vorausgesetzt natürlich, dass keiner der anderen Teilschaltkreise eine leitende Verbindung zwischen den Busleitungen 10, 20 und der ersten Anschlussklemme V&sub0; herstellt). Der Kanal des Transistors 16 bleibt dann so lange eingeschaltet, bis das Potential auf der zweiten Busleitung 10 so weit angestiegen ist, dass es weniger als eine Schwellenspannung VT unter dem Potential an der Gate-Elektrode des Transistors 16 liegt. Anschließend wird der Kanal des Transistors 16 ausgeschaltet und die Potentiale auf der ersten und der zweiten Busleitung 20, 10 steigen unabhängig voneinander weiter an, bis das Potential auf der ersten Busleitung 20 wieder das Potential an der zweiten Anschlussklemme V&sub1; erreicht und das Potential auf der zweiten Busleitung 10 wieder das Potential an der dritten Anschlussklemme V&sub2; erreicht.
  • Ein ähnlicher Effekt tritt auf, wenn einer der Teilschaltkreise (z.B. 22) einen leitenden Pfad zwischen der ersten Busleitung 20 und der ersten Anschlussklemme V&sub0; herstellt: das Potential auf der zweiten Busleitung 10 wird über die erste Busleitung 20 heruntergezogen. Wenn die Backgate-Elektrode des Transistors mit seiner Source-Elektrode verbunden wird, beginnt die Diode 18 leitend zu werden, wobei das Potential auf der zweiten Busleitung 10 heruntergezogen wird. Wegen der Diode 18 kann das Potential an der Drain- Elektrode nicht sehr weit unter das Potential an der Source-Elektrode abfallen. Natürlich kann man auch die Backgate-Elektrode des Transistors 16 auf ihrem eigenen Potential belassen, beispielsweise auf V&sub0;, wobei in diesem Fall das Potential auf der zweiten Busleitung heruntergezogen wird, wenn das Potential auf der ersten Busleitung 20 weit genug unter das Potential an der Gate-Elektrode des Transistors 16 abfällt, um den Kanal dieses Transistors 16 leitend zu machen.
  • Wenn verschiedene Teilschaltkreise gleichzeitig einen leitenden Pfad zwischen einer der Busleitungen 10, 20 und der ersten Anschlussklemme V&sub0; herstellen, werden beide Busleitungen 10, 20 auf das Potential an der ersten Anschlussklemme V&sub0; angehoben. Dieses Potential entspricht daher einem dominanten Pegel des Potentials auf den Busleitungen 10, 20. Die Potentiale an der zweiten und der dritten Anschlussklemme entsprechen jeweils den rezessiven Pegeln des Potentials auf der ersten Busleitung 20 und der zweiten Busleitung 10.
  • Die Schaltung eignet sich daher für die Datenübermittlung zwischen den Teilschaltkreisen 12, 14, 22, 24, indem die dominanten und rezessiven Zustände des Busses (mittels einer verdrahteten Logik) verwendet werden. Ein Beispiel für eine Schaltung und ein Protokoll für derartige Übermittlungen betrifft den I2C-Bus, der beispielsweise in Abschnitt 4 des "IC20 Data Handbook 1994" von Philips Semiconductors beschrieben wird und der durch Nennung als hierin aufgenommen betrachtet wird. Dieser Abschnitt enthält auch einige Beispiele für Teilschaltkreise. Der I2C-Bus verwendet eine Datenleitung SDA und eine Taktleitung SCL, die beide über dominante/rezessive Zustände gesteuert werden.
  • Fig. 2 zeigt eine erfindungsgemäße Schaltung zur Verwendung in Verbindung mit dem I2C-Bus. Hier wurde die erste Busleitung 20 aus Fig. 1 durch zwei leitende Leitungen SDA1 und SCL1 ersetzt, die jeweils über ein Widerstandselement R3, R4 mit der zweiten Anschlussklemme V&sub1; gekoppelt sind. Die zweite Busleitung 10 aus Fig. 1 durch zwei leitende Leitungen SDA2 und SCL2 ersetzt, die jeweils über ein Widerstandselement R3, R4 mit der dritten Anschlussklemme V2 gekoppelt sind. Die leitenden Leitungen SDA1, SCL1 sind über den Kanal des Transistors 58, 59 mit den leitenden Leitungen SDA2, SCL2 verbunden. Die Gate-Elektroden der Transistoren 58, 59 sind mit der dritten Anschlussklemme V2 verbunden. Die Teilschaltkreise 54, 56 sind mit den leitenden Leitungen SDA1, SCL1 verbunden. Die Teilschaltkreise 50, 52 sind mit den leitenden Leitungen SDA2, SCL2 gekoppelt. Die Versorgungseingänge der Teilschaltkreise 50, 52, 54, 56 wurden der Übersichtlichkeit halber weggelassen.
  • Jede der leitenden Leitungen SDA1, SDA2 mit dem verbindenden Transistor 58 arbeitet auf dieselbe Weise, wie dies für die Busleitungen 10, 20 aus Fig. 1 beschrieben wurde. Dies gilt auch für die Leitungen SCL1 und SCL2 mit dem verbindenden Transistor 59. Die Logikbenutzung für diese Leitungen wird im zitierten "Data Handbook" beschrieben.
  • Die Erfindung ist nicht auf den I2C-Bus beschränkt, sondern kann auch für andere Busarten verwendet werden, zum Beispiel für Parallelbusse oder Punkt-zu-Punkt- Verbindungen.
  • Fig. 3 zeigt eine weitere erfindungsgemäße Ausführungsform der Schaltung. Die Figur weist Übereinstimmungen mit Fig. 1 auf und gleiche Elemente sind mit den gleichen Bezugszeichen bezeichnet. Der Unterschied zu Fig. 1 besteht darin, dass zwischen die dritte Anschlussklemme V&sub2; auf der einen Seite und das Widerstandselement R2, die Gate-Elektrode des Transistors 16 und die Versorgungseingänge 120, 140 für die mit der zweiten Busleitung 10 gekoppelten Teilschaltkreise 12, 14 auf der anderen Seite ein Schaltkreis 30 eingefügt ist. Einer der mit der ersten Busleitung 20 verbundenen Teilschaltkreise (22) hat einen Steuerausgang, der mit einem Steuereingang des Schaltkreises 30 verbunden ist.
  • Der Schaltkreis 30 dient zur Reduzierung der Versorgungsspannung für die mit der zweiten Busleitung 10 verbundenen Teilschaltkreise 12, 14, ohne dadurch die Datenübermittlung unnötig zu beeinträchtigen. Eine erste Ausführungsform des Schaltkreises hat zwei Zustände: einen leitenden Zustand und einen nicht leitenden Zustand. Im leitenden Zustand leitet der Schaltkreis 30 das Potential an der dritten Anschlussklemme V2 weiter. In diesem leitenden Zustand arbeiten die Teilschaltkreise 12, 14 sowie die zweite Busleitung 10 gemäß der Beschreibung zu Fig. 1.
  • Im nicht leitenden Zustand nimmt das Potential an der Gate-Elektrode des Transistors 16, auf der zweiten Busleitung 10 und an den Versorgungseingängen 120, 140 für die Teilschaltkreise 12, 14 im wesentlichen den Pegel des Potentials an der ersten Anschlussklemme V&sub0; an. Die Teilschaltkreise 12, 14 werden dann deaktiviert und der Transistor 16 ausgeschaltet. Infolgedessen wird Energie gespart, während die mit der ersten Busleitung 20 verbundenen und normal gespeisten Teilschaltkreise 22, 24 wie gewohnt und ohne von der zweiten Busleitung 10 beeinträchtigt zu werden kommunizieren können, da der Transistor 16 die deaktivierten Teile der Schaltung von der ersten Busleitung 20 isoliert.
  • Zweifellos gibt es mehrere Möglichkeiten, um die Energieversorgung für die Teilschaltkreise 12, 14, die Gate-Elektrode des Transistors 16 und die zweite Busleitung 10 kollektiv zu deaktivieren; diese Elemente müssen nicht notwendigerweise direkt miteinander verbunden sein, wie zur der Übersichtlichkeit halber in Fig. 3 dargestellt.
  • Der Schaltkreis 30 wird vorzugsweise durch einen mit der ersten Busleitung 20 verbundenen Teilschaltkreis 22 gesteuert. Dadurch kann die zweite Busleitung unter der Steuerung der ersten Busleitung 20 ein- und ausgeschaltet werden. Das Ein- und Ausschalten des Schaltkreises 30 kann jedoch auch mit Hilfe einer zentralen Steuereinheit (nicht abgebildet) oder eines manuell betätigten Schalters erfolgen.
  • Eine weitere Ausführungsform des Schaltkreises 30 ist so eingerichtet, dass in Abhängigkeit von einem Steuersignal in einem Zwischenzustand ein reduzierter Potentialpegel (zwischen dem Pegel des Potentials an der dritten Anschlussklemme V&sub2; und der ersten Anschlussklemme V&sub0;) an die Gate-Elektrode des Transistors 16, die zweite Busleitung 10 und die Versorgungseingänge 120, 140 der Teilschaltkreise 12, 14 angelegt wird. Die Teilschaltkreise 12, 14 können so in einen energiesparenden Modus (möglicherweise einen langsameren Modus) gebracht werden und weiterhin über die Busleitungen 10, 20 mit den anderen Teilschaltkreisen 22, 24 kommunizieren.
  • Fig. 4 zeigt eine weitere erfindungsgemäße Ausführungsform der Schaltung. Diese Figur gleicht Fig. 3 und die entsprechenden Elemente sind mit den gleichen Bezugszeichen bezeichnet.
  • Zwischen der ersten Busleitung 20 und der zweiten Busleitung 10 ist eine dritte Busleitung 44 eingefügt. Diese Busleitung 44 ist über den Kanal des Transistors 46 mit der ersten Busleitung 20 verbunden. Parallel zum genannten Kanal ist eine Diode 48 geschaltet. Über den Kanal des Transistors 46 ist die dritte Busleitung 44 mit der zweiten Busleitung 10 verbunden. Über ein Widerstandselement R3 ist die dritte Busleitung 44 mit einer vierten Anschlussklemme V3 gekoppelt.
  • Die Gate-Elektrode des Transistors 46 ist mit den Versorgungseingängen 220, 240 der Teilschaltkreise 22, 24 gekoppelt, die ihrerseits mit der ersten Busleitung 20 verbunden sind. Über das Widerstandselement R1 ist diese Gate-Elektrode außerdem mit der ersten Busleitung 20 verbunden. Über ein erstes Schaltelement 42 ist die Gate- Elektrode mit der zweiten Anschlussklemme V&sub1; verbunden.
  • Die mit der zweiten Busleitung 10 verbundenen Teilschaltkreise 12, 14 und/oder die mit der ersten Busleitung 20 verbundenen Teilschaltkreise 22, 24 können in einen Zustand geringer (keiner) Leistungsaufnahme gebracht werden. Die mit Energie versorgten Teilschaltkreise 12, 14, 22, 24 können untereinander kommunizieren. Dadurch wird eine Beziehung zwischen den Potentialpegeln auf der ersten Busleitung 20 und der zweiten Busleitung 10 auf der einen Seite und dem Potentialpegel auf der dritten Busleitung 44 auf der anderen Seite hergestellt. Diese Beziehung ist analog zu derjenigen, die in Bezug auf Fig. 1 beschrieben wurde und zwischen dem Potentialpegel auf der zweiten Busleitung 10 einerseits und dem auf der ersten Busleitung 20 andererseits besteht.
  • Darüber hinaus kann über Verbindungen, die analog zu derjenigen über den Transistor 16 sind, eine beliebige Anzahl weiterer Busleitungen mit der dritten Busleitung verbunden werden. Jede Busleitung kann dann zusammen mit den daran angeschlossenen Teilschaltkreisen unabhängig von den anderen Busleitungen ein- oder ausgeschaltet werden. Außerdem können weitere Busleitungen auf analoge Weise mit der ersten oder der zweiten Busleitung verbunden werden.
  • Obwohl die Erfindung auf der Grundlage eines NMOS-Feldeffekt- Transistors 16 beschrieben wurde, können statt dessen selbstverständlich auch andere Transistortypen oder andere Schaltelemente im Rahmen dieser Erfindung verwendet werden. Es reicht aus, dass das Schaltelement isolierend ist, wenn sich der Bus im rezessiven Zustand befindet, und dass es leitend ist, wenn sich die Schaltung im dominanten Zustand befindet. Als Widerstandselemente können beispielsweise Widerstände verwendet werden, jedoch sind auch andere Mittel geeignet, die dafür sorgen, dass das Potential auf den Busleitungen einen vorgegebenen Pegel annimmt, wenn keine dominante Ansteuerung vorhanden ist, wie beispielsweise ein Lasttransistor.

Claims (4)

1. Schaltung bestehend aus einem Kommunikationsbus mit einem dominanten und einem rezessiven Pegel, mehreren Teilschaltkreisen (12, 14, 22, 24), die mit dem Kommunikationsbus verbunden sind, wobei der genannte Bus einen dominanten Pegel annimmt, wenn einer der genannten Teilschaltkreise dominant angesteuert wird, und einen rezessiven Pegel annimmt, wenn alle der genannten Teilschaltkreise rezessiv angesteuert werden, und wobei der genannte Bus eine erste und eine zweite Busleitung (20, 10) umfasst, die über eine Buskoppler-Schnittstelle (16) miteinander verbunden sind, wobei die erste und die zweite Busleitung (20, 10) jeweils mit mindestens einem der Teilschaltkreise (12, 14, 22, 24) verbunden sind und die Buskoppler-Schnittstelle (16) eingerichtet ist, um logisch entsprechende Potentialpegel auf der ersten und der zweiten Busleitung (20, 10) zu schaffen, dadurch gekennzeichnet, dass die Buskoppler-Schnittstelle (16) über eine Verbindung verfügt, damit Strom zwischen der ersten und der zweiten Busleitung (20, 10) fließen kann, wobei sich die Verbindung über den Hauptstromkanal eines Transistors (16) erstreckt, die erste und die zweite Busleitung (20, 10) mit unterschiedlichen Versorgungsspannungen (V1, V2) arbeiten, welche unterschiedlichen rezessiven Pegeln entsprechen und eine Steuerelektrode des Transistors (16) von der kleinsten der unterschiedlichen Versorgungsspannungen (V1, V2) gespeist wird, so dass die Verbindung zwischen der ersten und der zweiten Busleitung (20, 10) leitend ist, wenn das Potential auf der ersten und/oder der zweiten Busleitung (20, 10) einen dominanten Pegel annimmt, und die Verbindung isolierend ist, wenn die Potentiale sowohl auf der ersten als auch auf der zweiten Busleitung (20, 10) einen rezessiven Pegel annehmen.
2. Schaltung nach Anspruch 1 mit Schaltmitteln (30), um die Energieversorgung für zweiten Bus und den (oder die) mit der zweiten Busleitung (10) verbundene(n) Teilschaltkreis(e) (12, 14) zu unterbrechen, wobei die Schaltmittel (30) das Potential der Steuerelektrode auf den dominanten Pegel reduzieren, wenn die Schaltmittel die Energieversorgung unterbrechen.
3. Schaltung nach Anspruch 2, wobei mindestens einer der mit der ersten Busleitung (20) verbundenen Teilschaltkreise (22, 24) mit den Schaltmittel (30) gekoppelt ist, um die genannte Unterbrechung der Energieversorgung sowie die Reduzierung des rezessiven Pegels zu steuern.
4. Schaltung nach Anspruch 2 oder 3, wobei die zweite Busleitung; (10) mit der ersten Busleitung (20) über eine dritte Busleitung (44) und anschließend einen weiteren Buskoppler (46) gekoppelt ist, dessen Funktionsweise analog zu der des genannten Buskopplers (16) ist, wobei die Schaltung Mittel (R3) umfasst, um die dritte Busleitung auf einen rezessiven Pegel zu bringen, wenn keine dominante Ansteuerung vorliegt.
DE69522928T 1994-12-02 1995-11-08 Schaltung zur Kopplung von Kommunikations-Bussen Expired - Lifetime DE69522928T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94203510 1994-12-02
PCT/IB1995/000975 WO1996017305A2 (en) 1994-12-02 1995-11-08 Circuit comprising a data communication bus

Publications (2)

Publication Number Publication Date
DE69522928D1 DE69522928D1 (de) 2001-10-31
DE69522928T2 true DE69522928T2 (de) 2002-04-11

Family

ID=8217424

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69522928T Expired - Lifetime DE69522928T2 (de) 1994-12-02 1995-11-08 Schaltung zur Kopplung von Kommunikations-Bussen

Country Status (9)

Country Link
US (1) US5689196A (de)
EP (1) EP0746820B1 (de)
JP (1) JP3698439B2 (de)
KR (1) KR100354939B1 (de)
CN (1) CN1087453C (de)
DE (1) DE69522928T2 (de)
HK (1) HK1013695A1 (de)
TW (1) TW311309B (de)
WO (1) WO1996017305A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005002752A1 (de) * 2005-01-20 2006-08-03 Siemens Ag Spannungsversorgungsvorrichtung für ein Busgerät

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952890A (en) 1997-02-05 1999-09-14 Fox Enterprises, Inc. Crystal oscillator programmable with frequency-defining parameters
US5960405A (en) 1997-02-05 1999-09-28 Fox Enterprises, Inc. Worldwide marketing logistics network including strategically located centers for frequency programming crystal oscillators to customer specification
FR2774836A1 (fr) * 1998-02-10 1999-08-13 Sgs Thomson Microelectronics Dispositif de transmission bi-directionnelle
DE19833693C2 (de) * 1998-07-27 2002-11-07 Wolf Gmbh Richard Schnittstelle für I·2·C-Bus
US6188255B1 (en) 1998-09-28 2001-02-13 Cypress Semiconductor Corp. Configurable clock generator
US6622188B1 (en) * 1998-09-30 2003-09-16 International Business Machines Corporation 12C bus expansion apparatus and method therefor
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6946920B1 (en) 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
AU2001275033A1 (en) * 2000-06-02 2001-12-17 Thomson Licensing S.A. Bus operation with integrated circuits in an unpowered state
US6501815B1 (en) 2000-06-30 2002-12-31 Cypress Semiconductor Corp. Loadable divide-by-N with fixed duty cycle
US6782068B1 (en) 2000-06-30 2004-08-24 Cypress Semiconductor Corp. PLL lockout watchdog
US6742071B1 (en) 2000-07-25 2004-05-25 Cypress Semiconductor Corp. Real-time I/O processor used to implement bus interface protocols
US7093151B1 (en) 2000-09-22 2006-08-15 Cypress Semiconductor Corp. Circuit and method for providing a precise clock for data communications
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6813672B1 (en) 2001-02-23 2004-11-02 Cypress Semiconductor Corp. EMC enhancement for differential devices
US6760872B2 (en) 2001-03-19 2004-07-06 Cypress Semiconductor Corp. Configurable and memory architecture independent memory built-in self test
US6931465B1 (en) 2001-03-31 2005-08-16 Cypress Semiconductor Corp. Intelligent, extensible SIE peripheral device
US6772251B1 (en) 2001-05-04 2004-08-03 Cypress Semiconductor Corporation Bit interleaved data serial interface
US6625782B1 (en) 2001-08-13 2003-09-23 Cypress Semiconductor Corp. Software structure methodology description of programmable phase-locked loop die and device presentation techniques
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US6559726B1 (en) 2001-10-31 2003-05-06 Cypress Semiconductor Corp. Multi-modulus counter in modulated frequency synthesis
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7225282B1 (en) * 2002-06-13 2007-05-29 Silicon Image, Inc. Method and apparatus for a two-wire serial command bus interface
US7689724B1 (en) 2002-08-16 2010-03-30 Cypress Semiconductor Corporation Apparatus, system and method for sharing data from a device between multiple computers
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7293118B1 (en) 2002-09-27 2007-11-06 Cypress Semiconductor Corporation Apparatus and method for dynamically providing hub or host operations
US6771095B1 (en) * 2002-11-22 2004-08-03 Analog Devices, Inc. Level translating digital switch
CN100407578C (zh) * 2002-11-22 2008-07-30 模拟器件公司 电平转换数字开关
US6822480B1 (en) 2003-09-02 2004-11-23 Micrel, Incorporated Bi-directional bus level translator
EP1665060B1 (de) * 2003-09-09 2008-04-23 Thomson Licensing Aktive pullup-vorrichtung für einen datenbus
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US7231474B1 (en) 2004-06-01 2007-06-12 Advanced Micro Devices, Inc. Serial interface having a read temperature command
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) * 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8082531B2 (en) 2004-08-13 2011-12-20 Cypress Semiconductor Corporation Method and an apparatus to design a processing system using a graphical user interface
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US8073042B1 (en) 2005-04-13 2011-12-06 Cypress Semiconductor Corporation Recursive range controller
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
FR2885710B1 (fr) * 2005-05-11 2007-08-03 Stmicroelectronics Maroc Selection d'adresse pour bus i2c
US8521970B2 (en) 2006-04-19 2013-08-27 Lexmark International, Inc. Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts
US7426613B2 (en) * 2005-06-16 2008-09-16 Lexmark International, Inc. Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts
US9245591B2 (en) 2005-06-16 2016-01-26 Lexmark International, Inc. Addressing, command protocol, and electrical interface for non-volatile memories utilized in recording usage counts
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US7348803B2 (en) * 2005-06-24 2008-03-25 Integrated Electronic Solutions Pty. Ltd. Bi-directional bus buffer
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8035455B1 (en) 2005-12-21 2011-10-11 Cypress Semiconductor Corporation Oscillator amplitude control network
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7446565B2 (en) * 2006-06-15 2008-11-04 California Micro Devices Apparatus and method that provides active pull-up and logic translation from one signal mode to another signal mode
US8564252B2 (en) * 2006-11-10 2013-10-22 Cypress Semiconductor Corporation Boost buffer aid for reference buffer
US7840734B2 (en) * 2006-12-21 2010-11-23 Hendon Semiconductors Pty Ltd. Simple bus buffer
JP2008227589A (ja) * 2007-03-08 2008-09-25 Matsushita Electric Ind Co Ltd 双方向レベルシフト回路および双方向バスシステム
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8035401B2 (en) * 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US7793022B2 (en) * 2007-07-25 2010-09-07 Redmere Technology Ltd. Repeater for a bidirectional serial bus
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US8364870B2 (en) 2010-09-30 2013-01-29 Cypress Semiconductor Corporation USB port connected to multiple USB compliant devices
ITTO20110714A1 (it) * 2011-08-01 2013-02-02 Indesit Co Spa Dispositivo di interfacciamento con una linea bus bidirezionale di tipo i2c
US9667240B2 (en) 2011-12-02 2017-05-30 Cypress Semiconductor Corporation Systems and methods for starting up analog circuits
US9454500B2 (en) * 2013-06-17 2016-09-27 Nxp B.V. Network communication control apparatus, system and method
IT201700043020A1 (it) * 2017-04-19 2018-10-19 D E M S P A Apparato elettronico con uscita a trasmissione digitale e seriale e dispositivo per misurare grandezze elettriche comprendente tale apparato elettronico
KR102636496B1 (ko) * 2018-09-14 2024-02-15 삼성전자주식회사 통신 장치 및 이를 포함하는 전자 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832489A (en) * 1973-02-26 1974-08-27 Digital Equipment Corp Bidirectional bus repeater
US4419592A (en) * 1980-07-21 1983-12-06 International Business Machines Corporation Bidirection data switch sequencing circuit
US4703198A (en) * 1986-07-07 1987-10-27 Ford Motor Company Bi-directional data transfer circuit that is directionally responsive to the impedance condition of an associated input/output port of a microcomputer
JPH01224819A (ja) * 1988-03-04 1989-09-07 Hitachi Ltd バス制御方式
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
EP0495575B1 (de) * 1991-01-18 1997-08-06 National Semiconductor Corporation Steuervorrichtung für Wiederholerschnittstelle
US5107148A (en) * 1991-04-12 1992-04-21 Motorola, Inc. Bidirectional buffer having tri-state buffers for circuit isolation
FR2676559A1 (fr) * 1991-05-13 1992-11-20 Matra Defense Dispositif d'extension de bus bidirectionnel.
EP0549165A2 (de) * 1991-12-23 1993-06-30 National Semiconductor Corporation Energie-sparende integrierte Schaltung
US5300835A (en) * 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005002752A1 (de) * 2005-01-20 2006-08-03 Siemens Ag Spannungsversorgungsvorrichtung für ein Busgerät
DE102005002752B4 (de) * 2005-01-20 2008-03-27 Siemens Ag Spannungsversorgungsvorrichtung für ein Busgerät sowie Busgerät

Also Published As

Publication number Publication date
EP0746820B1 (de) 2001-09-26
CN1087453C (zh) 2002-07-10
EP0746820A1 (de) 1996-12-11
US5689196A (en) 1997-11-18
WO1996017305A2 (en) 1996-06-06
CN1144003A (zh) 1997-02-26
KR100354939B1 (ko) 2003-02-05
KR970700880A (ko) 1997-02-12
JPH09512371A (ja) 1997-12-09
JP3698439B2 (ja) 2005-09-21
TW311309B (de) 1997-07-21
HK1013695A1 (en) 1999-09-03
DE69522928D1 (de) 2001-10-31
WO1996017305A3 (en) 1996-08-08

Similar Documents

Publication Publication Date Title
DE69522928T2 (de) Schaltung zur Kopplung von Kommunikations-Bussen
DE69008075T2 (de) CMOS-Ausgangskupplungsanordnung für Niederspannung.
DE60007218T2 (de) Flip-flop-schaltkreis
DE10314308B4 (de) Chipintegrierte Abschlussvorrichtung und Halbleiterbaustein sowie zugehöriges Steuerverfahren
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE69924173T2 (de) Integrierte Halbleiterschaltung mit Schlafmodus mit geringem Stromverbrauch und geringem Flächenbedarf
DE69624332T2 (de) Puls-breite modulierter konverter für solenoid-treiber
DE69927663T2 (de) Über- oder unterspannungstolerantes Transfergatter
DE19515789C2 (de) Bootstrap-Schaltung
DE69535598T2 (de) Vorrichtung und Verfahren zur Spannungssteuerung einer Schnittstelle
DE69501285T2 (de) Stromschaltende Schaltung
DE112007000954T5 (de) Korrekte Energieverteilung für Mehrfachspannungschips
DE69503084T2 (de) Schaltung zur Verbesserung der auf einer Leitung auftretenden Logiksignalübergänge
DE69420476T2 (de) Verriegelungsgesteuerter Ausgangstreiber
DE19849949A1 (de) Integrierte Schaltung mit für eine Abschaltung auf Ruhezustandsleistung geeignete CMOS-Dreistufen-Ansteuerungsvorrichtung
DE69519386T2 (de) Digitale Spannungspegelumsetzer und Systeme damit
DE69733411T2 (de) Störisolierungsschaltung
DE19819567A1 (de) Betriebsartübertragungssystem und -verfahren
DE68922240T2 (de) Komplementärausgangsschaltung für eine logische Schaltung.
DE10044453A1 (de) Aktiver, gegen Unterschwingen gehärteter FET-Schalter
DE4107870C2 (de)
DE19700045A1 (de) CMOS-Ausgangspuffer mit hoher Stromsteuerfähgikeit bei niedrigem Rauschen
DE69728578T2 (de) Daten-Bustreiber hoher Geschwindigkeit
DE69830561T2 (de) Integrierte Halbleiterschaltung
DE69738366T2 (de) Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL