JPH05274248A - 直接メモリアクセス装置 - Google Patents
直接メモリアクセス装置Info
- Publication number
- JPH05274248A JPH05274248A JP6881492A JP6881492A JPH05274248A JP H05274248 A JPH05274248 A JP H05274248A JP 6881492 A JP6881492 A JP 6881492A JP 6881492 A JP6881492 A JP 6881492A JP H05274248 A JPH05274248 A JP H05274248A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- dma
- block
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 データに応じて処理内容を切り替えつつＤＭ
Ａ転送を行う場合に、ＤＭＡ転送の一旦停止、処理内容
の再設定及びＤＭＡの再起動という手間をなくす。 【構成】 ＤＭＡ２０１にデータ監視ブロック２０３を
設ける。データ監視ブロック２０３は、データ読み込み
ブロック２０２によってメモリ上から読み出される情報
がデータであるか処理内容を示す情報であるかを判別す
る。データである場合には、データ処理ブロック２０４
による処理が施された後データ書き込みブロック２０５
に出力される。処理内容を示す情報であった場合には、
これをコマンドとしてプログラムメモリ２０６上の処理
手順を起動させ、データ処理ブロック２０４をプログラ
ム制御する。 【効果】 ＤＭＡ２０１における処理内容をデータに応
じて切り替えることができるため、ＤＭＡ動作の一旦停
止、処理内容の再設定及びＤＭＡ２０１の再起動の手間
がなくなり、またプログラム制御を行っているため比較
的高度な処理を施すことができる。
Ａ転送を行う場合に、ＤＭＡ転送の一旦停止、処理内容
の再設定及びＤＭＡの再起動という手間をなくす。 【構成】 ＤＭＡ２０１にデータ監視ブロック２０３を
設ける。データ監視ブロック２０３は、データ読み込み
ブロック２０２によってメモリ上から読み出される情報
がデータであるか処理内容を示す情報であるかを判別す
る。データである場合には、データ処理ブロック２０４
による処理が施された後データ書き込みブロック２０５
に出力される。処理内容を示す情報であった場合には、
これをコマンドとしてプログラムメモリ２０６上の処理
手順を起動させ、データ処理ブロック２０４をプログラ
ム制御する。 【効果】 ＤＭＡ２０１における処理内容をデータに応
じて切り替えることができるため、ＤＭＡ動作の一旦停
止、処理内容の再設定及びＤＭＡ２０１の再起動の手間
がなくなり、またプログラム制御を行っているため比較
的高度な処理を施すことができる。
Description
【０００１】
【産業上の利用分野】本発明は、メモリを直接アクセス
し得られたデータを転送先装置に転送する直接メモリア
クセス装置（ＤＭＡ）の改良に関する。
し得られたデータを転送先装置に転送する直接メモリア
クセス装置（ＤＭＡ）の改良に関する。
【０００２】
【従来の技術】従来から、コンピュータ等のデータ処理
装置においてＤＭＡが用いられている。図３には、一般
的なデータ処理装置の構成が示されている。
装置においてＤＭＡが用いられている。図３には、一般
的なデータ処理装置の構成が示されている。
【０００３】この図に示されるデータ処理装置は、メモ
リ１０１、Ｉ／Ｏ１０２、ＣＰＵ１０３及びＤＭＡ１０
５をバス１０４によって接続した構成である。メモリ１
０１上に記憶されているデータをＩ／Ｏ１０２に書き込
むことにより転送先装置に転送しようとする場合、ＣＰ
Ｕ１０３はＤＭＡ１０５に対しＤＭＡ転送指令を発す
る。ＤＭＡ１０５は、この指令に応じてメモリ１０１を
直接アクセスし、メモリ１０１上のデータをＩ／Ｏ１０
２に書き込む。従って、ＤＭＡ１０５は、メモリ１０１
対Ｉ／Ｏ１０２のデータの転送、及び複数のメモリ１０
１を用いている場合にはメモリ１０１同士の間でのデー
タの転送を司るものであり、ＣＰＵ１０３を補助するこ
とによりその負担を低減し処理速度を向上させるもので
ある。
リ１０１、Ｉ／Ｏ１０２、ＣＰＵ１０３及びＤＭＡ１０
５をバス１０４によって接続した構成である。メモリ１
０１上に記憶されているデータをＩ／Ｏ１０２に書き込
むことにより転送先装置に転送しようとする場合、ＣＰ
Ｕ１０３はＤＭＡ１０５に対しＤＭＡ転送指令を発す
る。ＤＭＡ１０５は、この指令に応じてメモリ１０１を
直接アクセスし、メモリ１０１上のデータをＩ／Ｏ１０
２に書き込む。従って、ＤＭＡ１０５は、メモリ１０１
対Ｉ／Ｏ１０２のデータの転送、及び複数のメモリ１０
１を用いている場合にはメモリ１０１同士の間でのデー
タの転送を司るものであり、ＣＰＵ１０３を補助するこ
とによりその負担を低減し処理速度を向上させるもので
ある。
【０００４】
【発明が解決しようとする課題】このように、従来の方
法ではＤＭＡ転送により処理速度の高速化とＣＰＵ１０
３の負荷低減が実現されていた。しかし、その他の処理
についてはＣＰＵ１０３が実行していたため、処理速度
の向上のためにはＣＰＵ１０３の動作速度を決定するク
ロック周波数を高めねばならなかった。しかし、ＣＰＵ
１０３のクロック周波数を高めるとメモリ１０１がこれ
に追従できなくなる。
法ではＤＭＡ転送により処理速度の高速化とＣＰＵ１０
３の負荷低減が実現されていた。しかし、その他の処理
についてはＣＰＵ１０３が実行していたため、処理速度
の向上のためにはＣＰＵ１０３の動作速度を決定するク
ロック周波数を高めねばならなかった。しかし、ＣＰＵ
１０３のクロック周波数を高めるとメモリ１０１がこれ
に追従できなくなる。
【０００５】特に問題となるのは、メモリ１０１上のデ
ータをＤＭＡ転送するにあたって所定の処理を施さねば
ならない場合である。すなわち、転送先装置がメモリ１
０１上のデータをそのままで受け取ることができず、所
定の処理を施すことが必要である場合である。この場
合、ＣＰＵ１０３は、メモリ１０１上のデータを読み込
み所定の処理を施した上で再びメモリ１０１に書き込
む。この後、ＣＰＵ１０３は、ＤＭＡ１０５に対しＤＭ
Ａ転送指令を与え、ＤＭＡ１０５によるＤＭＡ転送が行
われる。従って、このような場合には、メモリ１０１の
速度が全体の処理速度に大きな影響を与えてしまう。
ータをＤＭＡ転送するにあたって所定の処理を施さねば
ならない場合である。すなわち、転送先装置がメモリ１
０１上のデータをそのままで受け取ることができず、所
定の処理を施すことが必要である場合である。この場
合、ＣＰＵ１０３は、メモリ１０１上のデータを読み込
み所定の処理を施した上で再びメモリ１０１に書き込
む。この後、ＣＰＵ１０３は、ＤＭＡ１０５に対しＤＭ
Ａ転送指令を与え、ＤＭＡ１０５によるＤＭＡ転送が行
われる。従って、このような場合には、メモリ１０１の
速度が全体の処理速度に大きな影響を与えてしまう。
【０００６】また、このような問題点を解決するため
に、本願出願人は先にＤＭＡにデータ処理機能を持たせ
た構成を提案している（特願平４−４５３９７号）。こ
の提案では、ＤＭＡにデータ処理機能を持たせることに
より、ＣＰＵ１０３におけるデータ処理の必要をなく
し、従ってメモリ１０１への処理結果の書込みを行わな
いようにしている。しかし、この場合でも、ＤＭＡにお
けるデータ処理の内容をデータ毎に切り替えるために
は、ＤＭＡ動作を一旦停止し、再起動を行わねばならな
いという問題点があった。
に、本願出願人は先にＤＭＡにデータ処理機能を持たせ
た構成を提案している（特願平４−４５３９７号）。こ
の提案では、ＤＭＡにデータ処理機能を持たせることに
より、ＣＰＵ１０３におけるデータ処理の必要をなく
し、従ってメモリ１０１への処理結果の書込みを行わな
いようにしている。しかし、この場合でも、ＤＭＡにお
けるデータ処理の内容をデータ毎に切り替えるために
は、ＤＭＡ動作を一旦停止し、再起動を行わねばならな
いという問題点があった。
【０００７】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、データに応じてＤ
ＭＡにおける処理内容を変える場合にＤＭＡの動作の一
旦停止及び処理内容の設定後の再起動の手間をなくすこ
とを目的とする。
とを課題としてなされたものであり、データに応じてＤ
ＭＡにおける処理内容を変える場合にＤＭＡの動作の一
旦停止及び処理内容の設定後の再起動の手間をなくすこ
とを目的とする。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、本発明のＤＭＡは、プロセッサからの指令に
応じメモリから直接情報を読み込むブロックと、読み込
まれた情報のうちデータに係る情報に所定の処理を施す
ブロックと、処理が施されたデータを転送先装置に書き
込むブロックと、読み込まれる情報を監視し、読み込ま
れた情報がデータに係る情報であった場合には前記処理
に供し、処理内容に係る情報であった場合にはこれを指
令として前記処理をプログラム制御するブロックと、を
備えることを特徴とする。
るために、本発明のＤＭＡは、プロセッサからの指令に
応じメモリから直接情報を読み込むブロックと、読み込
まれた情報のうちデータに係る情報に所定の処理を施す
ブロックと、処理が施されたデータを転送先装置に書き
込むブロックと、読み込まれる情報を監視し、読み込ま
れた情報がデータに係る情報であった場合には前記処理
に供し、処理内容に係る情報であった場合にはこれを指
令として前記処理をプログラム制御するブロックと、を
備えることを特徴とする。
【０００９】また、本発明のデータ処理装置は、データ
が処理内容に係る情報と共に記憶されるメモリと、メモ
リ上のデータを転送先装置に転送させる旨の指令を発生
させるプロセッサと、この指令に応じてメモリから直接
データを読み込み転送先装置に転送する本発明のＤＭＡ
と、を備えることを特徴とする。
が処理内容に係る情報と共に記憶されるメモリと、メモ
リ上のデータを転送先装置に転送させる旨の指令を発生
させるプロセッサと、この指令に応じてメモリから直接
データを読み込み転送先装置に転送する本発明のＤＭＡ
と、を備えることを特徴とする。
【００１０】
【作用】本発明のＤＭＡにおいては、メモリからＤＭＡ
に読み込まれる情報がデータ及び指令（コマンド）から
構成される。データであった場合には、監視ブロックに
より、このデータが所定の処理に供され、また、コマン
ドであった場合にはこれに応じて処理がプログラム制御
される。従って、本発明においては、処理内容をデータ
に応じて切り替える場合にＤＭＡ動作を一旦停止し処理
内容再設定後の再起動を行うという手間が不要となり、
さらに、処理をプログラム制御しているため比較的高度
な処理を施すことが可能になる。
に読み込まれる情報がデータ及び指令（コマンド）から
構成される。データであった場合には、監視ブロックに
より、このデータが所定の処理に供され、また、コマン
ドであった場合にはこれに応じて処理がプログラム制御
される。従って、本発明においては、処理内容をデータ
に応じて切り替える場合にＤＭＡ動作を一旦停止し処理
内容再設定後の再起動を行うという手間が不要となり、
さらに、処理をプログラム制御しているため比較的高度
な処理を施すことが可能になる。
【００１１】さらに、本発明のデータ処理装置において
も、同様の作用が得られる。
も、同様の作用が得られる。
【００１２】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。
基づき説明する。
【００１３】図１には、本発明の一実施例に係るＤＭＡ
の構成が、図２にはこの実施例において扱われる情報の
構造が、それぞれ示されている。
の構成が、図２にはこの実施例において扱われる情報の
構造が、それぞれ示されている。
【００１４】まず、図１に示されるＤＭＡ２０１は、デ
ータ読み込みブロック２０２、データ監視ブロック２０
３、データ処理ブロック２０４、データ書き込みブロッ
ク２０５及びプログラムメモリ２０６から構成されてい
る。このＤＭＡ２０１は、例えば図３に示されるデータ
処理装置において用い得るものである。
ータ読み込みブロック２０２、データ監視ブロック２０
３、データ処理ブロック２０４、データ書き込みブロッ
ク２０５及びプログラムメモリ２０６から構成されてい
る。このＤＭＡ２０１は、例えば図３に示されるデータ
処理装置において用い得るものである。
【００１５】データ読み込みブロック２０２は、メモリ
１０１に記憶されている情報を読み込み、データ監視ブ
ロック２０３及びデータ処理ブロック２０４に与える。
データ監視ブロック２０３は、データ読み込みブロック
２０２によって読み込まれた情報がデータに係る情報で
ある場合にはこれをデータ処理ブロック２０４における
処理に供し、また処理内容を示す情報であった場合に
は、この情報をコマンドとしてプログラムメモリ２０６
に格納されている処理手続（プログラム）を起動させ、
データ処理ブロック２０４における処理内容をプログラ
ム制御する。データ書き込みブロック２０５は、データ
処理ブロック２０４において処理されたデータをＩ／Ｏ
１０２に書き込み、転送先装置に転送する。
１０１に記憶されている情報を読み込み、データ監視ブ
ロック２０３及びデータ処理ブロック２０４に与える。
データ監視ブロック２０３は、データ読み込みブロック
２０２によって読み込まれた情報がデータに係る情報で
ある場合にはこれをデータ処理ブロック２０４における
処理に供し、また処理内容を示す情報であった場合に
は、この情報をコマンドとしてプログラムメモリ２０６
に格納されている処理手続（プログラム）を起動させ、
データ処理ブロック２０４における処理内容をプログラ
ム制御する。データ書き込みブロック２０５は、データ
処理ブロック２０４において処理されたデータをＩ／Ｏ
１０２に書き込み、転送先装置に転送する。
【００１６】また、図２に示される情報３０１は、デー
タの処理内容を示す情報３０２及びデータ３０３から構
成されている。また、これらの情報３０２及びデータ３
０３の先頭ビット３０４は、処理方法を示す情報３０２
であるかデータ３０３であるかを示すビットであり、
“１”である場合には前者、“０”であるばあいには後
者である。データ監視ブロック２０３は、この先頭ビッ
ト３０４を監視することにより、データ読み込みブロッ
ク２０２により読み込まれた情報が、処理方法を示す情
報３０２であるかデータ３０３であるかを識別する。
タの処理内容を示す情報３０２及びデータ３０３から構
成されている。また、これらの情報３０２及びデータ３
０３の先頭ビット３０４は、処理方法を示す情報３０２
であるかデータ３０３であるかを示すビットであり、
“１”である場合には前者、“０”であるばあいには後
者である。データ監視ブロック２０３は、この先頭ビッ
ト３０４を監視することにより、データ読み込みブロッ
ク２０２により読み込まれた情報が、処理方法を示す情
報３０２であるかデータ３０３であるかを識別する。
【００１７】このように、本実施例によれば、ＤＭＡ転
送すべきデータに応じて処理内容を切り替える必要があ
る場合に、ＤＭＡ動作の一旦停止、処理方法の再設定及
びＤＭＡ２０１の再起動などの手間が不要となる。従っ
て、ＣＰＵ１０３は、ＤＭＡ転送指令を１回発するのみ
でそれぞれ処理内容が異なる一連のデータ３０３をＤＭ
Ａ転送することができ、処理速度が向上する。
送すべきデータに応じて処理内容を切り替える必要があ
る場合に、ＤＭＡ動作の一旦停止、処理方法の再設定及
びＤＭＡ２０１の再起動などの手間が不要となる。従っ
て、ＣＰＵ１０３は、ＤＭＡ転送指令を１回発するのみ
でそれぞれ処理内容が異なる一連のデータ３０３をＤＭ
Ａ転送することができ、処理速度が向上する。
【００１８】また、本実施例によれば、処理内容を情報
３０２をコマンドとしてプログラムメモリ２０６上の処
理手順を起動させることとなっている。従って、例えば
本願出願人の先提案に係る特願平４−６７１０８号に比
べ施す処理を比較的高度なものとすることができる。
３０２をコマンドとしてプログラムメモリ２０６上の処
理手順を起動させることとなっている。従って、例えば
本願出願人の先提案に係る特願平４−６７１０８号に比
べ施す処理を比較的高度なものとすることができる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
メモリからＤＭＡに読み込まれる情報を監視し、監視結
果に応じて処理内容を切り替え、かつこの処理をプログ
ラム制御するようにしたため、ＤＭＡ動作の一旦停止、
処理内容の再設定及びＤＭＡの再起動という手間が不要
となり、処理速度が向上する。また、処理内容を比較的
高度なものとすることができる。
メモリからＤＭＡに読み込まれる情報を監視し、監視結
果に応じて処理内容を切り替え、かつこの処理をプログ
ラム制御するようにしたため、ＤＭＡ動作の一旦停止、
処理内容の再設定及びＤＭＡの再起動という手間が不要
となり、処理速度が向上する。また、処理内容を比較的
高度なものとすることができる。
【図１】本発明の一実施例に係るＤＭＡの構成を示すブ
ロック図である。
ロック図である。
【図２】本実施例において取り扱われる情報の構造を示
す図である。
す図である。
【図３】データ処理装置の一般的な構成を示すブロック
図である。
図である。
１０１ メモリ １０２ Ｉ／Ｏ １０３ ＣＰＵ ２０１ ＤＭＡ ２０２ データ読み込みブロック ２０３ データ監視ブロック ２０４ データ処理ブロック ２０５ データ書き込みブロック ２０６ プログラムメモリ ３０１ 情報 ３０２ 処理方法を示す情報 ３０３ データ ３０４ 情報３０２及びデータ３０３の先頭ビット
フロントページの続き (72)発明者 石川 正司 東京都三鷹市下連雀五丁目１番１号 日本 無線株式会社内 (72)発明者 須藤 雄基 東京都三鷹市下連雀五丁目１番１号 日本 無線株式会社内
Claims (2)
- 【請求項１】 プロセッサからの指令に応じメモリから
直接情報を読み込むブロックと、 読み込まれた情報のうちデータに係る情報に所定の処理
を施すブロックと、 処理が施されたデータを転送先装置に書き込むブロック
と、 読み込まれる情報を監視し、読み込まれた情報がデータ
に係る情報であった場合には前記処理に供し、処理内容
に係る情報であった場合にはこれを指令として前記処理
をプログラム制御するブロックと、 を備えることを特徴とする直接メモリアクセス装置。 - 【請求項２】 データが処理内容に係る情報と共に記憶
されるメモリと、 メモリ上のデータを転送先装置に転送させる旨の指令を
発するプロセッサと、 この指令に応じてメモリから直接情報を読み込み転送先
装置に転送する請求項１記載の直接メモリアクセス装置
と、 を備えることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6881492A JP2501393B2 (ja) | 1992-03-26 | 1992-03-26 | 直接メモリアクセス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6881492A JP2501393B2 (ja) | 1992-03-26 | 1992-03-26 | 直接メモリアクセス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05274248A true JPH05274248A (ja) | 1993-10-22 |
| JP2501393B2 JP2501393B2 (ja) | 1996-05-29 |
Family
ID=13384567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6881492A Expired - Lifetime JP2501393B2 (ja) | 1992-03-26 | 1992-03-26 | 直接メモリアクセス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2501393B2 (ja) |
-
1992
- 1992-03-26 JP JP6881492A patent/JP2501393B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2501393B2 (ja) | 1996-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2829091B2 (ja) | データ処理システム | |
| JPH01277928A (ja) | 印刷装置 | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPS63305445A (ja) | 電源切断時のデ−タ書込み方式 | |
| JP2524673B2 (ja) | 直接メモリアクセス装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JP2594673B2 (ja) | データ処理方法 | |
| JP2793258B2 (ja) | 位置決め制御装置のデータ設定方法 | |
| JPS63293660A (ja) | 通信制御装置 | |
| JP2560312B2 (ja) | 情報処理システム | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JP2715933B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPH04162135A (ja) | データ処理装置 | |
| JPH077531A (ja) | 通信手順制御装置 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH10177493A (ja) | 図形処理システム | |
| JPH0713921A (ja) | Ｄｍａコントローラ装置 | |
| JPH0424733B2 (ja) | ||
| JPH01292451A (ja) | 情報処理装置 | |
| JPH05120201A (ja) | データ処理装置 | |
| JPS62274446A (ja) | 計算機システムにおける非常駐プログラムのロ−ド方式 | |
| JPH01108665A (ja) | Ｄｍａ転送制御方式 |