JP2560312B2 - 情報処理システム - Google Patents

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は情報処理システムに係り、とくに不完全な割
込みが発生したときの割込みコントローラと中央処理装
置とによる割込み処理方式に関する。

〈従来の技術〉 情報処理システムにおいて、中央処理装置（以下プロ
セッサと略記）はメモリのほかにいくつかの入出力デバ
イス（以下I/Oと略記）との間で情報を交換する必要が
ある。システムのスループットを向上させるために、I/
Oへのサービスは割込みによって行なわれる。プロセッ
サからのサービスを必要とするI/Oはプロセッサに対し
て割込み要求信号をアクティブにする。割込み許可状態
にあるプロセッサは割込みを認識するとそれまでのプロ
グラムの実行を中断して割込み処理プログラム（割込み
サービス・ルーチン）へと制御を移し、割込み処理プロ
グラムI/Oに対するサービスを行なう。

情報処理システム内にI/Oが多数存在する場合には、
それぞれのI/Oからの割込み要求を優先順位により調停
してプロセッサに伝える割込みコントローラを使用す
る。割込みコントローラはいくつかのI/Oからの割込み
要求を入力とし、プロセッサに割込み要求の有無を通知
する。この通知信号をINT信号と呼ぶことにする。プロ
セッサは一つの命令の実行が終了し、次の命令の実行が
開始されるまでの間にプロセッサ外部から入力されるIN
T信号をサンプルし、INT信号がアクティブであってプロ
セッサが割込み受付可であると、プロセッサは内部での
割込み受付処理を開始し、まず、割込み受付信号を出力
する。割込みコントローラは割込み受付信号を受け取る
と、入力されている割込み要求のなかで優先順位のもっ
とも高い割込み要求元を特定することのできる情報を含
んだベクタをプロセッサに送出する。プロセッサは割込
みコントローラから得たベクタを解析することにより割
込み要求元に対するサービス・ルーチンへと分岐する。

第９図はプロセッサと割込みコントローラとを含む情
報処理システムのブロック図である。1001はプロセッ
サ、1002は８本の割込み要求を処理することができる割
込みコントローラ、1003は一つのI/O、1004はI/O1003か
らの割込み要求信号、1005は割込みコントローラ1002か
らの前記INT信号、1006はプロセッサ1001からの割込み
受付信号、1007は本情報処理システムのデータ・バスを
それぞれ示している。以下プロセッサ1001は割込み受付
可能な状態にあり、割込みコントローラ1002には一つの
I/O1003からの割込み要求1004が一つだけアクティブに
なっている場合を考える。該I/O1003からの割込み要求1
004がアクティブになると割込みコントローラ1002から
のINT信号1005がアクティブになり、プロセッサ1001に
対して割込み要求が発生したことを通知する。

第10図に示すようにプロセッサ1001がINT信号を1101
のタイミングでサンプルし、INT信号1005がアクティブ
であることを検出したあと、割込み受付信号1006が出力
されるまで該I/O1003からの割込み要求1004が引き続き
アクティブであるときには、次のような正常な割込み処
理が行なわれる。すなわち、プロセッサ1001が割込みを
受け付けるときには、割込み受け付け・バス・サイクル
を連続して２サイクル起動する。各割込み受け付けバス
・サイクルにおいて、プロセッサ1001は割込み受け付け
信号1006を割込みコントローラ1002に対して出力する。
１回目の割込み受け付けバス・サイクルにおいて割込み
コントローラ1002はアクティブになっている割込み要求
入力のなかで優先順位レベルの最も高い割込み要求入力
に対するサービスをプロセッサ1001に要求することを決
定する。本例においては、割込み要求1004が一つだけア
クティブであるので、１回目の割込み受付けバス・サイ
クルにおいて割込みコントローラ1002は割込み要求1004
に対するサービスをプロセッサ1001に要求することを決
定する。２回目の割込み受付けバス・サイクルにおいて
割込みコントローラ1002はデータ・バス1007に前記割込
み要求1004の優先順位を含むベクタを出力し、プロセッ
サ1001は該ベクタを受け取る。その結果、プロセッサ10
01はプログラム・カウンタや該割込みにより中断された
プログラムの走行の状態を示す情報をスタックに退避さ
せた後に、該ベクタに基づき、I/O1003に対する割込み
サービス・ルーチンへ分岐する。

割込みコントローラ1002からプロセッサ1001へ渡され
る前記ベクタは第11図に示されるフォーマットになって
いる。すなわち、割込みコントローラ1002からプロセッ
サ1001へ渡される８ビット幅の前記ベクタ1201は該ベク
タ1201のなかのアドレスに相当する５ビットのアドレス
相当部分1202を有しており、このアドレス相当部分1202
は予めプロセッサ1001から割込みコントローラ1002に対
してプロセットすることができる。1203は該ベクタ1201
のなかの割込み要求の優先順位のレベルを３ビットにエ
ンコードしたエンコード部分である。割込みコントロー
ラ1002は８本の割込み要求に８レベルの優先順位を割り
付けて、プロセッサ1001が割込みを受付けるとき前記８
本の割込み要求のなかのサービスすべき割込み要求の優
先順位のレベルを３ビットにエンコードして、プロセッ
サ1001へのベクタ1201のなかの1203に示す。本例におい
てたとえばI/O1003からの割込み要求1004が割込みコン
トローラの優先順位３レベルに相当する割込み要求入力
端子に接続されていると、割込み要求1004に対するベク
タ1201のなかのエンコード部分1203には２進数の011が
入る。

プロセッサ1001は割込みコントローラ1002から得た該
ベクタ1201を用いて第12図に示すような16ビットのアド
レス1301を生成する。アドレス1301はメモリ中に用意さ
れているベクタ・テーブルのなかの割込み要求1004の優
先順位レベルに対応するエントリの位置を示している。
本例では、ベクタ・テーブルのなかの各エントリには、
そのエントリの示す優先順位レベルの割込みのサービス
・ルーチンの先頭アドレスに関する情報が格納されてい
るものとする。プロセッサ1001は前記ベクタによりまず
ベクタ・テーブルのなかのエントリへアクセスして割込
みのサービス・ルーチンの先頭アドレスに関する情報を
得る。次に該情報により割込みサービス・ルーチンの先
頭アドレスへと制御を移す。

第14図は従来の割込み処理の流れを示すフローチャー
ト図である。プロセッサ1001は１命令の実行後（150
1）、割込みコントローラ1002からのINT信号がアクティ
ブであるか否かを判断し（1502）、INT信号がアクティ
ブであった場合にはプロセッサ1001が割込み受付けバス
・サイクルを連続して２回起動し、２回目の割込み受付
けバス・サイクルにおいて割込みコントローラ1002から
ベクタを取込む（1503）。プロセッサ1001は該ベクタに
よりベクタ・テーブル内の該割込みに対するサービス・
ルーチンのエントリにアクセスし（1504）、該割込みに
対するサービス・ルーチンの先頭アドレスに関する情報
を得る。次にプロセッサ1001はプログラム・カウンタや
該割込みにより中断されたプログラムの走行の状態を示
す情報をスタックに退避した後（1505）に、前記割込み
に対するサービス・ルーチンの先頭アドレスへ制御を移
す（1506）。該割込みに対するサービス・ルーチンでの
処理が終了すると、該サービス・ルーチンの最後にある
割込みからの復帰命令を実行することによりスタックに
退避した前記プログラム・カウンタ等の情報をスタック
から復帰して割込みにより中断されたプログラムへと制
御を移す（1507）。

これに対して、第13図に示すようにタイミング1401に
おいてプロセッサ1001がINT信号1005をサンプルしたと
きにはI/O1003からの割込み要求1004がアクティブであ
ったのに、プロセッサ1001が割込み受付け信号を出力し
たときには該I/O1003からの割込み要求1004がインアク
ティブになってしまっていたときには、割込みコントロ
ーラ1002は割込み受付け信号1006の入力に対して割込み
要求元を示すベクタをプロセッサ1001に送出することが
できない。第13図に示されているようなタイミングで入
力された割込みを不完全割込みと呼ぶことにする。不完
全割込みはI/Oが独自に割込み要求の発生・消去をおこ
なう場合に発生する。この場合I/Oが一度割込み要求を
発生した後、該要求を消去したときには、該I/Oはプロ
セッサによるサービスを必要としないものと考えられ
る。従来の情報処理システムではかかる不完全割込みが
発生したとき、割込み受付けバス・サイクル中に割込み
コントローラ1002がプロセッサ1001に対して不完全割込
みが発生したとき使用すると決められている優先順位レ
ベルを含む正常な不完全割込みベクタを出力し、プロセ
ッサ1001は不完全割込みであることを知らずに該不完全
割込みベクタを受け取り、そのまま不完全割込み処理を
第14図に説明した正常な割込み処理の１つとして実行し
ていた。

〈発明の解決しようとする問題点〉 上記のように従来の情報処理システムでは割込み要求
元のI/O1003がプロセッサによるサービスの必要がなく
なって割込み要求を消去したにもかかわらず、プロセッ
サ1001は該不完全割込みを受け付けた箇所でそれまでの
プログラムの実行を中断し、プログラム・カウンタ等の
情報をスタックに退避し、不完全割込みベクタを解析し
てベクタ・テーブルから不完全割込み処理ルーチンの先
頭アドレスの情報を得て不完全割込み処理ルーチンへと
制御を移していた。しかしながら、不完全割込み処理ル
ーチンでは特に実行すべき処理はなく、不完全割込みを
受け付けることによりプログラムへの復帰命令が実行さ
れ、該復帰命令の実行によりプロセッサはスタックに退
避してあったプログラム・カウンタ等の情報を取り出す
ことにより該不完全割込みにより中断されていたプログ
ラムの実行へ制御を戻していた。この不完全割込み処理
においては実質的な制御を行なうのではないにもかかわ
らず、プロセッサ1001は割込みコントローラ1002からの
ベクタ取込み後、プロセッサ1001外部のメモリ中にある
ベクタ・テーブル、スタックへのアクセス、特に実行す
べき処理を持たない不完全割込み処理ルーチンでの処
理、該不完全割込みにより中断されていたプログラムの
実行へ制御を戻すためのスタックへのアクセスという無
駄な処理を行なわなければならない。換言すれば、従来
の割込み処理方式では、不完全割込みが発生しても不完
全割込みにより中断されていたプログラムへ直接戻るこ
とができず、必ず正常割込みと同じパスを通らなければ
ならなかった。

その結果、プロセッサが不完全割込みを不完全割込み
と知らずに受付けて不完全割込み処理を上に説明した正
常な割込み処理の１つとして行なうことにより、本来の
プログラムの実行中に実質的に前記無駄な処理が割り込
むことになるので、システム全体のスループットの向上
の妨げになるという問題点があった。さらに、割込みコ
ントローラにより不完全割込みが発生したとき使用する
と決められている優先順位レベルに対応する割込み要求
入力端子には実質的にシステム内のI/O等からの割込み
要求信号を接続できないので、割込みコントローラに接
続できるI/Oが減少するという問題点も有していた。

したがって、本発明の目的は割込みコントローラを有
効に利用でき、しかも不完全割込み時のスループットの
低下を防止できる情報処理システムを提供することであ
る。

〈問題点を解決するための手段〉 本発明の要旨は中央処理装置と割込みコントローラと
複数の入出力デバイスとを有し、前記入出力デバイスか
らの割込み要求が前記割込みコントローラに入力される
と、前記割込みコントローラが該複数の入出力デハイス
からの割込み要求を調停して前記中央処理装置に割込み
要求信号を出力し、前記中央処理装置が前記割込みコン
トローラからの該割込み要求信号に応答して前記割込み
コントローラに割込み受付けバス・サイクルを少なくと
も２回起動し、前記割込みコントローラは該割込み受付
けバス・サイクル中に前記中央処理装置に対してベクタ
を出力する情報処理システムにおいて、前記割込みコン
トローラは、前記中央処理装置が前記割込みコントロー
ラからの前記割込み要求信号を受付けてから前記割込み
受付けバス・サイクルを起動するまでの間に前記入出力
デバイスから前記割込みコントローラへの割込み要求が
すべて消滅したことを検出する検出手段と、該検出手段
の検出結果に基づき第１回目の割込み受付けバス・サイ
クルで送出したベクタとは異なるベクタを第２回目の割
込みを受付けバス・サイクルで前記割込みコントローラ
に出力させる手段とを有し、前記中央処理装置が上記２
つのベクタの相違に基づき割込み要求の消滅を認識し割
込み動作を終了することである。

〈作用〉 上記構成に係る情報処理システムでは、入出力デバイ
スからの割込み要求が発生すると、割込みコントローラ
が割込みの調停後に中央処理装置に割込み要求信号を出
力す。ところが、その後、入出力デバイスが割込み要求
を消滅させても、中央処理装置は割込み要求信号に基づ
き割込み受付バス・サイクルを起動し、実行中のプログ
ラムを中断せんとする。しかしながら、割込みコントロ
ーラはかかる状況下で２回目の割込み受付けバス・サイ
クルを介し通常の割込み処理時に出力する第１回目のベ
クタとは異なり、要求消滅を示すベクタを中央処理装置
に送出するので、中央処理装置は割込み動作を終了させ
ることができる。

〈実施例〉 第１図は本発明の第１実施例の構成を示すブロック図
であり、第２図は本発明の第１実施例の動作を説明する
フローチャート図である。第１図において、101はプロ
セッサを、102は割込みコントローラを、103は入出力デ
バイスをそれぞれ示している。

本実施例におけるプロセッサ101に対して割込みコン
トローラ102からINT信号105により割込みが発生したこ
とが通知されると、プロセッサ101は割込み受付けバス
・サイクルを連続して２回起動する。従来の割込みコン
トローラでは１回目の割込み受付けバス・サイクルに付
随して出力される割込み受付け信号106が割込みコント
ローラ内部での割込み優先順位決定のためにのみ使用さ
れていたが、本実施例の割込みコントローラ102ではプ
ロセッサ101の起動する１回目の割込み受付けバス・サ
イクルにおいてもベクタが出力される。該ベクタ301の
フォーマットは第３図に示されるように、従来の２回目
の割込み受付けバス・サイクルにおいて出力されるベク
タのフォーマット1201とは異なり、プロセッサ101から
プリセットされる５ビットのアドレス部分302と、３ビ
ットの優先順位レベルを示す部分303とを含んでおり、
１回目の割込み受付けバス・サイクルにおいて出力され
るベクタ301では303の部分の情報には意味がない。本実
施例の割込みコントローラ102ではプロセッサ101の起動
する２回目の割込み受付けアス・サイクルにおいて出力
されるベクタ304は従来のベクタ1201とは全く同一のフ
ォーマットである。すなわち、ベクタ304のなかで305は
プロセッサ101からプリセットされる５ビットのアドレ
スに相当する部分であり、レジスタ111に格納されてい
る。306は３ビットの優先順位レベルを示す部分であ
り、優先順位決定回路113から出力される。

割込みコントローラ102はプロセッサ101により起動さ
れる２回の割込み受付けバス・サイクルそれぞれに対し
てベクタ301、304を出力するが、正常な割込みが発生し
たとき、ベクタ304の５ビットのアドレスに相当する305
の部分にはプロセッサ101からプリセットされる５ビッ
トのアドレスを出力する。しかしながら、第４図に示さ
れているようなタイミングの不完全割込みが発生したと
き、つまりプロセッサ101がタイミング401でINT信号105
をサンプした後に２回の割込み受付けバス・サイクルの
１回目の割込み受付けバス・サイクルを起動したときに
I/O103からの割込み要求信号104がすでにアクティブで
なかったときには、割込みコントローラ102は不完全割
込み検出回路108により不完全割込みが発生したことを
検出し、２回目の割込み受付けバス・サイクル403に対
して出力するベクタ304の５ビットのアドレスに相当す
る部分305には、プロセッサ101からプリセットされる５
ビットのアドレスとは異なる情報を書き込んで出力す
る。たとえば不完全割込みが発生したときに、ベクタ30
4の５ビットのアドレスに相当する部分305には、プロセ
ッサ101からプリセットされる５ビットのアドレスの各
ビットをインバータ109により反転した情報をデータ・
バス107に出力する。第８図は不完全割込み検出回路108
の具体例である。801は８入力論理和ゲート、802は割込
みコントローラ102に入力される８本の割込み要求入力
信号、803はＤタイプ・フリップ・フロップ（DFF）であ
り、出力データは８入力論理和ゲート801の出力で、ス
トローブ信号は割込み受付け信号106である。したがっ
て、Ｄタイプ・フリップ・フロップ803の出力110はスト
ローブ信号割込みの受付け信号106がアクティブになっ
たときに割込みコントローラ102に入力される８本の割
込み要求入力信号がすべてインアクティブであったとき
には“0"になり、セレクタ112に選択信号として供給さ
れる。

再び第１図において、選択信号110が“0"のとき、セ
レクタ112は割込み受付けバス・サイクル中にレジスタ1
11の内容をインバータ109により反転した情報をデータ
・バス107に出力する。これに対して選択信号110が“1"
のとき、セレクタ112は割込み受付けバス・サイクル中
にレジスタ111の内容をそのままデータ・バス107に出力
する。

次に第１実施例の動作を説明する。プロセッサ101は
１命令の実行後（201）、割込みコントローラ102からの
INT信号105がアクティブであるか否かを判断し（20
2）、INT信号105がアクティブなら（Yes）割込み受付け
バス・サイクルを連続して２回起動し、割込みコントロ
ーラからベクタ301、304をそれぞれ取り込む（203、20
4）。なお、第２図において、ベクタ取り込み（１）は
プロセッサ101がベクタ301を取り込むことであり、第４
図では402に対応している。一方、ベクタ取り込み
（２）はプロセッサ101がベクタ304を取り込むことであ
り、第４図では403に対応する。プロセッサ101は２つの
ベクタ301、304を取りこんだ後、該２つのベクタの302
と305の部分を比較することにより、正常な割込みが発
生しているか不完全割込みが発生しているかを判別する
ことができる（205）。302を305と比較して、一致した
場合（Yes）はプロセッサ101は正常な割込みが発生した
ものと判断し、正常な割込み動作を行なう（206〜20
9）。この正常な割込み動作とは第15図に示した従来の
割込み処理の流れと同等なので、詳細な説明は省略す
る。一方、部分302と305を比較して一致しない場合（N
o）にはプロセッサ101は不完全割込みが発生したものと
判断し、ベクタ取り込み以後のベクタ・テーブル・アク
セス（206）、スタックへの情報の退避（207）等の割込
み処理を行なわずに、直接該割込みにより中断されてい
たプログラムへと制御を戻すことができる。

上記実施例では不完全割込み検出回路108が検出手段
を、インバータ109とセレクタ112とが要求消滅を示すベ
クタを出力する手段をそれぞれ構成している。

第５図は本発明の第２実施例の動作を示すフローチャ
ート図であり、プロセッサ101の制御の流れを示してい
る。第２実施例において第４図に示されるような不完全
割込みが発生した場合（501の判断が“Yes"）に、割込
みコントローラ102はプロセッサ101が起動する２回の連
続する割込み受付けバス・サイクルの１回目の割込み受
付けバス・サイクルに対して、従来の割込みコントロー
ラと同様に内部処理（502）を行なうだけでプロセッサ1
01に対しては何の情報も送出しないが、２回目の割込み
受付けバス・サイクルに対して第６図に示すフォーマッ
トのベクタ601を送出する。第６図においてベクタ601は
プロセッサ101の起動する２回目の割込み受付けバス・
サイクルに対して割込みコントローラ102から出力さ
れ、その構成は不完全割込みが発生しているか否かを示
すビット602と、プロセッサ101からプリセットされるア
ドレスの部分603と、１回目の割込み受付けバス・サイ
クルが起動されたときに割込みコントローラ102に入力
されていた割込み要求入力のなかで優先順位の最も高
い、すなわちサービスすべき割込み要求の優先順位のレ
ベルを３ビットにエンコードした部分604とを含む。

したがって、第４図に示されているようなタイミング
の不完全割込みが発生したとき、割込みコントローラ10
2は不完全割込みが発生したことを検出し、２回目の割
込み受付けバス・サイクル403に対して出力するベクタ6
01のビット602に“0"を書き込んでプロセッサ101に送出
する。一方、正常な割込みが発生しているときにはビッ
ト602に“1"を書き込んでプロセッサ101に送出する。２
回目の割込み受付けバス・サイクルで取りこんだベクタ
601のビット602に基づき、プロセッサ101は不完全割込
みが発生したか否かを判別することができる（503）。
すなわち、２回目の割込み受付けバス・サイクル403に
おいて得たベクタ601のビット602が“1"のとき、プロセ
ッサ101は正常な割込みが発生したと判断して従来の割
込み処理と同等な処理を行なう（504〜507）。一方、ビ
ット602が“0"のときプロセッサ101は不完全割込みが発
生したと判断してベクタ取り込み以後のベクタ・テーブ
ル・アクセス、スタックへの情報の退避等の割込み処理
を行なわずに、該割込みにより中断されていたプログラ
ムへ直接に制御を戻すことができる。

なお、プロセッサ101は割込みコントローラ102から得
たベクタ601を用いて、第７図に示すようなベクタ・テ
ーブル中のエントリにアクセスするときのアドレスを生
成することができる。

〈発明の効果〉 以上説明してきたように、本発明では、プロセッサが
割込みを受付けようとして割込み受付けバス・サイクル
を起動して割込みコントローラから得たベクタにより、
その割込みが不完全割込みであるか否かを判定すること
ができるので、不完全割込みであった場合には前記従来
の割込み処理方法で実行していた無駄な処理を行なわず
に中断されていた本来のプログラムの実行に直接復帰す
ることができる。したがって、システム全体のスループ
ットが向上するという効果がある。

また、従来の割込み処理方式の割込みコントローラが
特定の１つの割込み要求入力端子に対応する優先順位レ
ベルのサービス・ルーチンを不完全割込みが発生したと
き使用すると決めていたため、該割り込み要求入力端子
には実質的にシステム内のI/O等からの割り込み要求信
号を接続できなかったが、本発明により割り込みコント
ローラのすべての割り込み要求入力端子にシステム内の
I/O等から割り込み要求信号を接続することができると
いう効果も得られる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図、 第２図は第１実施例の動作を示すフローチャート図、 第３図は第１実施例のベクタのフォーマットを示すブロ
ック図、 第４図は第１実施例の不完全割り込みを示すタイミング
図、 第５図は本発明の第２実施例の動作を示すフローチャー
ト図、 第６図は第２実施例のベクタのフォーマットを示すブロ
ック図、 第７図は第２実施例のベクタ・テーブルへのエントリ用
アドレスのブロック図、 第８図は第１実施例の不完全割り込み検出回路の具体的
構成を示すブロック図、 第９図は従来例のブロック図、 第10図は従来例における割り込みを示すタイミング図、 第11図は従来例のベクタのフォーマットを示すブロック
図、 第12図は従来例のベクタ・テーブルへのエントリ用アド
レスのブロック図、 第13図は従来例における不完全割り込みを示すタイミン
グ図、 第14図は従来例の動作を示すフローチャート図である。 101……プロセッサ（中央処理装置）、 102……割込みコントローラ、 103……入出力デバイス、 108……不完全割込み検出回路、 109……インバータ、 112……セレクタ、 113……優先順位決定回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】中央処理装置と割込みコントローラと複数
   の入出力デバイスとを有し、前記入出力デバイスからの
   割込み要求が前記割込みコントローラに入力されると、
   前記割込みコントローラが該複数の入出力デバイスから
   の割込み要求を調停して前記中央処理装置に割込み要求
   信号を出力し、前記中央処理装置が前記割込みコントロ
   ーラからの該割込み要求信号に応答して前記割込みコン
   トローラに割込み受付バス・サイクルを少なくとも２回
   起動し、前記割込みコントローラは該割込み受付けバス
   ・サイクル中に前記中央処理装置に対してベクタを出力
   する情報処理システムにおいて、 前記割込みコントローラは、前記中央処理装置が前記割
   込みコントローラからの前記割込み要求信号を受付けて
   から前記割込み受付けバス・サイクルを起動するまでの
   間に前記入出力デバイスから前記割込みコントローラへ
   の割込み要求がすべて消滅したことを検出する検出手段
   と、該検出手段の検出結果に基づき第１回目の割込み受
   付けバス・サイクルで送出したベクタとは異なるベクタ
   を第２回目の割込み受付けバス・サイクルで割込みコン
   トローラに出力させる手段とを有し、前記中央処理装置
   が上記２つのベクタの相違に基づき割込み要求の消滅を
   認識し割込み動作を終了することを特徴とする情報処理
   システム。