JP2594673B2 - データ処理方法 - Google Patents

データ処理方法

Info

Publication number
JP2594673B2
JP2594673B2 JP6299890A JP6299890A JP2594673B2 JP 2594673 B2 JP2594673 B2 JP 2594673B2 JP 6299890 A JP6299890 A JP 6299890A JP 6299890 A JP6299890 A JP 6299890A JP 2594673 B2 JP2594673 B2 JP 2594673B2
Authority
JP
Japan
Prior art keywords
processing
input
control device
host computer
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6299890A
Other languages
English (en)
Other versions
JPH03263154A (ja
Inventor
良秋 杉山
裕之 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6299890A priority Critical patent/JP2594673B2/ja
Publication of JPH03263154A publication Critical patent/JPH03263154A/ja
Application granted granted Critical
Publication of JP2594673B2 publication Critical patent/JP2594673B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理方法に関し、特に1つの処理プロ
セッサが複数のホストコンピュータからの処理データを
処理するデータ処理方法に関する。
〔従来の技術〕
従来のデータ処理方法の処理プロセッサは、複数のホ
ストコンピュータからの処理データを読み出す為には、
入出力制御装置に対して、ホストコンピュータに対応し
たチャネルプログラムを複数個起動していた。
〔発明が解決しようとする課題〕
上述した従来のデータ処理方法のチャネルプログラム
の起動は、処理プロセッサから入出力制御装置に対して
発行されるチャネルプログラムの起動IO命令にて実行さ
れ、それによって入出力制御装置が動作するが、処理プ
ロセッサは、この起動IO命令発行時、入出力制御装置が
IO命令を受け付けたかどうかを監視する必要がある。
入出力制御装置のIO命令受け付け応答時間は、接続さ
れるホストコンピュータ数により増大し、最悪ケースと
しては、入出力制御装置のIO命令受け付け拒否等も発生
する。
その為、処理プロセッサ、入出力制御装置及びホスト
コンピュータ、つまりシステム全体のスループットを低
下させるといった問題を持っている。
本発明の目的は、上述の従来技術による問題点に対
し、“処理データ読み出し”のチャネル番号を入出力制
御装置に付加する事により、処理プロセッサのチャネル
プログラム起動IO命令の発行回数を削減し、システムの
処理能力を向上させることを目的とする。
〔課題を解決するための手段〕
本発明のデータ処理方法の構成は、1つの処理プロセ
ッサと1つの入出力制御装置とがシステムバスに接続さ
れ、前記入出力制御装置と複数のホストコンピュータと
が処理データバスで接続され、前記処理プロセッサから
前記入出力制御装置を制御するために複数のチャネル番
号を有し、前記処理プロセッサ上に存在しチャネル番号
毎に処理内容が決められて前記入出力制御装置によって
実行されるチャネルプログラムを有し、前記ホストコン
ピュータの中の処理データを前記処理プロセッサに転送
するためのチャネルプログラムを起動させるチャネルプ
ログラム起動IO命令を前記処理プロセッサから前記入出
力制御装置に発行することにより、前記入出力制御装置
は1つのホストコンピュータの処理データを読み出した
後、前記処理プロセッサへ転送し、前記処理プロセッサ
で前記ホストコンピュータの処理データを処理し、処理
結果データを前記入出力制御装置に対して、1つのホス
トコンピュータに対する処理結果データ書き込みを行う
チャネルプログラムを起動させるためのチャネルプログ
ラム起動IO命令を前記処理プロセッサから前記入出力制
御装置に発行することによりデータ発行元であるホスト
コンピュータに通知するといったデータ処理方法におい
て、前記処理プロセッサから発行される前記入出力制御
装置に対するチャネルプログラムの起動IO命令に対し、
チャネル番号をホストコンピュータに対応いさせるので
はなく、ホストコンピュータ番号に関係のない“処理デ
ータ読み出し”のチャネル番号を設定する事により、チ
ャネルプログラムを実行する前記入出力制御装置が、前
記複数のホストコンピュータからの処理データ転送要求
を調べる第1の手段と、処理データ転送要求が存在する
前記ホストコンピュータからの処理データを読み出す第
2の手段と、読み出した処理データの先頭にホストコン
ピュータ番号を含めたヘッダ情報を追加し、保持する第
3の手段と、前記処理プロセッサから発行されチャネル
プログラムにより与えられたデータ転送バイト数を越え
ない範囲で、前記処理データ転送要求がなくなるまで前
記第1の手段から第3の手段までを繰り返し実行し、前
記処理データ転送要求がなくなるかまたはチャネルプロ
グラムにより与えられたデータ転送バイト数に達したと
ころで、処理データバッファの内容を、前記処理プロセ
ッサに転送する事により、前記入出力制御装置へのIO発
行命令回数を削減させることを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図であり、10は
処理プロセッサ、20はシステムバス、30は入出力制御装
置、40,50,60はホストコンピュータ(1),(2),
(N)、70は処理データバス、80,90,100はホストコン
ピュータ(1),(2),(N)の処理データバッフ
ァ、110は読み出しチャネルプログラム起動IO命令判別
回路、120は処理データ要求判別回路、130はホスト番号
付加回路、140は入出力制御装置の処理データバッファ
である。
ホストコンピュータ(1)40と、ホストコンピュータ
(2)50と、ホストコンピュータ(N)60は、処理デー
タバス70で入出力制御装置30に対して処理データを送っ
ている。
処理プロセッサ10は、処理すべき処理データの取り込
みの為、システムバス20を使い、入出力制御装置30に対
して、“処理データ読み出し”のチャネル番号にてチャ
ネルプログラム起動のIO命令を実行する。
“処理データ読み出し”のチャネル番号を、読み出し
チャネルプログラム起動IO命令判別回路110により判別
した入出力制御装置30は、処理データバス70の処理デー
タ要求を処理データ要求判別回路120で調べる。
入出力制御装置30は、処理データ要求判別回路120に
て受け付けられたホストコンピュータに対して処理デー
タの読み取り転送を開始する。
今、ホストコンピュータ(2)50の処理データ要求が
受け付けられた時、ホストコンピュータ(2)50の処理
データバッファ90の内容は、処理データバス70を使って
入出力制御装置30に取り込まれる。
入出力制御装置30は、ここで、この処理データがどの
ホストコンピュータから転送されてきたものかを示すホ
スト番号を、ホスト番号付加回路130にて付加し、入出
力制御装置30の処理データバッファ140に保持する。
入出力制御装置30は、処理データ要求判別回路120に
て、ホストコンピュータからの他の処理データ転送要求
があれば、チャネルプログラムにより与えられた転送バ
イト数を越えない範囲で、処理データ転送要求が存在す
るホストコンピュータから処理データの読み出しを行
い、データバッファ140に保持し、先頭にホストコンピ
ュータ番号を含めたヘッダ情報を追加する動作を繰り返
す。
他の処理データ要求が無いか、あるいはチャネルプロ
グラムにより与えられた転送バイト数に達すると、入出
力制御装置30は、ホスト番号の付加された入出力制御装
置30の処理データバッファ140の内容を、処理プロセッ
サ10に対して転送する。
処理プロセッサ10は、入出力制御装置30より転送され
てきた処理データを処理し、その処理結果を入出力制御
装置30に対してシステムバス20を使い、対応するホスト
コンピュータのチャネル番号指定にて、終了ステータス
として転送し、一連の動作を完了する。
〔発明の効果〕
以上説明したように本発明は、“処理データ読み出
し”のチャネル番号を入出力制御装置に付加し、ホスト
コンピュータの処理データ転送要求を調べ、調停を行
い、ホストから送られてきた処理データにホスト番号を
付加して処理プロセッサに伝達する事により、処理プロ
セッサのチャネルプログラム起動IO命令の発行回数を削
減し、システムの処理能力を向上させる事ができる。
【図面の簡単な説明】
第1図は、本発明の一実施例のブロック図である。 10……処理プロセッサ、20……システムバス、30……入
出力制御装置、40……ホストコンピュータ1、50……ホ
ストコンピュータ2、60……ホストコンピュータN、70
……処理データバス、80……ホストコンピュータ1の処
理データバッファ、90……ホストコンピュータ2の処理
データバッファ、100……ホストコンピュータNの処理
データバッファ、110……読み出しチャネルプログラム
起動IO命令判別回路、120……処理データ要求判別回
路、130……ホスト番号付加回路、140……入出力制御装
置の処理データバッファ。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】1つの処理プロセッサと1つの入出力制御
    装置とがシステムバスに接続され、前記入出力制御装置
    と複数のホストコンピュータとが処理データバスで接続
    され、前記処理プロセッサから前記入出力制御装置を制
    御するために複数のチャネル番号を有し、前記処理プロ
    セッサ上に存在しチャネル番号毎に処理内容が決められ
    て前記入出力制御装置によって実行されるチャネルプロ
    グラムを有し、前記ホストコンピュータの中の処理デー
    タを前記処理プロセッサに転送するためのチャネルプロ
    グラムを起動させるチャネルプログラム起動IO命令を前
    記処理プロセッサから前記入出力制御装置に発行するこ
    とにより、前記入出力制御装置は1つのホストコンピュ
    ータの処理データを読み出した後、前記処理プロセッサ
    へ転送し、前記処理プロセッサで前記ホストコンピュー
    タの処理データを処理し、処理結果データを前記入出力
    制御装置に対して、1つのホストコンピュータに対する
    処理結果データ書き込みを行うチャネルプログラムを起
    動させるためのチャネルプログラム起動IO命令を前記処
    理プロセッサから前記入出力制御装置に発行することに
    よりデータ発行元であるホストコンピュータに通知する
    といったデータ処理方法において、前記処理プロセッサ
    から発行される前記入出力制御装置に対するチャネルプ
    ログラムの起動IO命令に対し、チャネル番号をホストコ
    ンピュータに対応させるのではなく、ホストコンピュー
    タ番号に関係のない“処理データ読み出し”のチャネル
    番号を設定する事により、チャネルプログラムを実行す
    る前記入出力制御装置が、前記複数のホストコンピュー
    タからの処理データ転送要求を調べる第1の手段と、処
    理データ転送要求が存在する前記ホストコンピュータか
    らの処理データを読み出す第2の手段と、読み出した処
    理データの先頭にホストコンピュータ番号を含めたヘッ
    ダ情報を追加し、保持する第3の手段と、前記処理プロ
    セッサから発行されチャネルプログラムにより与えられ
    たデータ転送バイト数を越えない範囲で、前記処理デー
    タ転送要求がなくなるまで前記第1の手段から第3の手
    段までを繰り返し実行し、前記処理データ転送要求がな
    くなるかまたはチャネルプログラムにより与えられたデ
    ータ転送バイト数に達したところで、処理データバッフ
    ァの内容を、前記処理プロセッサに転送する事により、
    前記入出力制御装置へのIO発行命令回数を削減させるこ
    とを特徴とするデータ処理方法。
JP6299890A 1990-03-13 1990-03-13 データ処理方法 Expired - Lifetime JP2594673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6299890A JP2594673B2 (ja) 1990-03-13 1990-03-13 データ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6299890A JP2594673B2 (ja) 1990-03-13 1990-03-13 データ処理方法

Publications (2)

Publication Number Publication Date
JPH03263154A JPH03263154A (ja) 1991-11-22
JP2594673B2 true JP2594673B2 (ja) 1997-03-26

Family

ID=13216556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6299890A Expired - Lifetime JP2594673B2 (ja) 1990-03-13 1990-03-13 データ処理方法

Country Status (1)

Country Link
JP (1) JP2594673B2 (ja)

Also Published As

Publication number Publication date
JPH03263154A (ja) 1991-11-22

Similar Documents

Publication Publication Date Title
JP2829091B2 (ja) データ処理システム
US5794072A (en) Timing method and apparatus for interleaving PIO and DMA data transfers
JPH0354375B2 (ja)
JP3055917B2 (ja) データ転送制御装置
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPS6275860A (ja) デ−タ転送制御装置
JP2594673B2 (ja) データ処理方法
JP2599184B2 (ja) Dmacのリード転送制御装置
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JP2501393B2 (ja) 直接メモリアクセス装置
JPS60136853A (ja) デ−タ転送方式
JP3028998B2 (ja) Dma転送回路
JP2565923B2 (ja) データ転送方式
JPH0786852B2 (ja) I/oプロセッサのデータ転送方式
JP2539517B2 (ja) 通信制御方法
JP2830239B2 (ja) 入力表示制御装置
JPH064457A (ja) 電子ファイリング装置
JP2001084216A (ja) データプリフェッチシステム、プリフェッチ方法、記録媒体
JPH03286241A (ja) データ転送装置
JPH0457145A (ja) マルチプロセッサシステム
JPS61131154A (ja) デ−タ転送制御方式
JPS62145345A (ja) 直接メモリアクセス間隔制御方式
JPH0424733B2 (ja)
JPH03189850A (ja) データ処理装置
JPS5810228A (ja) 入出力処理装置