JPS62274446A - 計算機システムにおける非常駐プログラムのロ−ド方式 - Google Patents
計算機システムにおける非常駐プログラムのロ−ド方式Info
- Publication number
- JPS62274446A JPS62274446A JP11762086A JP11762086A JPS62274446A JP S62274446 A JPS62274446 A JP S62274446A JP 11762086 A JP11762086 A JP 11762086A JP 11762086 A JP11762086 A JP 11762086A JP S62274446 A JPS62274446 A JP S62274446A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary storage
- storage device
- circuit
- control circuit
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 title abstract 7
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 241000862969 Stella Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機システムのオペレーティングシステ
ムに関し、特に補助記憶装置に格納さnた非常駐プログ
ラムの主記憶装置へのローディングに関する。
ムに関し、特に補助記憶装置に格納さnた非常駐プログ
ラムの主記憶装置へのローディングに関する。
従来、補助記憶装置に格納さnた非常駐プログラムは主
記憶装置常駐のプログラムと異り、電子計算機システム
が稼動中においてもプログラム入替え等が簡単であると
いう利点を持っている。一方弁常駐プログラムの起動時
には、磁気ディスク等の補助記憶装置から主記憶装置へ
非常駐プログラムのローディングを行う。そして、この
ローディングの完了後、プログラムが走行可能となる。
記憶装置常駐のプログラムと異り、電子計算機システム
が稼動中においてもプログラム入替え等が簡単であると
いう利点を持っている。一方弁常駐プログラムの起動時
には、磁気ディスク等の補助記憶装置から主記憶装置へ
非常駐プログラムのローディングを行う。そして、この
ローディングの完了後、プログラムが走行可能となる。
上述したように、非常駐プログラムは、磁気ディスク等
の補助記憶装置から主記憶ヘローディングを行っている
のでローディングに時間がかかるという問題点がある。
の補助記憶装置から主記憶ヘローディングを行っている
のでローディングに時間がかかるという問題点がある。
本発明は記憶媒体で構成さnた補助記憶領域を有する補
助記憶装置にRAM等の高速記憶素子で構成さnた記憶
回路(記憶領域)が備えられ、非常駐プログラムは補助
記憶領域に格納さnており。
助記憶装置にRAM等の高速記憶素子で構成さnた記憶
回路(記憶領域)が備えられ、非常駐プログラムは補助
記憶領域に格納さnており。
ラムを補助記憶領域からRAM等の高速記憶素子で構成
さnた記憶領域に転送し、この予め定めらnた非常駐プ
ログラムは高速記憶素子で構成さnた記憶領域から主記
憶装置へ転送さnるようにしたことを特徴としている。
さnた記憶領域に転送し、この予め定めらnた非常駐プ
ログラムは高速記憶素子で構成さnた記憶領域から主記
憶装置へ転送さnるようにしたことを特徴としている。
以下本発明について実施例によ−、て説明する。
第1図を参照して1本発明が適用さnる電子計脚装置1
00と補助記憶装置300とはIlo (入出力)パス
によって相互に接続さnている。補助記憶装置300は
補助記憶制御回路310 、 RAM(ランダムアクセ
スメモリ)記憶回路320.及び磁気ディスク記憶回路
330を備えている。そして、こnら補助記憶制御回路
310 、 RAM記憶回路320.及び磁気ディスク
記憶回路330は相互に内部パス311で接続さnてい
る。磁気ディスク回路330には非常駐プログラムPI
、 P2 。
00と補助記憶装置300とはIlo (入出力)パス
によって相互に接続さnている。補助記憶装置300は
補助記憶制御回路310 、 RAM(ランダムアクセ
スメモリ)記憶回路320.及び磁気ディスク記憶回路
330を備えている。そして、こnら補助記憶制御回路
310 、 RAM記憶回路320.及び磁気ディスク
記憶回路330は相互に内部パス311で接続さnてい
る。磁気ディスク回路330には非常駐プログラムPI
、 P2 。
及びP3が格納さnておシ、電子計算機システムの立ち
上シ前では非常駐プログラムPI、P2゜及びP3は磁
気ディスク回路330内の磁気ディスク媒体に格納さn
ている。なお、磁気ディスク回路330からRAM記憶
回路320へ転送さnる非常駐プログラムはここではP
l及びP2とし。
上シ前では非常駐プログラムPI、P2゜及びP3は磁
気ディスク回路330内の磁気ディスク媒体に格納さn
ている。なお、磁気ディスク回路330からRAM記憶
回路320へ転送さnる非常駐プログラムはここではP
l及びP2とし。
非常駐プログラムP1及びP2は予め管理データとして
登録しであるものとする。また中央制御装置100から
補助記憶装置300へのアクセス時に指示さnるアドレ
スはすべて同一形式であり。
登録しであるものとする。また中央制御装置100から
補助記憶装置300へのアクセス時に指示さnるアドレ
スはすべて同一形式であり。
特定アドレス値以下の場合、 RAM記憶回路320\
のアクセス、特定アドレス値を超える場合、磁気ディス
ク記憶回路330へのアクセスとする。
のアクセス、特定アドレス値を超える場合、磁気ディス
ク記憶回路330へのアクセスとする。
第2図及び第3図も参照して、電子計算機システム立ち
上げ時、中央制御装置100は補助記憶制御回路310
を介して、磁気ディスク記憶回路330に格納さnてい
る非常駐プログラムP1及びP2をRAM記憶回路32
0へ転送する(ステラ7’lO)。そして、予定した非
常駐プログラムがすべて転送終了したかどうかを調べる
。即ち、この場合非常駐グログラム
゛待中参牛キPI及びP2がRAM記憶回路320へ
転送さnたかを調べる(ステ、プ20)、転送さnてい
なけnば、再びステップ10を行う。一方転送が終了し
ていnば、システム立ち上げ時の転送処理は完了する(
ステップ30)。
上げ時、中央制御装置100は補助記憶制御回路310
を介して、磁気ディスク記憶回路330に格納さnてい
る非常駐プログラムP1及びP2をRAM記憶回路32
0へ転送する(ステラ7’lO)。そして、予定した非
常駐プログラムがすべて転送終了したかどうかを調べる
。即ち、この場合非常駐グログラム
゛待中参牛キPI及びP2がRAM記憶回路320へ
転送さnたかを調べる(ステ、プ20)、転送さnてい
なけnば、再びステップ10を行う。一方転送が終了し
ていnば、システム立ち上げ時の転送処理は完了する(
ステップ30)。
次に2例えば非常駐プログラムP1を主記憶装置200
に転送し、処理実行を行う場合、中央制御装置100は
補助記憶装置300.即ち、補助記憶制御回路310に
対し、システム立ち上げ時に用いたRAM側のアドレス
を指定して、主記憶装置200への転送指示を出す。I
10パス210を介してこの転送指示を受けた補助記憶
制御回路310はアドレスがRAM側であることを判定
する(ステップ50)。この判定により、補助記憶制御
回路310はRAM記憶回路320から非常駐プログラ
ムPIを読み出し、 I10パス210を介して主記憶
へ転送する(ステップ60)。補助記憶制御回路310
はI10バス210を介して中央制御装置100へ非常
駐プログラムP1の主記憶装置200への転送完了を報
告する(ステラ7’80)。
に転送し、処理実行を行う場合、中央制御装置100は
補助記憶装置300.即ち、補助記憶制御回路310に
対し、システム立ち上げ時に用いたRAM側のアドレス
を指定して、主記憶装置200への転送指示を出す。I
10パス210を介してこの転送指示を受けた補助記憶
制御回路310はアドレスがRAM側であることを判定
する(ステップ50)。この判定により、補助記憶制御
回路310はRAM記憶回路320から非常駐プログラ
ムPIを読み出し、 I10パス210を介して主記憶
へ転送する(ステップ60)。補助記憶制御回路310
はI10バス210を介して中央制御装置100へ非常
駐プログラムP1の主記憶装置200への転送完了を報
告する(ステラ7’80)。
この報告を受けた中央制御装置100は非常駐プログラ
ムP1の処理実行を開始する。
ムP1の処理実行を開始する。
一方、非常駐プログラムP3を主記憶装置200に転送
し、処理実行を行う場合、中央制御装置100は補助記
憶装置300即ち、補助記憶制御回路310に対し、磁
気ディスク側のアドレスを指定して、主記憶装置200
への転送指示を出す。
し、処理実行を行う場合、中央制御装置100は補助記
憶装置300即ち、補助記憶制御回路310に対し、磁
気ディスク側のアドレスを指定して、主記憶装置200
への転送指示を出す。
この転送指示を受けた補助記憶制御回路310はアドレ
スが磁気ディスク側であることを判定する(ステップ5
0)。この判定により補助記憶制御回路310は磁気デ
ィスク記憶回路330から非常駐プログラムP3を読み
出し、 I10パス210を介して主記憶装置200へ
転送する(ステップ70)。以後同様にして、補助記憶
制御回路310は中央制御装置100へ転送完了を報告
する。そして、中央制御装置100は非常駐プログラム
P3の処理を開始する。
スが磁気ディスク側であることを判定する(ステップ5
0)。この判定により補助記憶制御回路310は磁気デ
ィスク記憶回路330から非常駐プログラムP3を読み
出し、 I10パス210を介して主記憶装置200へ
転送する(ステップ70)。以後同様にして、補助記憶
制御回路310は中央制御装置100へ転送完了を報告
する。そして、中央制御装置100は非常駐プログラム
P3の処理を開始する。
以上説明したように本発明では、補助記憶装置内で非常
駐プログラムを予め低速アクセス媒体から高速アクセス
媒体であるRAMに転送しているから、非常駐プログラ
ムを実行する際、補助記憶装置から主記憶装置へ非常駐
プログラムを転送する転送時間が短縮できるという効果
がある。なお。
駐プログラムを予め低速アクセス媒体から高速アクセス
媒体であるRAMに転送しているから、非常駐プログラ
ムを実行する際、補助記憶装置から主記憶装置へ非常駐
プログラムを転送する転送時間が短縮できるという効果
がある。なお。
計算機システムへの適用に際しては、補助記憶装置の交
換とシステム立ち上り時の処理の一部の変更とを行うだ
けでよい。
換とシステム立ち上り時の処理の一部の変更とを行うだ
けでよい。
第1図は本発明が適用さtた計算機システムの一実施例
の構成を示す図、第2図はシステム立ち上げ時における
中央制御装置の処理フローを示す図、第3図は非常駐プ
ログラムを補助記憶装置から主記憶へ転送する際の処理
フローを示す図である。 100・・・中央制御装置、200・・・主記憶装置。 210・−・I10パス、300・・・補助記憶装置、
310・・・補助記憶制御回路、311・・・内部制御
パス。 320・・・RAM記憶回路、330・・・磁気ディス
ク記憶回路。 第2図
の構成を示す図、第2図はシステム立ち上げ時における
中央制御装置の処理フローを示す図、第3図は非常駐プ
ログラムを補助記憶装置から主記憶へ転送する際の処理
フローを示す図である。 100・・・中央制御装置、200・・・主記憶装置。 210・−・I10パス、300・・・補助記憶装置、
310・・・補助記憶制御回路、311・・・内部制御
パス。 320・・・RAM記憶回路、330・・・磁気ディス
ク記憶回路。 第2図
Claims (1)
- 1、中央処理装置と、主記憶装置と、制御回路及び補助
記憶回路を備え、前記主記憶装置に転送され、処理実行
される非常駐プログラムが格納される補助記憶装置とを
有する計算機システムにおいて、前記補助記憶装置には
RAM記憶回路が備えられ、前記非常駐プログラムは前
記補助記憶回路に格納されており、計算機システムの立
ち上げ時に、前記中央処理装置からの指示に基づいて、
前記制御回路によって予め定められた非常駐プログラム
を前記補助記憶回路から前記RAM記憶回路へ転送し、
前記中央処理装置から前記補助記憶装置へのアクセスの
際、前記制御回路によって前記補助記憶回路と前記RA
M記憶回路とが該アクセスされるアドレス領域によって
識別され、前記予め定められた非常駐プログラムは前記
RAM記憶回路から前記主記憶装置へ転送されるように
したことを特徴とする計算機システムにおける非常駐プ
ログラムのロード方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11762086A JPS62274446A (ja) | 1986-05-23 | 1986-05-23 | 計算機システムにおける非常駐プログラムのロ−ド方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11762086A JPS62274446A (ja) | 1986-05-23 | 1986-05-23 | 計算機システムにおける非常駐プログラムのロ−ド方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62274446A true JPS62274446A (ja) | 1987-11-28 |
Family
ID=14716259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11762086A Pending JPS62274446A (ja) | 1986-05-23 | 1986-05-23 | 計算機システムにおける非常駐プログラムのロ−ド方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62274446A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5829017A (en) * | 1995-03-15 | 1998-10-27 | Fujitsu Limited | Removable medium data storage with pre-reading before issuance of a first read command |
-
1986
- 1986-05-23 JP JP11762086A patent/JPS62274446A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5829017A (en) * | 1995-03-15 | 1998-10-27 | Fujitsu Limited | Removable medium data storage with pre-reading before issuance of a first read command |
US6088765A (en) * | 1995-03-15 | 2000-07-11 | Fujitsu Limited | Removable medium data storage apparatus, optical disk apparatus and data transfer control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5794072A (en) | Timing method and apparatus for interleaving PIO and DMA data transfers | |
JPS5835295B2 (ja) | マスタ・スレ−ブ・システムにおけるデ−タ転送方式 | |
JPS62274446A (ja) | 計算機システムにおける非常駐プログラムのロ−ド方式 | |
JP2669911B2 (ja) | Dmaコントローラおよび情報処理システム | |
US5561818A (en) | Microprocessor and data processing system for data transfer using a register file | |
JPH05113887A (ja) | コンピユータシステム | |
JPH01260690A (ja) | メモリアクセス制御方式 | |
JPS6212531B2 (ja) | ||
JP2501393B2 (ja) | 直接メモリアクセス装置 | |
JPH0333934A (ja) | レジスタ退避復帰方式 | |
JPS62243032A (ja) | 情報処理装置 | |
JPH03194641A (ja) | アプリケーションプログラム共用方式 | |
JPS59144955A (ja) | 情報処理装置 | |
JPS63113658A (ja) | インタロツク命令制御方式 | |
JPH0470929A (ja) | プログラムファイル読み込み方式 | |
JPS58117041A (ja) | パタ−ン情報格納・制御方式 | |
JPH05274091A (ja) | 磁気テープ装置 | |
JPH02299024A (ja) | マイクロプログラム制御装置 | |
JPH04217029A (ja) | システム立ち上げ方法 | |
JPS62177644A (ja) | オ−バレイ制御方式 | |
JPH0713921A (ja) | Dmaコントローラ装置 | |
JPS6148746B2 (ja) | ||
JPS61255440A (ja) | プログラム中断制御方式 | |
JPH0431944A (ja) | 電子ファイルシステム | |
JPH03244029A (ja) | コンピュータシステム |