JPH05121418A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05121418A JPH05121418A JP27762591A JP27762591A JPH05121418A JP H05121418 A JPH05121418 A JP H05121418A JP 27762591 A JP27762591 A JP 27762591A JP 27762591 A JP27762591 A JP 27762591A JP H05121418 A JPH05121418 A JP H05121418A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- pnp
- diffusion layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】ＣＶＤ酸化膜をバイポーラトランジスタの絶縁
膜として用いる場合、ＣＶＤ酸化膜中に蓄積される電荷
により表面再結合電流が増大し、低電流側でｈFEが低下
することを防ぐ。 【構成】ＣＶＤ酸化膜を素子内活性領域上から除去し、
外部のエピタキシャル層上および絶縁分離帯上にのみ形
成することにより、ベース表面再結合電流増大を防ぐこ
とができ、低電流側でのｈFEの低下をなくすことができ
る。
膜として用いる場合、ＣＶＤ酸化膜中に蓄積される電荷
により表面再結合電流が増大し、低電流側でｈFEが低下
することを防ぐ。 【構成】ＣＶＤ酸化膜を素子内活性領域上から除去し、
外部のエピタキシャル層上および絶縁分離帯上にのみ形
成することにより、ベース表面再結合電流増大を防ぐこ
とができ、低電流側でのｈFEの低下をなくすことができ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
バイポーラ集積回路用のトランジスタに関する。
バイポーラ集積回路用のトランジスタに関する。
【０００２】
【従来の技術】先ず従来技術による４０Ｖ以上の高耐圧
横方向ＰＮＰトランジスタ（以下Ｌ−ＰＮＰ Ｔｒ．と
記す）について、図３（ａ）の平面図および、そのＣ−
Ｃ′断面図である図３（ｂ）を参照して説明し、次に従
来技術による４０Ｖ以上の高耐圧縦方向ＰＮＰトランジ
スタ（以下Ｖ−ＰＮＰ Ｔｒ．と記す）について、図４
（ａ）の平面図および、そのＤ−Ｄ′断面図である図４
（ｂ）を参照して説明する。
横方向ＰＮＰトランジスタ（以下Ｌ−ＰＮＰ Ｔｒ．と
記す）について、図３（ａ）の平面図および、そのＣ−
Ｃ′断面図である図３（ｂ）を参照して説明し、次に従
来技術による４０Ｖ以上の高耐圧縦方向ＰＮＰトランジ
スタ（以下Ｖ−ＰＮＰ Ｔｒ．と記す）について、図４
（ａ）の平面図および、そのＤ−Ｄ′断面図である図４
（ｂ）を参照して説明する。
【０００３】バイポーラトランジスタの耐圧は一般にエ
ミッタ−コレクタ間の耐圧（以下ＢＶCEO と記す）で保
証される。ＢＶCEO ＞４０Ｖを満たすには、先ずＬ−Ｐ
ＮＰＴｒ．のベース層となるエピタキシャル層４の比抵
抗を３〜５Ω・ｃｍ、厚さ８〜１２μｍに選ぶ。次に通
常縦型ＮＰＮトランジスタの高濃度Ｐ型外部ベース（図
示せず）と同時に形成されるＬ−ＰＮＰＴｒ．のエミッ
タ９ａ，コレクタ９ｂの条件を決める。半導体集積回路
の高速化・高集積化にともない、接合が浅くなっている
ため、例えばボロンをイオン注入して、接合浅さ１〜２
μｍに形成される。また、パンチスルー防止のため、エ
ミッタ・コレクタ間距離、すなわちベース幅は１０〜１
５μｍ必要とされる。逆方向リーク電流を減少させるた
め、エミッタ接地電流増幅率（以下ｈFEと記す）を下け
るように、Ｎ型拡散６を（エミッタ層９ａを含んで）ベ
ースの一部として表面濃度約１０16ｃｍ-3、深さ約３〜
５μｍにて形成する。コレクタ・ベース接合の表面での
電界集中を防ぐため、コレクタ拡散層９ｂの内側および
外側をコレクタ電極となるアルミ配線１５ｃで覆ってい
る。さらに、Ｐ+ 型のコレクタ拡散層９ｂと絶縁拡散層
５ａとの間ではＮ- 型エピタキシャル層４表面のＰ型反
転電圧を４０Ｖ以上確保する必要がある。そのため、厚
さ約１〜２μｍのフィールド酸化膜７の上にエピタキシ
ャル層と同電位の多結晶シリコン層１２ａがシールド用
として形成されている。この多結晶シリコン層１２ａは
例えばヒ素をイオン注入して導電性を持たせているの
で、アルミ配線１５ａ〜１５ｃとの間に絶縁膜が必要に
なる。この絶縁膜として、ＣＶＤ法による酸化膜１４が
約３０００〜６０００オングストロームの厚さで形成さ
れる。従来は、図３（ａ），（ｂ）に示すように、エミ
ッタ，ベース，コレクタのそれぞれのコンタクト１１
ａ，１１ｂ，１１ｃの周囲約１〜２μｍ以外はすべてこ
のＣＶＤ酸化膜１４で覆うような構造をしていた。
ミッタ−コレクタ間の耐圧（以下ＢＶCEO と記す）で保
証される。ＢＶCEO ＞４０Ｖを満たすには、先ずＬ−Ｐ
ＮＰＴｒ．のベース層となるエピタキシャル層４の比抵
抗を３〜５Ω・ｃｍ、厚さ８〜１２μｍに選ぶ。次に通
常縦型ＮＰＮトランジスタの高濃度Ｐ型外部ベース（図
示せず）と同時に形成されるＬ−ＰＮＰＴｒ．のエミッ
タ９ａ，コレクタ９ｂの条件を決める。半導体集積回路
の高速化・高集積化にともない、接合が浅くなっている
ため、例えばボロンをイオン注入して、接合浅さ１〜２
μｍに形成される。また、パンチスルー防止のため、エ
ミッタ・コレクタ間距離、すなわちベース幅は１０〜１
５μｍ必要とされる。逆方向リーク電流を減少させるた
め、エミッタ接地電流増幅率（以下ｈFEと記す）を下け
るように、Ｎ型拡散６を（エミッタ層９ａを含んで）ベ
ースの一部として表面濃度約１０16ｃｍ-3、深さ約３〜
５μｍにて形成する。コレクタ・ベース接合の表面での
電界集中を防ぐため、コレクタ拡散層９ｂの内側および
外側をコレクタ電極となるアルミ配線１５ｃで覆ってい
る。さらに、Ｐ+ 型のコレクタ拡散層９ｂと絶縁拡散層
５ａとの間ではＮ- 型エピタキシャル層４表面のＰ型反
転電圧を４０Ｖ以上確保する必要がある。そのため、厚
さ約１〜２μｍのフィールド酸化膜７の上にエピタキシ
ャル層と同電位の多結晶シリコン層１２ａがシールド用
として形成されている。この多結晶シリコン層１２ａは
例えばヒ素をイオン注入して導電性を持たせているの
で、アルミ配線１５ａ〜１５ｃとの間に絶縁膜が必要に
なる。この絶縁膜として、ＣＶＤ法による酸化膜１４が
約３０００〜６０００オングストロームの厚さで形成さ
れる。従来は、図３（ａ），（ｂ）に示すように、エミ
ッタ，ベース，コレクタのそれぞれのコンタクト１１
ａ，１１ｂ，１１ｃの周囲約１〜２μｍ以外はすべてこ
のＣＶＤ酸化膜１４で覆うような構造をしていた。
【０００４】同様に、Ｖ−ＰＮＰ Ｔｒ．に関しても、
図４（ａ），（ｂ）に示すように、エミッタ，ベース，
コレクタおよびエピタキシャル層のそれぞれのコンタク
ト１１ａ，１１ｂ，１１ｃおよび１１ｄの周辺約１〜２
μｍ以外はすべてＣＶＤ酸化膜１４で覆う構造であっ
た。
図４（ａ），（ｂ）に示すように、エミッタ，ベース，
コレクタおよびエピタキシャル層のそれぞれのコンタク
ト１１ａ，１１ｂ，１１ｃおよび１１ｄの周辺約１〜２
μｍ以外はすべてＣＶＤ酸化膜１４で覆う構造であっ
た。
【０００５】
【発明が解決しようとする課題】この従来のＬ−ＰＮＰ
Ｔｒ．およびＶ−ＰＮＰ Ｔｒ．では、ＣＶＤ酸化膜
１４がトランジスタの各コンタクト部以外全面を覆って
いたため、アルミのスパッタリングやドライエッチ時に
おいてＣＶＤ酸化膜１４中に発生する電荷を多く蓄積し
ていた。この蓄積電荷はその直下のシリコン表面に再結
合中心を誘発する。特に、ベース領域となるエピタキシ
ャル層４の表面に再結合中心が多くあれば、表面での再
結合電流がベース電流の増大をもたらし、図５にあるｈ
FEのコレクタ電流ＩC 依存性のグラフにて、低電流側で
のｈFE低下を引き起こすという欠点があった。
Ｔｒ．およびＶ−ＰＮＰ Ｔｒ．では、ＣＶＤ酸化膜
１４がトランジスタの各コンタクト部以外全面を覆って
いたため、アルミのスパッタリングやドライエッチ時に
おいてＣＶＤ酸化膜１４中に発生する電荷を多く蓄積し
ていた。この蓄積電荷はその直下のシリコン表面に再結
合中心を誘発する。特に、ベース領域となるエピタキシ
ャル層４の表面に再結合中心が多くあれば、表面での再
結合電流がベース電流の増大をもたらし、図５にあるｈ
FEのコレクタ電流ＩC 依存性のグラフにて、低電流側で
のｈFE低下を引き起こすという欠点があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型の半導体基板の一主面上に第２導電型のエピ
タキシャル層が形成され、前記エピタキシャル層表面に
第１導電型の第１領域と前記第１領域と重なることなく
前記第１領域を取り囲む第１導電型の導２領域とが形成
され、絶縁膜の一部としてＣＶＤ法による酸化膜が少な
くとも前記第１領域と前記第２領域とで囲まれた前記エ
ピタキシャル層上を除いた表面上に形成されることを特
徴とするものである。
第１導電型の半導体基板の一主面上に第２導電型のエピ
タキシャル層が形成され、前記エピタキシャル層表面に
第１導電型の第１領域と前記第１領域と重なることなく
前記第１領域を取り囲む第１導電型の導２領域とが形成
され、絶縁膜の一部としてＣＶＤ法による酸化膜が少な
くとも前記第１領域と前記第２領域とで囲まれた前記エ
ピタキシャル層上を除いた表面上に形成されることを特
徴とするものである。
【０００７】
【実施例】本発明の第１の実施例であるＬ−ＰＮＰ Ｔ
ｒ．について、図１（ａ）の平面図および、そのＡ−
Ａ′断面図である図１（ｂ）を参照して説明する。
ｒ．について、図１（ａ）の平面図および、そのＡ−
Ａ′断面図である図１（ｂ）を参照して説明する。
【０００８】比抵抗１〜５Ω・ｃｍのＰ- 型シリコン基
板１に層抵抗２０〜５０Ω／□のＮ+ 型埋込層２および
１００〜３００Ω／□のＰ+ 型埋込層３ａが形成されて
いる。Ｎ+ 型埋込層２はアンチモンまたはヒ素を拡散し
て形成され、Ｌ−ＰＮＰ Ｔｒ．のベースの一部とし
て、エミッタ電流やコレクタ電流がシリコン基板１へ洩
れるのを抑える効果がある。Ｐ+ 型埋込層３ａはＰ+ 型
拡散層５ａとともにボロンの拡散やイオン注入で形成さ
れ、隣接素子間の絶縁分離帯となっている。Ｎ- 型エピ
タキシャル層４は比抵抗３〜５Ω・ｃｍ、厚さ８〜１２
μｍで、Ｌ−ＰＮＰ Ｔｒ．のベース層を構成してい
る。Ｎ型拡散層６は例えばリンを加速エネルギー１００
〜１５０ｋｅＶ、ドーズ量１〜３×１０13ｃｍ-2イオン
注入して形成され、ベース層の一部を構成している。Ｐ
+ 型拡散層９ａ，９ｂはそれぞれエミッタおよびコレク
タとなり、例えばボロンを加速エネルギー３０〜５０ｋ
ｅＶ、ドーズ量１〜３×１０15ｃｍ-2イオン注入するこ
とにより同時に形成している。なお、エミッタ拡散層９
ａはＮ型拡散層６に完全に含まれている。絶縁膜として
厚さ１〜２μｍのフィールド酸化膜７が絶縁分離帯３
ａ，５ａ上およびそれより内側のエピタキシャル層４の
一部まで形成されている。Ｌ−ＰＮＰ Ｔｒ．の活性領
域上には厚さ５００〜１０００オングストロームの熱酸
化膜８が形成されている。全面に厚さ１０００〜２００
０オングストロームのＬＰＣＶＤ窒化膜１０が覆ってい
る。ベースのコンタクト１１ｂには多結晶シリコン層１
２ａが形成されており、これに例えばヒ素をイオン注入
した後、アニールすることにより、表面濃度１０20〜１
０21ｃｍ-3、深さ１０００〜２０００オングストローム
のＮ+ 型拡散層１３ａを形成している。このＮ+ 型拡散
層１３ａは通常縦型ＮＰＮトランジスタの浅いエミッタ
（図示せず）と同時に形成される。多結晶シリコン層１
２ａはコンタクト１１ｂから延長され、絶縁拡散層５ａ
とコレクタ拡散層９ｂとの間のエピタキシャル層４上を
覆うように配されている。絶縁膜としてのＣＶＤ酸化膜
１４は素子内活性領域上には形成されず、外側の多結晶
シリコン層１２ａを覆うのみとなっている。エミッタ，
コレクタそれぞれの電極は、コンタクト１１ａ，１１ｃ
を介してアルミ配線１５ａ，１５ｃで構成されている。
ベース電極は多結晶シリコン層１２ａを介してアルミ配
線１５ｂで構成されている。エミッタ配線１５ａはエミ
ッタ拡散層９ａの外側まで覆っているが、コレクタ拡散
層９ｂ上までは伸びていない。一方、コレクタ配線１５
ｂはコレクタ拡散層９ｂの内側・外側ともに覆ってい
る。
板１に層抵抗２０〜５０Ω／□のＮ+ 型埋込層２および
１００〜３００Ω／□のＰ+ 型埋込層３ａが形成されて
いる。Ｎ+ 型埋込層２はアンチモンまたはヒ素を拡散し
て形成され、Ｌ−ＰＮＰ Ｔｒ．のベースの一部とし
て、エミッタ電流やコレクタ電流がシリコン基板１へ洩
れるのを抑える効果がある。Ｐ+ 型埋込層３ａはＰ+ 型
拡散層５ａとともにボロンの拡散やイオン注入で形成さ
れ、隣接素子間の絶縁分離帯となっている。Ｎ- 型エピ
タキシャル層４は比抵抗３〜５Ω・ｃｍ、厚さ８〜１２
μｍで、Ｌ−ＰＮＰ Ｔｒ．のベース層を構成してい
る。Ｎ型拡散層６は例えばリンを加速エネルギー１００
〜１５０ｋｅＶ、ドーズ量１〜３×１０13ｃｍ-2イオン
注入して形成され、ベース層の一部を構成している。Ｐ
+ 型拡散層９ａ，９ｂはそれぞれエミッタおよびコレク
タとなり、例えばボロンを加速エネルギー３０〜５０ｋ
ｅＶ、ドーズ量１〜３×１０15ｃｍ-2イオン注入するこ
とにより同時に形成している。なお、エミッタ拡散層９
ａはＮ型拡散層６に完全に含まれている。絶縁膜として
厚さ１〜２μｍのフィールド酸化膜７が絶縁分離帯３
ａ，５ａ上およびそれより内側のエピタキシャル層４の
一部まで形成されている。Ｌ−ＰＮＰ Ｔｒ．の活性領
域上には厚さ５００〜１０００オングストロームの熱酸
化膜８が形成されている。全面に厚さ１０００〜２００
０オングストロームのＬＰＣＶＤ窒化膜１０が覆ってい
る。ベースのコンタクト１１ｂには多結晶シリコン層１
２ａが形成されており、これに例えばヒ素をイオン注入
した後、アニールすることにより、表面濃度１０20〜１
０21ｃｍ-3、深さ１０００〜２０００オングストローム
のＮ+ 型拡散層１３ａを形成している。このＮ+ 型拡散
層１３ａは通常縦型ＮＰＮトランジスタの浅いエミッタ
（図示せず）と同時に形成される。多結晶シリコン層１
２ａはコンタクト１１ｂから延長され、絶縁拡散層５ａ
とコレクタ拡散層９ｂとの間のエピタキシャル層４上を
覆うように配されている。絶縁膜としてのＣＶＤ酸化膜
１４は素子内活性領域上には形成されず、外側の多結晶
シリコン層１２ａを覆うのみとなっている。エミッタ，
コレクタそれぞれの電極は、コンタクト１１ａ，１１ｃ
を介してアルミ配線１５ａ，１５ｃで構成されている。
ベース電極は多結晶シリコン層１２ａを介してアルミ配
線１５ｂで構成されている。エミッタ配線１５ａはエミ
ッタ拡散層９ａの外側まで覆っているが、コレクタ拡散
層９ｂ上までは伸びていない。一方、コレクタ配線１５
ｂはコレクタ拡散層９ｂの内側・外側ともに覆ってい
る。
【０００９】次に、本発明の第２の実施例であるＶ−Ｐ
ＮＰ Ｔｒ．について、図２（ａ）の平面図および、そ
のＢ−Ｂ′断面図である図２（ｂ）を参照して説明す
る。前述のＬ−ＰＮＰ Ｔｒ．と重複する部分の説明は
省く。Ｐ+ 型埋込層３ｂは絶縁分離帯の３ａと同時に形
成されてＶ−ＰＮＰ Ｔｒ．のコレクタの一部となるも
ので、Ｎ+ 型埋込層２に完全に含まれ、シリコン基板１
とはフローティングになっている。Ｐ+ 型拡散層５ｂは
絶縁分離帯の５ａと同時に形成されてＰ+ 型埋込層３ｂ
に連結され、コレクタの一部となっている。Ｐ+ 型拡散
層５ｂで取り囲まれた内部のエピタキシャル層４および
Ｎ型拡散層６がベースとなっており、ベースコンタクト
層１３ａは多結晶シリコン層１２ｂを介して浅く、高濃
度に形成されている。Ｐ+ 型拡散層９ａがエミッタ層を
形成している。ベースコンタクト層１３ａを形成する多
結晶シリコン層１２ｂはベースコンタクト１１ｂ上にの
み形成されており、表面反転防止のためのシールドとし
ては、Ｐ+型拡散層５ｂ外側のエピタキシャル層４につ
ながるコンタクト１１ｄ上の多結晶シリコン層１２ａに
よって構成されている。絶縁膜としてのＣＶＤ酸化膜１
４はＬ−ＰＮＰ Ｔｒ．と同様、素子内活性領域上には
形成されず、外側の多結晶シリコン層１２ａを覆うのみ
となっている。
ＮＰ Ｔｒ．について、図２（ａ）の平面図および、そ
のＢ−Ｂ′断面図である図２（ｂ）を参照して説明す
る。前述のＬ−ＰＮＰ Ｔｒ．と重複する部分の説明は
省く。Ｐ+ 型埋込層３ｂは絶縁分離帯の３ａと同時に形
成されてＶ−ＰＮＰ Ｔｒ．のコレクタの一部となるも
ので、Ｎ+ 型埋込層２に完全に含まれ、シリコン基板１
とはフローティングになっている。Ｐ+ 型拡散層５ｂは
絶縁分離帯の５ａと同時に形成されてＰ+ 型埋込層３ｂ
に連結され、コレクタの一部となっている。Ｐ+ 型拡散
層５ｂで取り囲まれた内部のエピタキシャル層４および
Ｎ型拡散層６がベースとなっており、ベースコンタクト
層１３ａは多結晶シリコン層１２ｂを介して浅く、高濃
度に形成されている。Ｐ+ 型拡散層９ａがエミッタ層を
形成している。ベースコンタクト層１３ａを形成する多
結晶シリコン層１２ｂはベースコンタクト１１ｂ上にの
み形成されており、表面反転防止のためのシールドとし
ては、Ｐ+型拡散層５ｂ外側のエピタキシャル層４につ
ながるコンタクト１１ｄ上の多結晶シリコン層１２ａに
よって構成されている。絶縁膜としてのＣＶＤ酸化膜１
４はＬ−ＰＮＰ Ｔｒ．と同様、素子内活性領域上には
形成されず、外側の多結晶シリコン層１２ａを覆うのみ
となっている。
【００１０】
【発明の効果】以上説明したように本発明は、ＣＶＤ酸
化膜１４がＬ−ＰＮＰ Ｔｒ．およびＶ−ＰＮＰ Ｔ
ｒ．の素子内活性領域上、特にベース層上に形成されて
いないため、発生電荷の蓄積が生じず、よってシリコン
表面に再結合中心の誘発も起きず、ベース電流の増大が
防げる。したがって図５に示すように、低電流側でｈFE
の低下をなくすことができ、特性の向上を図ることがで
きる。
化膜１４がＬ−ＰＮＰ Ｔｒ．およびＶ−ＰＮＰ Ｔ
ｒ．の素子内活性領域上、特にベース層上に形成されて
いないため、発生電荷の蓄積が生じず、よってシリコン
表面に再結合中心の誘発も起きず、ベース電流の増大が
防げる。したがって図５に示すように、低電流側でｈFE
の低下をなくすことができ、特性の向上を図ることがで
きる。
【図１】（ａ）は本発明の第１の実施例であるＬ−ＰＮ
Ｐ Ｔｒ．を示す平面図である。（ｂ）は（ａ）のＡ−
Ａ′断面図である。
Ｐ Ｔｒ．を示す平面図である。（ｂ）は（ａ）のＡ−
Ａ′断面図である。
【図２】（ａ）は本発明の第２の実施例であるＶ−ＰＮ
Ｐ Ｔｒ．を示す平面図である。（ｂ）は（ａ）のＢ−
Ｂ′断面図である。
Ｐ Ｔｒ．を示す平面図である。（ｂ）は（ａ）のＢ−
Ｂ′断面図である。
【図３】（ａ）は従来技術によるＬ−ＰＮＰ Ｔｒ．を
示す平面図である。（ｂ）は（ａ）のＣ−Ｃ′断面図で
ある。
示す平面図である。（ｂ）は（ａ）のＣ−Ｃ′断面図で
ある。
【図４】（ａ）は従来技術によるＶ−ＰＮＰ Ｔｒ．を
示す平面図である。（ｂ）は（ａ）のＤ−Ｄ′断面図で
ある。
示す平面図である。（ｂ）は（ａ）のＤ−Ｄ′断面図で
ある。
【図５】トランジスタのｈFEのＩC 依存性。
１ Ｐ- 型シリコン基板 ２ Ｎ+ 型埋込層 ３ａ，３ｂ Ｐ+ 型埋込層 ４ Ｎ- 型エピタキシャル層 ５ａ，５ｂ Ｐ+ 型拡散層 ６ Ｎ型拡散層 ９ａ，９ｂ Ｐ+ 型拡散層 １３ａ，１３ｂ Ｎ+ 型拡散層 ７，８，１４ 酸化膜 １０ 窒化膜 １１ａ〜１１ｄ コンタクト １２ａ，１２ｂ 多結晶シリコン層 １５ａ〜１５ｄ アルミ配線
Claims (1)
- 【請求項１】 第１導電型の半導体基板の一主面上に第
２導電型のエピタキシャル層が形成され、前記エピタキ
シャル層表面に第１導電型の導１領域と前記第１領域と
重なることなく前記第１領域を取り囲む第１導電型の第
２領域とが形成され、絶縁膜の一部としてＣＶＤ法によ
る酸化膜が少なくとも前記第１領域と前記第２領域とで
囲まれた前記エピタキシャル層上を除いた表面上に形成
されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27762591A JPH05121418A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27762591A JPH05121418A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121418A true JPH05121418A (ja) | 1993-05-18 |
Family
ID=17586036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27762591A Pending JPH05121418A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121418A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188296A (ja) * | 1998-12-22 | 2000-07-04 | Sony Corp | 半導体装置およびその製造方法 |
| JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
-
1991
- 1991-10-24 JP JP27762591A patent/JPH05121418A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188296A (ja) * | 1998-12-22 | 2000-07-04 | Sony Corp | 半導体装置およびその製造方法 |
| JP4534267B2 (ja) * | 1998-12-22 | 2010-09-01 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| JPH0216017B2 (ja) | ||
| JP2004031576A (ja) | 半導体集積回路装置 | |
| JPH05121418A (ja) | 半導体装置 | |
| JP2833394B2 (ja) | 高耐圧半導体装置 | |
| JP3052975B2 (ja) | 半導体装置 | |
| JPH0582534A (ja) | 半導体装置 | |
| JP2663751B2 (ja) | 半導体装置 | |
| JPS6146062A (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JP3089755B2 (ja) | 半導体集積回路装置 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| CN1003334B (zh) | 双极晶体管 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPH05864B2 (ja) | ||
| JPH07273127A (ja) | 半導体装置 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6140140B2 (ja) | ||
| JPH0120550B2 (ja) | ||
| JP3121629B2 (ja) | 半導体装置の製造方法 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 | |
| JPH0256935A (ja) | 半導体集積回路装置 | |
| JP2000188296A (ja) | 半導体装置およびその製造方法 | |
| JPH05206153A (ja) | 半導体集積回路装置 | |
| JPS59134B2 (ja) | 半導体集積回路装置 | |
| JPH0222545B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |