JPH05121418A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05121418A JPH05121418A JP27762591A JP27762591A JPH05121418A JP H05121418 A JPH05121418 A JP H05121418A JP 27762591 A JP27762591 A JP 27762591A JP 27762591 A JP27762591 A JP 27762591A JP H05121418 A JPH05121418 A JP H05121418A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- pnp
- diffusion layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】CVD酸化膜をバイポーラトランジスタの絶縁
膜として用いる場合、CVD酸化膜中に蓄積される電荷
により表面再結合電流が増大し、低電流側でhFEが低下
することを防ぐ。 【構成】CVD酸化膜を素子内活性領域上から除去し、
外部のエピタキシャル層上および絶縁分離帯上にのみ形
成することにより、ベース表面再結合電流増大を防ぐこ
とができ、低電流側でのhFEの低下をなくすことができ
る。
膜として用いる場合、CVD酸化膜中に蓄積される電荷
により表面再結合電流が増大し、低電流側でhFEが低下
することを防ぐ。 【構成】CVD酸化膜を素子内活性領域上から除去し、
外部のエピタキシャル層上および絶縁分離帯上にのみ形
成することにより、ベース表面再結合電流増大を防ぐこ
とができ、低電流側でのhFEの低下をなくすことができ
る。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
バイポーラ集積回路用のトランジスタに関する。
バイポーラ集積回路用のトランジスタに関する。
【0002】
【従来の技術】先ず従来技術による40V以上の高耐圧
横方向PNPトランジスタ(以下L−PNP Tr.と
記す)について、図3(a)の平面図および、そのC−
C′断面図である図3(b)を参照して説明し、次に従
来技術による40V以上の高耐圧縦方向PNPトランジ
スタ(以下V−PNP Tr.と記す)について、図4
(a)の平面図および、そのD−D′断面図である図4
(b)を参照して説明する。
横方向PNPトランジスタ(以下L−PNP Tr.と
記す)について、図3(a)の平面図および、そのC−
C′断面図である図3(b)を参照して説明し、次に従
来技術による40V以上の高耐圧縦方向PNPトランジ
スタ(以下V−PNP Tr.と記す)について、図4
(a)の平面図および、そのD−D′断面図である図4
(b)を参照して説明する。
【0003】バイポーラトランジスタの耐圧は一般にエ
ミッタ−コレクタ間の耐圧(以下BVCEO と記す)で保
証される。BVCEO >40Vを満たすには、先ずL−P
NPTr.のベース層となるエピタキシャル層4の比抵
抗を3〜5Ω・cm、厚さ8〜12μmに選ぶ。次に通
常縦型NPNトランジスタの高濃度P型外部ベース(図
示せず)と同時に形成されるL−PNPTr.のエミッ
タ9a,コレクタ9bの条件を決める。半導体集積回路
の高速化・高集積化にともない、接合が浅くなっている
ため、例えばボロンをイオン注入して、接合浅さ1〜2
μmに形成される。また、パンチスルー防止のため、エ
ミッタ・コレクタ間距離、すなわちベース幅は10〜1
5μm必要とされる。逆方向リーク電流を減少させるた
め、エミッタ接地電流増幅率(以下hFEと記す)を下け
るように、N型拡散6を(エミッタ層9aを含んで)ベ
ースの一部として表面濃度約1016cm-3、深さ約3〜
5μmにて形成する。コレクタ・ベース接合の表面での
電界集中を防ぐため、コレクタ拡散層9bの内側および
外側をコレクタ電極となるアルミ配線15cで覆ってい
る。さらに、P+ 型のコレクタ拡散層9bと絶縁拡散層
5aとの間ではN- 型エピタキシャル層4表面のP型反
転電圧を40V以上確保する必要がある。そのため、厚
さ約1〜2μmのフィールド酸化膜7の上にエピタキシ
ャル層と同電位の多結晶シリコン層12aがシールド用
として形成されている。この多結晶シリコン層12aは
例えばヒ素をイオン注入して導電性を持たせているの
で、アルミ配線15a〜15cとの間に絶縁膜が必要に
なる。この絶縁膜として、CVD法による酸化膜14が
約3000〜6000オングストロームの厚さで形成さ
れる。従来は、図3(a),(b)に示すように、エミ
ッタ,ベース,コレクタのそれぞれのコンタクト11
a,11b,11cの周囲約1〜2μm以外はすべてこ
のCVD酸化膜14で覆うような構造をしていた。
ミッタ−コレクタ間の耐圧(以下BVCEO と記す)で保
証される。BVCEO >40Vを満たすには、先ずL−P
NPTr.のベース層となるエピタキシャル層4の比抵
抗を3〜5Ω・cm、厚さ8〜12μmに選ぶ。次に通
常縦型NPNトランジスタの高濃度P型外部ベース(図
示せず)と同時に形成されるL−PNPTr.のエミッ
タ9a,コレクタ9bの条件を決める。半導体集積回路
の高速化・高集積化にともない、接合が浅くなっている
ため、例えばボロンをイオン注入して、接合浅さ1〜2
μmに形成される。また、パンチスルー防止のため、エ
ミッタ・コレクタ間距離、すなわちベース幅は10〜1
5μm必要とされる。逆方向リーク電流を減少させるた
め、エミッタ接地電流増幅率(以下hFEと記す)を下け
るように、N型拡散6を(エミッタ層9aを含んで)ベ
ースの一部として表面濃度約1016cm-3、深さ約3〜
5μmにて形成する。コレクタ・ベース接合の表面での
電界集中を防ぐため、コレクタ拡散層9bの内側および
外側をコレクタ電極となるアルミ配線15cで覆ってい
る。さらに、P+ 型のコレクタ拡散層9bと絶縁拡散層
5aとの間ではN- 型エピタキシャル層4表面のP型反
転電圧を40V以上確保する必要がある。そのため、厚
さ約1〜2μmのフィールド酸化膜7の上にエピタキシ
ャル層と同電位の多結晶シリコン層12aがシールド用
として形成されている。この多結晶シリコン層12aは
例えばヒ素をイオン注入して導電性を持たせているの
で、アルミ配線15a〜15cとの間に絶縁膜が必要に
なる。この絶縁膜として、CVD法による酸化膜14が
約3000〜6000オングストロームの厚さで形成さ
れる。従来は、図3(a),(b)に示すように、エミ
ッタ,ベース,コレクタのそれぞれのコンタクト11
a,11b,11cの周囲約1〜2μm以外はすべてこ
のCVD酸化膜14で覆うような構造をしていた。
【0004】同様に、V−PNP Tr.に関しても、
図4(a),(b)に示すように、エミッタ,ベース,
コレクタおよびエピタキシャル層のそれぞれのコンタク
ト11a,11b,11cおよび11dの周辺約1〜2
μm以外はすべてCVD酸化膜14で覆う構造であっ
た。
図4(a),(b)に示すように、エミッタ,ベース,
コレクタおよびエピタキシャル層のそれぞれのコンタク
ト11a,11b,11cおよび11dの周辺約1〜2
μm以外はすべてCVD酸化膜14で覆う構造であっ
た。
【0005】
【発明が解決しようとする課題】この従来のL−PNP
Tr.およびV−PNP Tr.では、CVD酸化膜
14がトランジスタの各コンタクト部以外全面を覆って
いたため、アルミのスパッタリングやドライエッチ時に
おいてCVD酸化膜14中に発生する電荷を多く蓄積し
ていた。この蓄積電荷はその直下のシリコン表面に再結
合中心を誘発する。特に、ベース領域となるエピタキシ
ャル層4の表面に再結合中心が多くあれば、表面での再
結合電流がベース電流の増大をもたらし、図5にあるh
FEのコレクタ電流IC 依存性のグラフにて、低電流側で
のhFE低下を引き起こすという欠点があった。
Tr.およびV−PNP Tr.では、CVD酸化膜
14がトランジスタの各コンタクト部以外全面を覆って
いたため、アルミのスパッタリングやドライエッチ時に
おいてCVD酸化膜14中に発生する電荷を多く蓄積し
ていた。この蓄積電荷はその直下のシリコン表面に再結
合中心を誘発する。特に、ベース領域となるエピタキシ
ャル層4の表面に再結合中心が多くあれば、表面での再
結合電流がベース電流の増大をもたらし、図5にあるh
FEのコレクタ電流IC 依存性のグラフにて、低電流側で
のhFE低下を引き起こすという欠点があった。
【0006】
【課題を解決するための手段】本発明の半導体装置は、
第1導電型の半導体基板の一主面上に第2導電型のエピ
タキシャル層が形成され、前記エピタキシャル層表面に
第1導電型の第1領域と前記第1領域と重なることなく
前記第1領域を取り囲む第1導電型の導2領域とが形成
され、絶縁膜の一部としてCVD法による酸化膜が少な
くとも前記第1領域と前記第2領域とで囲まれた前記エ
ピタキシャル層上を除いた表面上に形成されることを特
徴とするものである。
第1導電型の半導体基板の一主面上に第2導電型のエピ
タキシャル層が形成され、前記エピタキシャル層表面に
第1導電型の第1領域と前記第1領域と重なることなく
前記第1領域を取り囲む第1導電型の導2領域とが形成
され、絶縁膜の一部としてCVD法による酸化膜が少な
くとも前記第1領域と前記第2領域とで囲まれた前記エ
ピタキシャル層上を除いた表面上に形成されることを特
徴とするものである。
【0007】
【実施例】本発明の第1の実施例であるL−PNP T
r.について、図1(a)の平面図および、そのA−
A′断面図である図1(b)を参照して説明する。
r.について、図1(a)の平面図および、そのA−
A′断面図である図1(b)を参照して説明する。
【0008】比抵抗1〜5Ω・cmのP- 型シリコン基
板1に層抵抗20〜50Ω/□のN+ 型埋込層2および
100〜300Ω/□のP+ 型埋込層3aが形成されて
いる。N+ 型埋込層2はアンチモンまたはヒ素を拡散し
て形成され、L−PNP Tr.のベースの一部とし
て、エミッタ電流やコレクタ電流がシリコン基板1へ洩
れるのを抑える効果がある。P+ 型埋込層3aはP+ 型
拡散層5aとともにボロンの拡散やイオン注入で形成さ
れ、隣接素子間の絶縁分離帯となっている。N- 型エピ
タキシャル層4は比抵抗3〜5Ω・cm、厚さ8〜12
μmで、L−PNP Tr.のベース層を構成してい
る。N型拡散層6は例えばリンを加速エネルギー100
〜150keV、ドーズ量1〜3×1013cm-2イオン
注入して形成され、ベース層の一部を構成している。P
+ 型拡散層9a,9bはそれぞれエミッタおよびコレク
タとなり、例えばボロンを加速エネルギー30〜50k
eV、ドーズ量1〜3×1015cm-2イオン注入するこ
とにより同時に形成している。なお、エミッタ拡散層9
aはN型拡散層6に完全に含まれている。絶縁膜として
厚さ1〜2μmのフィールド酸化膜7が絶縁分離帯3
a,5a上およびそれより内側のエピタキシャル層4の
一部まで形成されている。L−PNP Tr.の活性領
域上には厚さ500〜1000オングストロームの熱酸
化膜8が形成されている。全面に厚さ1000〜200
0オングストロームのLPCVD窒化膜10が覆ってい
る。ベースのコンタクト11bには多結晶シリコン層1
2aが形成されており、これに例えばヒ素をイオン注入
した後、アニールすることにより、表面濃度1020〜1
021cm-3、深さ1000〜2000オングストローム
のN+ 型拡散層13aを形成している。このN+ 型拡散
層13aは通常縦型NPNトランジスタの浅いエミッタ
(図示せず)と同時に形成される。多結晶シリコン層1
2aはコンタクト11bから延長され、絶縁拡散層5a
とコレクタ拡散層9bとの間のエピタキシャル層4上を
覆うように配されている。絶縁膜としてのCVD酸化膜
14は素子内活性領域上には形成されず、外側の多結晶
シリコン層12aを覆うのみとなっている。エミッタ,
コレクタそれぞれの電極は、コンタクト11a,11c
を介してアルミ配線15a,15cで構成されている。
ベース電極は多結晶シリコン層12aを介してアルミ配
線15bで構成されている。エミッタ配線15aはエミ
ッタ拡散層9aの外側まで覆っているが、コレクタ拡散
層9b上までは伸びていない。一方、コレクタ配線15
bはコレクタ拡散層9bの内側・外側ともに覆ってい
る。
板1に層抵抗20〜50Ω/□のN+ 型埋込層2および
100〜300Ω/□のP+ 型埋込層3aが形成されて
いる。N+ 型埋込層2はアンチモンまたはヒ素を拡散し
て形成され、L−PNP Tr.のベースの一部とし
て、エミッタ電流やコレクタ電流がシリコン基板1へ洩
れるのを抑える効果がある。P+ 型埋込層3aはP+ 型
拡散層5aとともにボロンの拡散やイオン注入で形成さ
れ、隣接素子間の絶縁分離帯となっている。N- 型エピ
タキシャル層4は比抵抗3〜5Ω・cm、厚さ8〜12
μmで、L−PNP Tr.のベース層を構成してい
る。N型拡散層6は例えばリンを加速エネルギー100
〜150keV、ドーズ量1〜3×1013cm-2イオン
注入して形成され、ベース層の一部を構成している。P
+ 型拡散層9a,9bはそれぞれエミッタおよびコレク
タとなり、例えばボロンを加速エネルギー30〜50k
eV、ドーズ量1〜3×1015cm-2イオン注入するこ
とにより同時に形成している。なお、エミッタ拡散層9
aはN型拡散層6に完全に含まれている。絶縁膜として
厚さ1〜2μmのフィールド酸化膜7が絶縁分離帯3
a,5a上およびそれより内側のエピタキシャル層4の
一部まで形成されている。L−PNP Tr.の活性領
域上には厚さ500〜1000オングストロームの熱酸
化膜8が形成されている。全面に厚さ1000〜200
0オングストロームのLPCVD窒化膜10が覆ってい
る。ベースのコンタクト11bには多結晶シリコン層1
2aが形成されており、これに例えばヒ素をイオン注入
した後、アニールすることにより、表面濃度1020〜1
021cm-3、深さ1000〜2000オングストローム
のN+ 型拡散層13aを形成している。このN+ 型拡散
層13aは通常縦型NPNトランジスタの浅いエミッタ
(図示せず)と同時に形成される。多結晶シリコン層1
2aはコンタクト11bから延長され、絶縁拡散層5a
とコレクタ拡散層9bとの間のエピタキシャル層4上を
覆うように配されている。絶縁膜としてのCVD酸化膜
14は素子内活性領域上には形成されず、外側の多結晶
シリコン層12aを覆うのみとなっている。エミッタ,
コレクタそれぞれの電極は、コンタクト11a,11c
を介してアルミ配線15a,15cで構成されている。
ベース電極は多結晶シリコン層12aを介してアルミ配
線15bで構成されている。エミッタ配線15aはエミ
ッタ拡散層9aの外側まで覆っているが、コレクタ拡散
層9b上までは伸びていない。一方、コレクタ配線15
bはコレクタ拡散層9bの内側・外側ともに覆ってい
る。
【0009】次に、本発明の第2の実施例であるV−P
NP Tr.について、図2(a)の平面図および、そ
のB−B′断面図である図2(b)を参照して説明す
る。前述のL−PNP Tr.と重複する部分の説明は
省く。P+ 型埋込層3bは絶縁分離帯の3aと同時に形
成されてV−PNP Tr.のコレクタの一部となるも
ので、N+ 型埋込層2に完全に含まれ、シリコン基板1
とはフローティングになっている。P+ 型拡散層5bは
絶縁分離帯の5aと同時に形成されてP+ 型埋込層3b
に連結され、コレクタの一部となっている。P+ 型拡散
層5bで取り囲まれた内部のエピタキシャル層4および
N型拡散層6がベースとなっており、ベースコンタクト
層13aは多結晶シリコン層12bを介して浅く、高濃
度に形成されている。P+ 型拡散層9aがエミッタ層を
形成している。ベースコンタクト層13aを形成する多
結晶シリコン層12bはベースコンタクト11b上にの
み形成されており、表面反転防止のためのシールドとし
ては、P+型拡散層5b外側のエピタキシャル層4につ
ながるコンタクト11d上の多結晶シリコン層12aに
よって構成されている。絶縁膜としてのCVD酸化膜1
4はL−PNP Tr.と同様、素子内活性領域上には
形成されず、外側の多結晶シリコン層12aを覆うのみ
となっている。
NP Tr.について、図2(a)の平面図および、そ
のB−B′断面図である図2(b)を参照して説明す
る。前述のL−PNP Tr.と重複する部分の説明は
省く。P+ 型埋込層3bは絶縁分離帯の3aと同時に形
成されてV−PNP Tr.のコレクタの一部となるも
ので、N+ 型埋込層2に完全に含まれ、シリコン基板1
とはフローティングになっている。P+ 型拡散層5bは
絶縁分離帯の5aと同時に形成されてP+ 型埋込層3b
に連結され、コレクタの一部となっている。P+ 型拡散
層5bで取り囲まれた内部のエピタキシャル層4および
N型拡散層6がベースとなっており、ベースコンタクト
層13aは多結晶シリコン層12bを介して浅く、高濃
度に形成されている。P+ 型拡散層9aがエミッタ層を
形成している。ベースコンタクト層13aを形成する多
結晶シリコン層12bはベースコンタクト11b上にの
み形成されており、表面反転防止のためのシールドとし
ては、P+型拡散層5b外側のエピタキシャル層4につ
ながるコンタクト11d上の多結晶シリコン層12aに
よって構成されている。絶縁膜としてのCVD酸化膜1
4はL−PNP Tr.と同様、素子内活性領域上には
形成されず、外側の多結晶シリコン層12aを覆うのみ
となっている。
【0010】
【発明の効果】以上説明したように本発明は、CVD酸
化膜14がL−PNP Tr.およびV−PNP T
r.の素子内活性領域上、特にベース層上に形成されて
いないため、発生電荷の蓄積が生じず、よってシリコン
表面に再結合中心の誘発も起きず、ベース電流の増大が
防げる。したがって図5に示すように、低電流側でhFE
の低下をなくすことができ、特性の向上を図ることがで
きる。
化膜14がL−PNP Tr.およびV−PNP T
r.の素子内活性領域上、特にベース層上に形成されて
いないため、発生電荷の蓄積が生じず、よってシリコン
表面に再結合中心の誘発も起きず、ベース電流の増大が
防げる。したがって図5に示すように、低電流側でhFE
の低下をなくすことができ、特性の向上を図ることがで
きる。
【図1】(a)は本発明の第1の実施例であるL−PN
P Tr.を示す平面図である。(b)は(a)のA−
A′断面図である。
P Tr.を示す平面図である。(b)は(a)のA−
A′断面図である。
【図2】(a)は本発明の第2の実施例であるV−PN
P Tr.を示す平面図である。(b)は(a)のB−
B′断面図である。
P Tr.を示す平面図である。(b)は(a)のB−
B′断面図である。
【図3】(a)は従来技術によるL−PNP Tr.を
示す平面図である。(b)は(a)のC−C′断面図で
ある。
示す平面図である。(b)は(a)のC−C′断面図で
ある。
【図4】(a)は従来技術によるV−PNP Tr.を
示す平面図である。(b)は(a)のD−D′断面図で
ある。
示す平面図である。(b)は(a)のD−D′断面図で
ある。
【図5】トランジスタのhFEのIC 依存性。
1 P- 型シリコン基板 2 N+ 型埋込層 3a,3b P+ 型埋込層 4 N- 型エピタキシャル層 5a,5b P+ 型拡散層 6 N型拡散層 9a,9b P+ 型拡散層 13a,13b N+ 型拡散層 7,8,14 酸化膜 10 窒化膜 11a〜11d コンタクト 12a,12b 多結晶シリコン層 15a〜15d アルミ配線
Claims (1)
- 【請求項1】 第1導電型の半導体基板の一主面上に第
2導電型のエピタキシャル層が形成され、前記エピタキ
シャル層表面に第1導電型の導1領域と前記第1領域と
重なることなく前記第1領域を取り囲む第1導電型の第
2領域とが形成され、絶縁膜の一部としてCVD法によ
る酸化膜が少なくとも前記第1領域と前記第2領域とで
囲まれた前記エピタキシャル層上を除いた表面上に形成
されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27762591A JPH05121418A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27762591A JPH05121418A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05121418A true JPH05121418A (ja) | 1993-05-18 |
Family
ID=17586036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27762591A Pending JPH05121418A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05121418A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188296A (ja) * | 1998-12-22 | 2000-07-04 | Sony Corp | 半導体装置およびその製造方法 |
JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
-
1991
- 1991-10-24 JP JP27762591A patent/JPH05121418A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000188296A (ja) * | 1998-12-22 | 2000-07-04 | Sony Corp | 半導体装置およびその製造方法 |
JP4534267B2 (ja) * | 1998-12-22 | 2010-09-01 | ソニー株式会社 | 半導体装置の製造方法 |
JP2003533886A (ja) * | 2000-05-16 | 2003-11-11 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体電力構成素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4323913A (en) | Integrated semiconductor circuit arrangement | |
JPH0216017B2 (ja) | ||
JP2004031576A (ja) | 半導体集積回路装置 | |
JPH05121418A (ja) | 半導体装置 | |
JP2833394B2 (ja) | 高耐圧半導体装置 | |
JP3052975B2 (ja) | 半導体装置 | |
JPH0582534A (ja) | 半導体装置 | |
JP2663751B2 (ja) | 半導体装置 | |
JPS6146062A (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
JP3089755B2 (ja) | 半導体集積回路装置 | |
JPS6031105B2 (ja) | 半導体装置 | |
CN1003334B (zh) | 双极晶体管 | |
JPH079385Y2 (ja) | 半導体集積回路装置 | |
JPH05864B2 (ja) | ||
JPH07273127A (ja) | 半導体装置 | |
JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
JPS6140140B2 (ja) | ||
JPH0120550B2 (ja) | ||
JP3121629B2 (ja) | 半導体装置の製造方法 | |
JPH05166820A (ja) | 半導体装置およびその製造方法 | |
JPH0256935A (ja) | 半導体集積回路装置 | |
JP2000188296A (ja) | 半導体装置およびその製造方法 | |
JPH05206153A (ja) | 半導体集積回路装置 | |
JPS59134B2 (ja) | 半導体集積回路装置 | |
JPH0222545B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |