JP3089755B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3089755B2 JP3089755B2 JP03294488A JP29448891A JP3089755B2 JP 3089755 B2 JP3089755 B2 JP 3089755B2 JP 03294488 A JP03294488 A JP 03294488A JP 29448891 A JP29448891 A JP 29448891A JP 3089755 B2 JP3089755 B2 JP 3089755B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thermal oxide
- layer
- junction
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】
【産業上の利用分野】本発明は、シリコン半導体の分離
方法に関し、特に(100)面上にエピタキシャル成長
させたエピタキシャル層を分離する分離層に関するもの
であり、バイポーラトランジスタ、Bi−CMOSデバ
イスなどの広範囲の半導体装置に適用できるものであ
る。
方法に関し、特に(100)面上にエピタキシャル成長
させたエピタキシャル層を分離する分離層に関するもの
であり、バイポーラトランジスタ、Bi−CMOSデバ
イスなどの広範囲の半導体装置に適用できるものであ
る。
【0002】
【従来の技術】図3ないし5に、従来のバイポーラトラ
ンジスタにおけるアイソレーション(分離)層3の構造
を示してある。バイポーラトランジスタによる集積回路
は、ラテラルトランジスタ、バーチカルトランジスタ、
ダイオード、抵抗など、回路の構成に必要な様々な半導
体により形成された構成素子が存在する。これらの構成
素子を他の素子から絶縁するために、半導体基板のP層
1と分離層のP層3によりトランジスタなどの構成素子
が形成されたN層2を取り囲み、逆バイアスを加えてい
る。従って、構成素子2と分離層3との接合面は、PN
接合となり、この接合面から広がる空乏層により各構成
素子2が絶縁されるのである。このような構成のバイポ
ーラトランジスタは、先ずP型の基板1にN型の埋め込
み層6を形成した後、N型エピタキシャル層2を形成す
る。そして、各構成素子2の形成される予定領域の間
に、イオン注入もしくは拡散によりP型の不純物を導入
することによりP型の分離層3を形成する。その後、熱
処理を行い、この表面に熱酸化膜を形成する。
ンジスタにおけるアイソレーション(分離)層3の構造
を示してある。バイポーラトランジスタによる集積回路
は、ラテラルトランジスタ、バーチカルトランジスタ、
ダイオード、抵抗など、回路の構成に必要な様々な半導
体により形成された構成素子が存在する。これらの構成
素子を他の素子から絶縁するために、半導体基板のP層
1と分離層のP層3によりトランジスタなどの構成素子
が形成されたN層2を取り囲み、逆バイアスを加えてい
る。従って、構成素子2と分離層3との接合面は、PN
接合となり、この接合面から広がる空乏層により各構成
素子2が絶縁されるのである。このような構成のバイポ
ーラトランジスタは、先ずP型の基板1にN型の埋め込
み層6を形成した後、N型エピタキシャル層2を形成す
る。そして、各構成素子2の形成される予定領域の間
に、イオン注入もしくは拡散によりP型の不純物を導入
することによりP型の分離層3を形成する。その後、熱
処理を行い、この表面に熱酸化膜を形成する。
【0003】
【発明が解決しようとする課題】このように分離層3
は、PN接合部における空乏層により各構成素子2を分
離することを目的として形成されているが、PN接合部
の耐圧の低下すること、分離層3の表面が反転してリー
ク電流が流れることなどが問題となる。図3に示す分離
層3は表面に薄い熱酸化膜5が形成され、さらに、この
熱酸化膜5の上に配線層11が構成されている。このよ
うな半導体装置においては、配線層11と、シリコン層
である分離層3あるいは構成素子2との間に電位差が生
じ、この電位差が大きい場合は、分離層3と構成素子2
との接合部の表面部分13に電界が集中するので、耐圧
が低下する。さらに、薄い熱酸化膜5も絶縁破壊が起き
やすい状態となる。図4に示すように、薄い熱酸化膜5
の上に、CVD法などにより酸化膜7を堆積させて絶縁
距離を確保することは可能である。しかしながら、この
場合においても、薄い熱酸化膜5と酸化膜7との界面に
生じる電荷密度Qssは高い。そして、図6のシミュレ
ーション結果に示すように、界面の電荷密度Qssは〜
1×1013C/cm2と高く、やはり電界の集中がおこ
り耐圧が劣化する。
は、PN接合部における空乏層により各構成素子2を分
離することを目的として形成されているが、PN接合部
の耐圧の低下すること、分離層3の表面が反転してリー
ク電流が流れることなどが問題となる。図3に示す分離
層3は表面に薄い熱酸化膜5が形成され、さらに、この
熱酸化膜5の上に配線層11が構成されている。このよ
うな半導体装置においては、配線層11と、シリコン層
である分離層3あるいは構成素子2との間に電位差が生
じ、この電位差が大きい場合は、分離層3と構成素子2
との接合部の表面部分13に電界が集中するので、耐圧
が低下する。さらに、薄い熱酸化膜5も絶縁破壊が起き
やすい状態となる。図4に示すように、薄い熱酸化膜5
の上に、CVD法などにより酸化膜7を堆積させて絶縁
距離を確保することは可能である。しかしながら、この
場合においても、薄い熱酸化膜5と酸化膜7との界面に
生じる電荷密度Qssは高い。そして、図6のシミュレ
ーション結果に示すように、界面の電荷密度Qssは〜
1×1013C/cm2と高く、やはり電界の集中がおこ
り耐圧が劣化する。
【0004】これに対し、図5に示すように、熱酸化膜
自体を厚くすることが考えられる。
自体を厚くすることが考えられる。
【0005】このような厚い熱酸化膜4は、LOCOS
と同様にウェット酸化により形成することが可能であ
る。しかし、このような厚い熱酸化膜4を形成すると、
結晶欠陥が成長してしまい、結晶欠陥層10が発生す
る。この結晶欠陥は、分離層3を形成するために不純物
を注入した際に分離層3の表面に生じるものである。こ
のため、PN接合部における不純物濃度が不安定とな
り、耐圧低下やリーク電流を生じる。また、分離層3の
表面の結晶欠陥層10により近傍のトランジスタ間など
にリーク電流が流れるなどの不具合が発生する。
と同様にウェット酸化により形成することが可能であ
る。しかし、このような厚い熱酸化膜4を形成すると、
結晶欠陥が成長してしまい、結晶欠陥層10が発生す
る。この結晶欠陥は、分離層3を形成するために不純物
を注入した際に分離層3の表面に生じるものである。こ
のため、PN接合部における不純物濃度が不安定とな
り、耐圧低下やリーク電流を生じる。また、分離層3の
表面の結晶欠陥層10により近傍のトランジスタ間など
にリーク電流が流れるなどの不具合が発生する。
【0006】そこで、本発明においては、上記の問題点
に鑑みて、分離層表面の結晶欠陥層の発生と、電解集中
に起因する耐圧低下の双方を同時に防止でき、また、半
導体装置の製造工程の増加を必要としない半導体集積回
路装置の実現を目的としている。
に鑑みて、分離層表面の結晶欠陥層の発生と、電解集中
に起因する耐圧低下の双方を同時に防止でき、また、半
導体装置の製造工程の増加を必要としない半導体集積回
路装置の実現を目的としている。
【0007】
【課題を解決するための手段】このような課題を解決す
るために、本発明においては、分離拡散層表面の熱酸化
膜を薄い熱酸化膜と、厚い熱酸化膜の双方を用いて形成
するようにしている。
るために、本発明においては、分離拡散層表面の熱酸化
膜を薄い熱酸化膜と、厚い熱酸化膜の双方を用いて形成
するようにしている。
【0008】すなわち、本発明に係る半導体基板上に形
成された複数の構成素子を、PN接合により分離する分
離拡散層を有する半導体集積回路装置においては、分離
拡散層を形成する不純物の注入された表面領域に積層さ
れた第1の熱酸化膜と、不純物の拡散により形成された
PN接合部の表面に積層された第2の熱酸化膜とを有
し、この第2の熱酸化膜が第1の熱酸化膜に比して厚い
ことを特徴としている。
成された複数の構成素子を、PN接合により分離する分
離拡散層を有する半導体集積回路装置においては、分離
拡散層を形成する不純物の注入された表面領域に積層さ
れた第1の熱酸化膜と、不純物の拡散により形成された
PN接合部の表面に積層された第2の熱酸化膜とを有
し、この第2の熱酸化膜が第1の熱酸化膜に比して厚い
ことを特徴としている。
【0009】特に、第2の熱酸化膜上であってPN接合
の表面の上部に形成され、半導体基板に印加されている
電位と略等しい電位が印加された電位伝達手段を有する
ことを特徴とする。また、第1導電型の半導体基板の<
100>軸に略垂直な面上にエピタキシャル成長により
形成された第2導電型のエピタキシャル層を、構成素子
に分離する第1導電型の拡散層である分離拡散層に用い
ることが有効である。
の表面の上部に形成され、半導体基板に印加されている
電位と略等しい電位が印加された電位伝達手段を有する
ことを特徴とする。また、第1導電型の半導体基板の<
100>軸に略垂直な面上にエピタキシャル成長により
形成された第2導電型のエピタキシャル層を、構成素子
に分離する第1導電型の拡散層である分離拡散層に用い
ることが有効である。
【0010】
【作用】上記のような構成の熱酸化膜においては、不純
物が注入され、結晶欠陥の存在し易い表面領域には、薄
い第1の熱酸化膜が形成されているので、結晶欠陥が成
長して結晶欠陥層が発生することがない。一方、不純物
の拡散により形成されるPN接合部の表面には、厚い第
2の熱酸化膜が形成されているので、PN接合部の半導
体基板表面には大きな界面電荷、あるいは電位が存在し
ていない。このため、電界の集中は緩和されるので、耐
圧の向上が図られる。
物が注入され、結晶欠陥の存在し易い表面領域には、薄
い第1の熱酸化膜が形成されているので、結晶欠陥が成
長して結晶欠陥層が発生することがない。一方、不純物
の拡散により形成されるPN接合部の表面には、厚い第
2の熱酸化膜が形成されているので、PN接合部の半導
体基板表面には大きな界面電荷、あるいは電位が存在し
ていない。このため、電界の集中は緩和されるので、耐
圧の向上が図られる。
【0011】特に、本発明では、分離拡散層の真上では
なく、PN接合の表面の上部に第2の熱酸化膜を介して
電位伝達手段を設けてあるため、この電位伝達手段に半
導体基板に印加されている電位と略等しい電位を印加す
ることにより、PN接合の表面において等電位線の間隔
をさらに確保することができるので、効果的に電界の集
中を避けることが可能となり、耐圧の更なる向上を図る
ことができる。また、膜厚を厚くすることにより酸化膜
の絶縁破壊も避けられる。さらに、薄い第1の熱酸化膜
が分離拡散層の表面に形成されているので、この第1の
熱酸化膜を通してさらに不純物イオンを注入することも
可能であり、表面の反転を防止する効果が高められる。
そして、このような構成は、反転電圧の低い(100)
面近傍の面上に形成された構成素子の分離に対して有効
的である。
なく、PN接合の表面の上部に第2の熱酸化膜を介して
電位伝達手段を設けてあるため、この電位伝達手段に半
導体基板に印加されている電位と略等しい電位を印加す
ることにより、PN接合の表面において等電位線の間隔
をさらに確保することができるので、効果的に電界の集
中を避けることが可能となり、耐圧の更なる向上を図る
ことができる。また、膜厚を厚くすることにより酸化膜
の絶縁破壊も避けられる。さらに、薄い第1の熱酸化膜
が分離拡散層の表面に形成されているので、この第1の
熱酸化膜を通してさらに不純物イオンを注入することも
可能であり、表面の反転を防止する効果が高められる。
そして、このような構成は、反転電圧の低い(100)
面近傍の面上に形成された構成素子の分離に対して有効
的である。
【0012】
【実施例】以下に図面を参照して、本発明の実施例を説
明する。
明する。
【0013】〔実施例1〕図1に本発明の実施例1に係
る半導体集積回路装置の素子分離領域の構成を示してあ
る。本例の装置は先に説明した従来の装置と同様に、バ
イポーラトランジスタによる集積回路であって、P型の
基板1、N型の埋め込み層6、N型エピタキシャル層
2、そして、各構成素子2を分離するP型の分離層3に
より構成されている。これらの製造過程、構成などにつ
いては先に説明した従来の装置と同様につき同じ符号を
付して説明を省略する。
る半導体集積回路装置の素子分離領域の構成を示してあ
る。本例の装置は先に説明した従来の装置と同様に、バ
イポーラトランジスタによる集積回路であって、P型の
基板1、N型の埋め込み層6、N型エピタキシャル層
2、そして、各構成素子2を分離するP型の分離層3に
より構成されている。これらの製造過程、構成などにつ
いては先に説明した従来の装置と同様につき同じ符号を
付して説明を省略する。
【0014】本例の装置は、例えば、P型基板1の(1
00)面に単位面積当たり25Ω/□のシート抵抗を持
つN型の埋め込み層6を形成した後、比抵抗3Ωcm厚
さ6μmのN型エピタキシャル層2を形成する。そし
て、1015/cm2 のドーズ量でボロンをイオン注入す
ることにより不純物を導入し、1200°Cにおいて7
時間の熱処理を行う。この過程において注入された不純
物が横方向拡散により拡散し、PN接合面が構成されP
型分離層3を形成する。このP型分離層3の直接イオン
が注入された領域8の上には、少なくとも厚い(例えば
LOCOSに対応するような0.6μm程度)の熱酸化
膜は形成されておらず、薄い熱酸化膜5が存在する。さ
らに、LOCOSを形成する際に、P型分離層3と構成
素子2との境界部分も水蒸気により選択酸化し、PN接
合により分離される接合部13の上に厚い酸化膜4を形
成する。これらの上に、さらに、厚さ0.6μm程度の
CVD酸化膜7、あるいはPSG、BPSG等のリンガ
ラスを積層して、酸化膜の絶縁耐力の向上を図ることが
可能である。
00)面に単位面積当たり25Ω/□のシート抵抗を持
つN型の埋め込み層6を形成した後、比抵抗3Ωcm厚
さ6μmのN型エピタキシャル層2を形成する。そし
て、1015/cm2 のドーズ量でボロンをイオン注入す
ることにより不純物を導入し、1200°Cにおいて7
時間の熱処理を行う。この過程において注入された不純
物が横方向拡散により拡散し、PN接合面が構成されP
型分離層3を形成する。このP型分離層3の直接イオン
が注入された領域8の上には、少なくとも厚い(例えば
LOCOSに対応するような0.6μm程度)の熱酸化
膜は形成されておらず、薄い熱酸化膜5が存在する。さ
らに、LOCOSを形成する際に、P型分離層3と構成
素子2との境界部分も水蒸気により選択酸化し、PN接
合により分離される接合部13の上に厚い酸化膜4を形
成する。これらの上に、さらに、厚さ0.6μm程度の
CVD酸化膜7、あるいはPSG、BPSG等のリンガ
ラスを積層して、酸化膜の絶縁耐力の向上を図ることが
可能である。
【0015】本例の装置においては、イオンを直接打ち
込んだ領域8上に厚い熱酸化膜を成長させていない。従
って、分離層の形成に用られるアイソレーションである
高濃度のボロンイオンの注入による結晶欠陥は、その後
の熱酸化によって大きく成長することはなく、酸素誘起
欠陥(OSFの形成)の発生を防止できる。このため、
分離層を経由して流れるリーク電流の原因の発生を抑止
することができ、例えば、リーク電流10pA以下の達
成が可能である。
込んだ領域8上に厚い熱酸化膜を成長させていない。従
って、分離層の形成に用られるアイソレーションである
高濃度のボロンイオンの注入による結晶欠陥は、その後
の熱酸化によって大きく成長することはなく、酸素誘起
欠陥(OSFの形成)の発生を防止できる。このため、
分離層を経由して流れるリーク電流の原因の発生を抑止
することができ、例えば、リーク電流10pA以下の達
成が可能である。
【0016】さらに、本装置においては、分離層3の表
面8には、薄い熱酸化膜が形成されているので、この酸
化膜を通してアイソレーション領域に対し、ベースやP
chソースドレイン等の形成時にP型のイオンをさらに
注入することが可能である。
面8には、薄い熱酸化膜が形成されているので、この酸
化膜を通してアイソレーション領域に対し、ベースやP
chソースドレイン等の形成時にP型のイオンをさらに
注入することが可能である。
【0017】このようにして分離層の表面の不純物濃度
を増加させ、分離層表面の反転を防止し、さらにリーク
電流の抑制を図ることもできる。
を増加させ、分離層表面の反転を防止し、さらにリーク
電流の抑制を図ることもできる。
【0018】一方、アイソレーションの横方向の拡散に
より形成されたPN接合部の表面13には、厚い熱酸化
膜を形成していあるので、基板表面近傍における大きな
界面準位の発生を防止できる。従って、電界の集中を緩
和でき、表面13における等電位線12の間隔を確保す
ることができるので、耐力の向上も図ることができる。
このようにLOCOSと同じ0.6μm程度の厚みの熱
酸化膜においては、界面の電荷密度Qssを1×1012
C/cm2 程度以下に減少できるので、図6から判るよ
うに、55V程度の分離耐圧を確保することが可能とな
る。
より形成されたPN接合部の表面13には、厚い熱酸化
膜を形成していあるので、基板表面近傍における大きな
界面準位の発生を防止できる。従って、電界の集中を緩
和でき、表面13における等電位線12の間隔を確保す
ることができるので、耐力の向上も図ることができる。
このようにLOCOSと同じ0.6μm程度の厚みの熱
酸化膜においては、界面の電荷密度Qssを1×1012
C/cm2 程度以下に減少できるので、図6から判るよ
うに、55V程度の分離耐圧を確保することが可能とな
る。
【0019】〔実施例2〕図2に、本発明の実施例2に
係る半導体集積回路装置の素子分離領域の構成を示して
ある。本例の装置は、実施例1において説明した装置と
ほぼ同様であり、共通する部分については、同じ符号を
付し説明を省略する。
係る半導体集積回路装置の素子分離領域の構成を示して
ある。本例の装置は、実施例1において説明した装置と
ほぼ同様であり、共通する部分については、同じ符号を
付し説明を省略する。
【0020】本装置において着目すべき点は、厚い熱酸
化膜4の表面に、0.4μmの厚みのポリシリコン層9
が形成されている点である。そして、このポリシリコン
層9を、基板1と同じグランド電位に固定することによ
り、接合面の表面13において等電位線の間隔をさらに
確保することができるので、効果的に電界の集中を避け
ることが可能となる。従って、耐圧の一層の向上を図る
ことが可能となる。
化膜4の表面に、0.4μmの厚みのポリシリコン層9
が形成されている点である。そして、このポリシリコン
層9を、基板1と同じグランド電位に固定することによ
り、接合面の表面13において等電位線の間隔をさらに
確保することができるので、効果的に電界の集中を避け
ることが可能となる。従って、耐圧の一層の向上を図る
ことが可能となる。
【0021】なお、本例においてはバイポーラトランジ
スタの構成に基づき説明しているが、Bi−CMOS半
導体装置、CMOS半導体装置においても同様の構成に
より分離層の特性の向上を図ることは勿論可能である。
スタの構成に基づき説明しているが、Bi−CMOS半
導体装置、CMOS半導体装置においても同様の構成に
より分離層の特性の向上を図ることは勿論可能である。
【0022】
【発明の効果】以上説明したように、本発明は、不純物
が注入されて結晶欠陥の存在し易い表面領域には、薄い
第1の熱酸化膜が形成されているので、結晶欠陥が成長
して結晶欠陥層が発生することがなく、一方、不純物の
拡散により形成されるPN接合の表面には厚い第2の熱
酸化膜が形成されているため、PN接合の半導体基板表
面には大きな界面電荷、あるいは電位が存在していない
ため、電界の集中が緩和し、耐圧の向上が図られる。特
に、本発明では、分離拡散層の真上ではなく、PN接合
の表面の上部に第2の熱酸化膜を介して電位伝達手段を
設けてあるため、この電位伝達手段に半導体基板に印加
されている電位と略等しい電位を印加することにより、
PN接合の表面において等電位線の間隔をさらに確保す
ることができるので、効果的に電界の集中を避けること
が可能となり、耐圧の更なる向上を図ることができる。
が注入されて結晶欠陥の存在し易い表面領域には、薄い
第1の熱酸化膜が形成されているので、結晶欠陥が成長
して結晶欠陥層が発生することがなく、一方、不純物の
拡散により形成されるPN接合の表面には厚い第2の熱
酸化膜が形成されているため、PN接合の半導体基板表
面には大きな界面電荷、あるいは電位が存在していない
ため、電界の集中が緩和し、耐圧の向上が図られる。特
に、本発明では、分離拡散層の真上ではなく、PN接合
の表面の上部に第2の熱酸化膜を介して電位伝達手段を
設けてあるため、この電位伝達手段に半導体基板に印加
されている電位と略等しい電位を印加することにより、
PN接合の表面において等電位線の間隔をさらに確保す
ることができるので、効果的に電界の集中を避けること
が可能となり、耐圧の更なる向上を図ることができる。
【0023】また、このような熱酸化膜は、従来の製造
工程において形成されるものであり、特にマスクの枚数
の増加、工程の増加は不要である。このように、本発明
に係る半導体集積回路装置は、従来の半導体集積回路装
置と同様の工程で製造が可能でありながら、耐圧の上昇
およびリーク電流の削減という分離拡散層の特性の向上
を図ることが可能である。さらに、Bi−CMOS半導
体装置を始めとしてシリコン半導体を用いた装置に適用
可能であり、これらの装置の分離構造として極めて有効
である。
工程において形成されるものであり、特にマスクの枚数
の増加、工程の増加は不要である。このように、本発明
に係る半導体集積回路装置は、従来の半導体集積回路装
置と同様の工程で製造が可能でありながら、耐圧の上昇
およびリーク電流の削減という分離拡散層の特性の向上
を図ることが可能である。さらに、Bi−CMOS半導
体装置を始めとしてシリコン半導体を用いた装置に適用
可能であり、これらの装置の分離構造として極めて有効
である。
【図1】実施例1に係る半導体集積回路装置の分離拡散
層近傍の構造を示す断面図である。
層近傍の構造を示す断面図である。
【図2】実施例2に係る半導体集積回路装置の分離拡散
層近傍の構造を示す断面図である。
層近傍の構造を示す断面図である。
【図3】従来の薄い熱酸化膜の形成された半導体集積回
路装置の分離拡散層近傍の構造を示す断面図である。
路装置の分離拡散層近傍の構造を示す断面図である。
【図4】図4と異なる、薄い熱酸化膜の形成された従来
の半導体集積回路装置の分離拡散層近傍の構造を示す断
面図である。
の半導体集積回路装置の分離拡散層近傍の構造を示す断
面図である。
【図5】厚い熱酸化膜の形成された従来の半導体集積回
路装置の分離拡散層近傍の構造を示す断面図である。
路装置の分離拡散層近傍の構造を示す断面図である。
【図6】界面の電荷密度と分離耐圧の関係につきシミュ
レーションを行った結果を示すグラフ図である。
レーションを行った結果を示すグラフ図である。
1 ・・・ P型の半導体基板 2 ・・・ N型のエピタキシャル層 3 ・・・ P型の分離層 4 ・・・ 厚い熱酸化膜 5 ・・・ 薄い熱酸化膜 6 ・・・ N型の埋め込み層 7 ・・・ CVD酸化膜 8 ・・・ 不純物がイオン注入された領域 9 ・・・ ポリシリコン層 10・・・ 結晶欠陥層 11・・・ 配線層 12・・・ 等電位線 13・・・ PN接合部の表面
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 H01L 21/761
Claims (2)
- 【請求項1】 半導体基板上に形成された複数の構成素
子を、PN接合により分離する分離拡散層を有する半導
体集積回路装置において、前記分離拡散層を形成する不
純物の注入された表面領域に積層された第1の熱酸化膜
と、前記不純物の拡散により形成された前記PN接合の
表面に積層され、前記第1の熱酸化膜に比して厚い第2
の熱酸化膜と、前記第2の熱酸化膜上であって前記PN
接合の表面の上部に形成され、前記半導体基板に印加さ
れている電位と略等しい電位が印加された電位伝達手段
と、を有することを特徴とする半導体集積回路装置。 - 【請求項2】 請求項1において、前記分離拡散層は、
第1導電型の前記半導体基板の<100>軸に略垂直な
面上にエピタキシャル成長により形成された第2導電型
のエピタキシャル層を、前記構成素子に分離する第1導
電型の拡散層であることを特徴とする半導体集積回路装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03294488A JP3089755B2 (ja) | 1991-11-11 | 1991-11-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03294488A JP3089755B2 (ja) | 1991-11-11 | 1991-11-11 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05136121A JPH05136121A (ja) | 1993-06-01 |
JP3089755B2 true JP3089755B2 (ja) | 2000-09-18 |
Family
ID=17808416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03294488A Expired - Fee Related JP3089755B2 (ja) | 1991-11-11 | 1991-11-11 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3089755B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4623923B2 (ja) * | 2002-10-01 | 2011-02-02 | 三洋電機株式会社 | 接合型fetおよびその製造方法 |
-
1991
- 1991-11-11 JP JP03294488A patent/JP3089755B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05136121A (ja) | 1993-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2788269B2 (ja) | 半導体装置およびその製造方法 | |
JP3308505B2 (ja) | 半導体装置 | |
JP2002198436A (ja) | 半導体集積回路装置およびその製造方法 | |
US3789503A (en) | Insulated gate type field effect device and method of making the same | |
JP3089755B2 (ja) | 半導体集積回路装置 | |
US5008724A (en) | Semiconductor device | |
JP2884787B2 (ja) | 半導体装置 | |
JPH10189755A (ja) | 半導体装置及びその製造方法 | |
JPS6146062A (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
JPH01166562A (ja) | 半導体装置 | |
JPS61127147A (ja) | 半導体装置 | |
JP3150420B2 (ja) | バイポーラ集積回路とその製造方法 | |
JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
JP4681090B2 (ja) | 半導体装置の製造方法 | |
JPS60105265A (ja) | 相補型半導体装置の製造方法 | |
JPH07273127A (ja) | 半導体装置 | |
JPH0574791A (ja) | 半導体装置 | |
JP2678081B2 (ja) | 半導体集積回路装置 | |
JPH0256935A (ja) | 半導体集積回路装置 | |
JPH05121418A (ja) | 半導体装置 | |
JP2000188296A (ja) | 半導体装置およびその製造方法 | |
JPH0281438A (ja) | バイポーラ集積回路 | |
JPH09283534A (ja) | 半導体装置の製造方法 | |
JPH0834214B2 (ja) | 半導体装置の製造方法 | |
JPH04151864A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |