JPH0473618A - 表示制御装置および表示制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、表示制御装置に関し、詳しくは、例えば強誘
電性液晶を表示更新のための動作媒体として用い電界の
印加等によって更新された表示状態を保持可能な表示素
子を具えた表示装置のための表示制御装置に関する。

［従来の技術］ 一般に、情報処理システムなどには、情報の視覚表示機
能を果す情報表示手段として表示装置が接続されている
。このような表示装置としてはＣＲＴが広（利用されて
おり、このような情報処理装置に接続されるＣＲＴのた
めの表示制御装置の一例を第７図に示す。

図において、ｌはアドレスバスドライバ、２はコントロ
ールバスドライバ、３はデータバスドライバであり、そ
れぞれ情報処理システムを構成する各機器間を信号接続
するためのシステムバス４に接続されている。、５はデ
ータバスドライバ３を介して転送される表示データを記
憶するビデオメモリ、６は表示制御装置とＣＲＴとの間
のデータ転送のためのドライバ、７はＣＲＴである。

ビデオメモリ５はデュアルポートのＤＲＡＭ　（ダイナ
ミックＲＡＭ）によって構成されてあり、表示データが
直接書き込まれる。ビデオメモリ５に書き込まれた表示
データは、ＣＲＴＣ（ＣＪ’ｌＴコントローラ）８によ
って順次読み出され、Ｃ１丁７に表示される。

すなわち、表示データの書き込みのときは１図示しない
情報処理システムのＣＰＵがＣＲＴ７の表示エリアに対
応するビデオメモリ５のアドレスをアクセスする。まず
、そのアクセスの要求信号がコントロールバスドライバ
２を介してメモリコントローラ９に与えられ、この信号
をＣＲＴＣ８から与えられるデータトランスファー要求
信号またはリフレッシュ要求信号とのアービトレーショ
ンを受ける。これに応じて、ＣＰＵのメモリアクセス時
には、メモリコントローラ９からアドレスセレクタ１０
にアドレス選択信号が与えられ、ＣＰＵからのデータ書
き込みのためのアクセスアドレスがアドレスドライバｌ
およびアドレスセレクタｌＯを介してビデオメモリ５に
与えられる。これに伴ない、そのビデオメモリ５には、
メモリコントローラ９からのＤＲＡＭ制御信号と、デー
タバスドライバ３を介した表示データが与えられる。こ
れにより、表示データがビデオメモリ５に書き込まれる
。

一方、ＣＲＴ７への表示は、ＣＲＴＣ８がドライバ６に
同期信号を与え、かつその同期信号に合わせて、ＣＲＴ
Ｃ８がメモリコントローラ９にデータトランスファー要
求信号を与えると共に、アドレスセレクタ１０にデータ
トランスファーアドレスを与えることにより実行される
。

まず、データトランスファー要求信号がメモリコントロ
ーラ９にてアービトレーションを受け、これに応じてア
ドレス選択信号がメモリコントローラ９からアドレスセ
レクタ１０に与えられると、ＣＲＴＣ８からのデータト
ランスファーアドレスがアドレスセレクタｌＯを介して
ビデオメモリ５に与えられる。また、そのビデオメモリ
５にはメモリコントローラ９からＤＲＡＭ制御信号が与
えられ、これによりデータトランスファーサイクルが実
行される。このデータトランスファーサイクルとは、ビ
デオメモリ５のライン（表面画面のラスターに相当する
）単位のデータをビデオメモリ５内のシフトレジスタに
転送することであり、１回のデータトランスファーサイ
クルによって１ラインから数ライン分のデータをシフト
レジスタに転送できる。

そして、シフトレジスタに転送された表示データは、ビ
デオメモリ５に与えられるＣＲＴＣ８からのシリアルボ
ート制御信号によって、順次シフトレジスタから読み出
されてＣＲＴ７へ出力されて表示される。ビデオメモリ
５からの表示データの読み出しおよびこれに伴う表示は
、表示エリアに対応してその上部から下部へ１ラインず
つ行なわれ、その１ライン中においては左端から右端へ
の一定の順番で行なう、いわゆる全面リフレッシュ動作
によって行なわれる。

このように、ＣＲＴの表示制御の場合には、ビデオメモ
リ５に対するＣＰＵの書き込み動作と、ＣＲＴコントロ
ーラ８によるビデオメモリ５からの表示データの読み出
し表示の動作がそれぞれ独立に実行される。

上述したようなＣＲＴ用の表示制御装置の場合、表示情
報を変更するなどのためのビデオメモリ５に対する表示
データの書き込みと、そのビデオメモリ５から表示デー
タを読み出して表示する動作が独立しているため、情報
処理システムのプログラムでは表示タイミング等を一切
考慮する必要がな（、任意のタイミングで所望の表示デ
ータを書き込むことができるという利点を有している。

ところが一方で、ＣＲＴは特に表示画面の厚み方向の長
さをある程度必要とするため全体としてその容積が大き
くなり、表示装置全体の小型化を図り難い。また、これ
により、このようなＣＲＴを表示器として用いた情報処
理システムの使用にあたっての自由度、すなわち設置場
所、携帯性等の自由度が損われる。

この点を補うものとして液晶表示器（以下、ＬＣＤとい
う）を用いることができる。すなわち、ＬＣＤによれば
、表示装置全体の小型化（特に薄型化）を図ることがで
きる。このようなＬＣＤの中には、上述した強誘電性液
晶（以下、ＦＬＣ：Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉ
ｑｕｉｄ　Ｃｒｙｓｔａｌという）の液晶セルを用いた
表示器（以下、ＦＬＣＤ：ＦＬＣデイスプレィという）
があり、その特長の１つは、その液晶セルが電界の印加
に対して表示状態の保存性を有することにある。そのた
め、ＦＬＣＤを駆動する場合には、ＣＲＴや他の液晶表
示器と異なり、表示画面の連続的なリフレッシュ駆動の
周期に時間的な余裕ができ、また、その連続的なリフレ
ッシュ駆動とは別に、表示画面上の変更に当たる部分の
みの表示状態を更新する部分書き換え駆動が可能となる
。したがって、このようなＦＬＣＤは他の液晶表示器と
比較して大画面の表示器とすることができる。

ここで、ＦＬＣＤは、その液晶セルが充分に薄いもので
あり、その中の細長いＦＬＣの分子は、電界の印加方向
に応じて第１の安定状態または第２の安定状態に配向し
、電界を切ってもそれぞれの配向状態を維持する。この
ようなＦＬＣの分子の双安定性により、ＦＬＣＤは記憶
性を有する。このようなＦＬＣおよびＦＬＣ：Ｄの詳細
は、例えば特願昭６２−７６３５７号に記載されている
。

［発明が解決しようとする課題］ ところが、以上のような利点を有するＦＬＣＤを前述の
ＣＲＴと同様の表示制御により情報処理システムの表示
装置として用いる場合、ＦＬＣの表示更新動作にかかる
時間が比較的遅いため、例えば、カーソル、文字入力、
スフロール等、即座にその表示が書き換えられなければ
ならないような表示情報の変化に追従できないことがあ
った。

これに対して、ＦＬＣＤの特長の一つである部分書き換
えが可能であることを利用し、この処理を行うため、情
報処理システム側はこの処理であることを識別するため
の情報を与える等を行なう構成もあるが、前述した表示
画面上における部分的な書き換え駆動を実現するために
は、情報処理システムにおける制御プログラムの大幅な
変更を余儀な（されていた。

本発明は上述の観点に基づいてなされたものであり、情
報処理システムのソフトウェアを大幅に変更せずに、Ｃ
ＲＴとの互換性を有したＦＬＣＤ等の表示制御装置を提
供することを目的とする。

また、ＦＬＣＤ等における表示状態の保存性を有効に利
用し最適な画質を実現可能な表示制御装置を提供するこ
とを本発明の他の目的とする。

［課題を解決するための手段］ かかる目的を達成するために、本発明は、画素の表示状
態を部分的に変更可能な表示装置の表示制御装置におい
て、前記表示装置の画面全体の表示を更新する期間と表
示内容に変更のある部分のみを更新する期間と交互に行
う手段、および環境条件と表示データの種類の条件との
少な（とも−方に基づいて前記２つの期間の時間的割合
を設定する手段を具えたことを特徴とする。

［作　用］ 本発明によれば１画面全体を順番に書換えるサイクルと
ＣＰＵ等ホスト側からアクセスされたライン等の部分を
書換えるサイクルとを時分割に交互に行う手段を設ける
ことで、部分書込みするデータかどうかの識別をコマン
ド等に応じて行う必要無く、一定の画面全体の表示更新
の速度（リフレッシュレート）を保つことができ、かつ
書換えられたデータを直ちに表示することも可能になる
。

また、上記２つのサイクルの繰返し周期と時間的割合を
可変にし設定可能としたことにより、動作温度１表示内
容あるいはさらに表示装置のデバイス素材等の違いによ
る影響を排除し、種々の場合での最適化を図ることが可
能となる。

（以下余白） ［実施例］ 以下、図面を参照して本発明の詳細な説明する。

（第１実施例） 第１図は本発明の一実施例に係る表示制御装置を組み込
んだ情報処理システム全体のブロック構成図である。

図において、１１は情報処理システム全体を制御するＣ
ＰＵ　、　１２はアドレスバス、コントロールバス、デ
ータバスからなるシステムバス、１３はプログラムを記
憶したり、ワーク領域として使われるメインメモリ、１
４はＣＰＵＩＩを介さずにメモリとＩ１０機器間でデー
タの転送を行うＤＭＡコントローラ（Ｄｉｒｅｃｔ　Ｍ
ｅｍｏｒｙ　Ａｃｃｅｓｓ　Ｃｏｎｔｒｏｌｌｅｒ、以
下ＤＭＡＣという）、１５はイーサネット（ＸＥＲＯＸ
社による）等のＬＡＮ　（ローカルネットワーク）１６
との間のＬＡＮインターフェース、１７はＲＯＭ、ＳＲ
ＡＭ、　Ｒ３２３２Ｃ仕様のインタフェース等からなる
Ｉ１０機器接続用のＩ１０装置、１８はハードディスク
装置、１９はフロッピーディスク装！、２０はハードデ
ィスク装置１８やフロッピーディスク装置１９のための
ディスクインターフェース、２１Ａは例えばレーザビー
ムプリンタ、インクジェットプリンタ等高解像度のプリ
ンタ、２１Ｂは画像読取装置としてのスキャナ、２２は
プリンタ２１Ａおよびスキャナ２１Ｂのためのインター
フェース、２３は文字、数字等のキャラクタその他の入
力を行うためのキーボード、２４はポインティングデバ
イスであるマウス、２５はキーボード２３やマウス２４
のためのインターフェース、２６は例えば本出願人によ
り特開昭６３−２４３９９３号等において開示された表
示器を用いて構成できるＦＬＣＤ　（ＦＬＣデイスプレ
ィ）、２７はＦＬＣＤ２６のためのＦＬＣＤインターフ
ェースである。

以上説明した各種機器などを接続してなる情報処理シス
テムでは、一般にシステムのユーザーは、ＦＬＣＤ２６
の表示画面に表示される各種情報に対応しながら操作を
行゛う。すなわち、ＬＡＮ１６．Ｉｌｏ　１７に接続さ
れる外部機器、ハードディスク１８．フロッピーディス
ク１９．スキャナ２１Ｂ、キーボード２３、マウス２４
から供給される文字２画像情報など、また、メインメモ
リ１３に格納されユーザーのシステム操作にかかる操作
情報などがＦＬＣＤ２６の表示画面に表示され、ユーザ
ーはこの表示を見ながら情報の編集、システムに対する
指示操作を行う。ここで、上記各種機器などは、それぞ
れＦＬＣＤ２６に対して表示情報供給手段を構成する。

第２図は本発明表示制御装置の一実施例としてのＦＬＣ
Ｄインターフェース２７の構成例を示すブロック図であ
る。

図において、３１はアドレスバスドライバ、３２はコン
トロールバスドライバ、３３．４３はデータバスドライ
バである。　ＣＰＵＩＩからのアドレスデータは、アド
レスバスドライバ３１から、メモリコントローラ４０お
よびアドレスセレクタ３５の一方の入力一部に与えられ
るとともに、第１のスイッチＳｌの切り換えによってＦ
ＩＦＯ形態のメモリ３６または３７に選択的に与えられ
て記憶される。すなわち、これらメモリ３６および３７
（以下、それぞれＦＩＦＯ（Ａ）およびＦＩＦＯ（Ｂ）
ともいう）は、書き込んだ順番にデータを読み出すＦＩ
ＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　０ｕｔ）メモリ
であり、これらのメモリ３６および３７に書き込まれた
アドレスデータは、第２のスイッチＳ２の切り換えによ
って選択的に読み出される。

これらのメモリ３６または３７から読み出されたアドレ
スデータと、後述するアドレスカウンタ３８からのアド
レスデータば、第３のスイッチＳ３の切り換えによって
選択的にアドレスセレクタ３５の他方の入力部に与えら
れる。アドレスカウンタ３８は、画面全体をライン順次
にリフレッシュするためのアドレスデータを発生するも
のであり、そのアドレスデータの発生タイミングは同期
制御回路３９によって制御される。この同期制御回路３
９は、前記スイッチＳｌ、Ｓ２およびＳ３の切り換え制
御信号や後述するメモリコントローラ３４へのデータト
ランスファ要求信号をも発生する。

ＣＰＵＩＩからのコ、′ントロール信号は、コントロー
ルバスドライバ３２からメモリコントローラ４０に与え
られ、そのメモリコントローラ４０は、アドレスセレク
タｌＯの制御信号、および後述するビデオメモリ４１の
制御信号を発生する。また、アドレスセレクタ３５は、
メモリコントローラ４０からの制御信号に基づいて、当
該アドレスセレクタ３５の入力部に与えられる２つのア
ドレスデータの一方を選択してビデオメモリ４１に与え
る。

ビデオメモリ４１は表示データを記憶するものであり、
デュアルポートのＤＲＡＭ　（ダイナミックＲＡＭ）で
構成されていて、前記データバスドライバ３３を介して
表示データの書き込みと読み出しを行う。

ビデオメモリ４１に書き込まれた表示データは、ドライ
バレシーバ４２を介してＦＬＣＤ２６に転送されて表示
される。また、そのドライバレシーバ４２は、ＦＬＣＤ
２６からの同期信号を同期制御回路３９に与える。

データバスドライバ４３を介し、画像の種類等に応じて
後述される部分書き換えとリフレッシュ駆動との割合な
どを設定するためのデータがコントロールレジスタ５１
に与えられる。

ＦＬＣＤ２６のＦＬＣパネル２６Ａにはその温度を検出
するための温度センサ２６Ｂが設けられており、温度制
御回路２６Ｇはここで検出された温度に基づいてヒータ
などを用いたＦＬＣパネル２６Ａの温度制御を行う。ま
た、温度制御回路２６Ｃは、検出される温度に基づき、
第５図にて後述されるテーブルを参照してフラグ値をフ
ラグレジスタ２６Ｅにセットする。この際、ＦＬＣＤ２
６の制御を実行するコントローラ２６Ｄは、ＦＬＣＤ２
６の、例えば外装ケースに設けられユーザーが操作可能
な温度テーブル切換えスイッチ２６Ｓの状態に応じて上
記参照されるテーブルを切換える。このスイッチに応じ
てテーブルを設けることにより、フラグの数を減少する
ことができ、ハード構成を簡素化することができる。な
お、上記スイッチの代わりにボリュームを設け、これの
値に応じて複数のテーブルを設けてもよい。

同 ５３は割合／４＝期設定部であり、コントロールレジス
タ５１に格納される画像種類等の情報と、検出温度に係
る情報（温度フラグ）とに対応してＦＬＣパネル２６Ａ
の駆動条件（後述のリフレッシュサイクルおよび部分書
換えサイクルの割合やそれらの繰返し周期）を選択する
ためのテーブルを格納したメモリを有した形態とするこ
とができる。その形態としては、システム側からのテー
ブル内容の書換えを前提としないものであればＲＯＭを
、前提とするものであればＲＡＭを用いることができる
。

そして、そのテーブルに従って同期制御回路３９の動作
を制御し、ＦＬＣパネル２６Ａの駆動を適切に行うこと
ができるようになる。

以上の構成において、ＣＰＵＩＩが表示の変更を行う場
合、所望するデータの書換えに対応するビデオメモリ４
１のアドレス信号がアドレスバスドライバ３１を介して
メモリコントローラ４０に与えられ、ここでＣ：ＰＵｌ
ｌのメモリアクセス要求信号と同期制御回路３９からの
データトランスファ要求信号とのアービトレーションが
行われる。そしてＣＰＵアクセス側が権利を得るとメモ
リコントローラ４０はアドレスセレクタ３５に対し、メ
モリ４１へ与えるアドレスとしてＣＰＵがアクセスした
アドレスを選択するよう切換えを行う。これと同時にメ
モリコントローラ４０からビデオメモリ４１の制御信号
が発生され、データバスドライバ３３を介してデータの
読書きが行われる。このとき、ＣＰＵアクセスアドレス
はスイッチＳｌを介してＦＩＦＯ（Ａ）　３６またはＦ
ＩＦＯ（Ｂ）３７に記憶され、後述する表示データの転
送の際利用される。このようにＣＰＵＩ　１から見た表
示データのアクセス方法は前述のＣＲＴの場合と少しも
変わらない。

また、ビデオメモリ４１からデータを読出し、ＦＬＣ０
２６へ転送する場合、同期制御回路３９からメモリコン
トローラ４０ヘデータトランスフア要求が発生され、ビ
デオメモリ４１に対するアドレスとしてアドレスカウン
タ３８またはＦＩＦＯ側アドレアドレスレスセレクタ３
５において選択されるとともに、メモリコントローラ４
０よりデータトランスファ用の制御信号が生成されるこ
とで、メモリセルからシフトレジスタへ該当アドレスの
データが転送され、シリアルボートの制御信号によりド
ライバ４２へ出力される。

同期制御回路３９では、ＦＬＣＤ２６からの水平同期信
号ＨＳＹＮＣに基づいて複数ラインを単位として画面を
ライン順次に全面リフレッシュして行くサイクルとｃｐ
ｕｔｔによりアクセスされたラインの書換えを行う部分
書換えサイクルとを交互に生じさせるタイミングを生成
する。ここで、全面リフレッシュのサイクルとは表示画
面上一番上のライン（先頭ライン）から順次に下方へ向
けて書換えを行っていき、一番下のラインまで至ると再
び先頭ラインに戻って書換えを繰返して行（ものである
。また、アクセスラインの書換えサイクル（部分書換え
サイクル）とはそのサイクルの直前の所定時間内にＣＰ
ＵＩＩからアクセスされたラインを書き換えるものであ
る。

このように、本例においては、基本的にはＦＬＣデイス
プレィ２６の画面全面を順次リフレッシュして行（動作
と、表示内容の変更を行うべく　ＣＰＵＩＩによりアク
セスされたラインの書換えを行う動作とを時分割に交互
に行うが、さらにそれら動作の繰返し同期と１周期内に
おけるそれら動作の時間的比率とを画像データの種類や
温度条件等に応じて設定可能とする。

まず、第３図を用いてリフレッシュの動作とライン書換
えの動作とを時分割に交互に行う本例の基本的動作につ
いて説明する。ここでは、リフレッシュのサイクルを４
ラインを単位として、アクセスラインの書換えサイクル
を３ラインを単位として行う場合の例を示す。

第３図において、ＲＥＥ／ＡＣＳは全面リフレッシュの
サイクルとアクセスラインの書換えサイクルとを交互に
生じさせるタイミングであり、“１”のときが全面リフ
レッシュのサイクルで、“０”のときがアクセスライン
の書換えサイクルであることを示す。また、Ｔ、は全面
リフレッシュのサイクルの時間、Ｔゎはアクセスライン
の書換えサイクルの時間を表わす。この例においては、
Ｔａ：Ｔゎ＝４＝３としているが、要求されるリフレッ
シュレート等によって最適な値を選ぶことができる。

すなわち、Ｔ、の割合を大きくすればリフレッシュレー
トを上げることができ、ＴＩｌの割合を大きくすれば部
分的な変更の応答性を良くすることができる。この態様
については後述する。

ＦＩＦＯ（Ａ）　３６およびＦＩＦＯ（Ｂ）　３７の状
態を説明するに、スイッチＳｌがＦＩＦＯ（Ａ１３６側
に接続されると（状態Ａ／Ｂ　＝　１　）　、　ＣＰＵ
ＩＩがアクセスするラインのアドレスはＦＩＦＯ（Ａ）
３６にサンプリングされて記憶される。一方スイッチＳ
１がＰＩＦＯ（Ｂ）３７側に接続されると（Ａ／Ｂ＝　
Ｏ）　、ＣＰＵＩＩがアクセスするラインアドレスがＦ
ＩＦＯ（Ｂ）３７に記憶される。また、スイッチＳ２が
ＦＩＦＯ（Ａ）　３６側に接続されると（Ａ／Ｂ　＝１
１、ＦＩＦＯ（Ａ）３６に記憶されたアドレスが出力さ
れ、スイッチＳ２がＦＩＦＯ（Ｂ）　３７側に接続され
ると（Ａ／Ｂ＝　０　）　、ＦＩＦＯ（Ｂ）３７に記憶
されたアドレスが出力される。

画面全体の１回のリフレッシュが完了し、ＦＬＣＤ２６
が垂直同期信号ＶＳＹＮＣを出力したり、あるいはアド
レスカウンタ３８にキャリーが生じるとアドレスカウン
タ３８がクリアされ、次の全面リフレッシュのサイクル
で圧力されるラインは第Ｏラインに戻り、ＦＬＣＤ２６
より同期制御回路３９を介して与えられる水平同期信号
Ｈ５ＹＮＣ毎に“１”、“２”“３“と順次カウントア
ツプしていく。この間にＣＰＵＩＩよりラインＬｌ、Ｌ
２．Ｌ３のアドレスがアクセスされると、スイッチＳｌ
がＦＩＦＯ（Ａ＋３６に接続されているので、Ｌｌ、Ｌ
２．Ｌ３のアドレスがここに記憶され、その後スイッチ
Ｓ２がＦＩＦＯ（Ａ）３６に接続された時点でＬｌ、Ｌ
２．Ｌ３のアドレスがここから出力され、出力ラインと
してＬｌ、Ｌ２．Ｌ３が選ばれる。ここで、スイッチＳ
３の切換え信号は同期制御回路３９からのＲＦＦ／ＡＣ
Ｓとして与えられ、ラインアクセスのサイクルでは出力
ラインアドレスとしてＦＩＦＯ（Ａ）　、　ＦＩＦＯ（
Ｂｌ側に切換えられる。

そして、このときスイッチＳｔがＦＩＦＯ（Ｂ）　３７
側に接続されているのでＦＩＦＯ（Ｂ）　３７側にアク
セスアドレスが記憶される。ＲＥＦ／ＡＣ５が“１″′
となると。

スイッチＳ３はアドレスカウンタ３８側に切換えられ、
リフレッシエ動作を前サイクルの続きのラインから行う
。第３図においては、Ｌ３のライン出力後に前サイクル
の続きである“４”、“５”“６“　　７′″のライン
が出力されている。以下同様にして、上述の動作を繰返
すが、ＦＩＦＯを２つ用意したのは一方でメモリアクセ
スされたアドレスをサンプリングし、同時に他方でサン
プリングしたアドレスを出力することを矛盾無く、かつ
効率よく実行するためである。すなわち、アドレスのサ
ンプリング期間は他方のＦＩＦＯのアクセスラインの出
力開始から全面リフレッシュサイクルの終了までであり
、全面リフレッシュサイクルの終了後、直前のサンプリ
ング期間でサンプリングしたアドレスを出力するアクセ
スラインの書換えサイクルに入ると同時に、他方のＦＩ
ＦＯのアドレスサンプリング期間が開始されることにな
る。

以上のように、本例の基本的動作ではリフレッシュサイ
クルとライン書換えのサイクルとを交互に繰返し、第３
図ではその繰返し周期を７ラインを１単位としてＴ、：
Ｔ１１＝４：３として説明したが、本例ではさらに温度
等の環境条件や表示するデータの種類、あるいはさらに
ＦＬＣＤの表示デバイス素材の違い等に応じて要求され
るリフレッシュレート等によってＴ、と丁。どの比率を
変更可能とする。すなわち、Ｔ、の割合（エリフレッシ
ュサイクル内のライン数Ｍに対応、すなわちＴ、＝ＭＸ
（Ｈ３ＹＮＣの周期））を大きくすればリフレッシュレ
ートを向上することができ、例えば低温特等ＦＬＣ素子
の応答性が低い場合やイメージ画像を表示する場合にお
いても良好な表示状態を得ることができる。逆に、Ｔゎ
の割合（１つの部分書換えサイクル内のライン数Ｎに対
応、すなわちＴ、　＝　Ｎ　ｘ　（Ｈ３ＹＮＣの周期）
を大とすれば部分的な表示の変更の応答性を高くするこ
とができ、高温時や文字等キャラクタの表示時等、リフ
レッシュレートが高くなくてもよい場合に対応できるこ
とになる。

また、本実施例では繰返し周期のライン数をも設定可能
とすることで、リフレッシュサイクルおよび部分書換え
の割合をより細かく変えることができるようにし、より
細やかな最適化を図るようにする。例えば、リフレッシ
ュレートを優先させなければならない、もしくは優先し
たい場合に、繰返し周期のライン数を４０ラインにして
Ｔ、　：　Ｔ、、＝４：ｌとすれば、全面リフレッシュ
を３２ライン分行ってアクセスラインの書換えを８ライ
ン行うことができる。また、部分書換えを優先できる、
もしくは優先したい場合は繰返し周期のライン数をｌＯ
ラインにしてＴａ：Ｔｔ、＝３：２とすれば、全面リフ
レッシュ２を６ライン分行ってアクセスラインの書換え
を４ライン行うことができる。

第４図は第１図示のシステムで処理されるデータの構造
の一例を示す。１単位のデータは、管理領域ＣＡとデー
タ領域りとから成り、データ領域に文字・数字等のキャ
ラクタ列からなるデータや、線画、自然画、写真等のデ
ータが展開される。管理領域ＣＡには、その展開された
データについての管理情報（例えばデータサイズや文字
データの場合のピッチその他の情報）の領域ＣＴＲＬと
画像種類を示すヘッダ情報の領域ＨＡとが設けられる。

ユーザがキーボード２３を用いて文書等を入力する際に
は、データがキャラクタ列等でなるものであることを示
すための情報が領域ＨＡに設けられ、編集その他のため
の管理情報が領域ＣＴＲＬに付加される。また、スキャ
ナ２１Ｂを用いて入力を行う場合には、当該読取りに際
して設定されるモード（文字列を読取るための文字モー
ド、写真を読取るための写真モード、写真を鮮明に読取
るための写真ファインモード等）の情報がヘッダ情報領
域ＨＡに、その他の管理情報が領域ＣＴＲＬに展開され
る。そして、そのように設定された管理領域ＣＡを付加
したデータが、ハードディスクやフロッピーディスクに
ファイルの形態で登録されることになる。

本例においては、スキャナ２１Ｂ等から入力されたイメ
ージ、キーボード２３等から入力された文字、ハードデ
ィスクやフロッピーディスクがら読出したファイルの表
示に際しては、ヘッダ情報領域から画イ象種類を示す情
報を取出し、これをヘッダ情報Ｈとして第２図のコント
ロールレジスタ５１に格納するようにする。また、ユー
ザによるヘッダ情報領域ＨＡの内容の書換えも可能とし
、ユーザによる表示画質の選択も可能とする。

第５図は第２図に示される温度制御回路２６Ｃが有する
温度フラグテーブルを示す概念図であり、同図から明ら
かなように、２ビツトで構成される４種類のフラグは、
温度センサ２６Ｂが検出する温度およびスイッチ２６Ｓ
の状態に応じて選択され、フラグレジスタ２６Ｈにセッ
トされる。スイッチ２６Ｓは、前述のようにユーザによ
って操作されるものであり、ユーザは画質などに応じて
スイッチ２６Ｓの状態をＡまたはＢに切換えることがで
きる。

第６図は画像種類（文字、線画、自然画、写真、写真フ
ァイン等）を示すヘッダ情報Ｈと温度情報Ｔ、とに応じ
て最適の繰返し周期およびリフレッシュサイクル／部分
書換えサイクルの割当（比率）を選択するための設定部
５３の構成例を示す。図に示すように、設定部５３は、
画像種類別のヘッダ情報旧、Ｈ２，・・・、ＨＹと、温
度フラグに対応した情報ＴＨ１，ＴＨＥ、・・・、Ｔ、
Ｘ（本例では４種類）との組合せに応じてＭ値（１リフ
レツシユサイクル内のライン数）およびＮ値（１つの部
分書換えサイクル内のライ、ン数）を格納したテーブル
を有している。

従って、表示制御動作（第８図）の期間中にそのときの
ヘッダ情報Ｈおよび温度情報Ｔｏに応じていずれかのＭ
値、Ｎ値が読出され、これに応じて同期制御回路３９内
のカウンタ（不図示）が同期信号ＨＳＹＮＣをカウント
し、信号ＲＥＦ／ＡＣＳを出力する。そしてそのような
Ｍ値とＮ値との組合せによって繰返し周期（＝　（Ｍ＋
　Ｎ）　Ｘ　（ＨＳＹＮＣの周期））と割合（丁、：Ｔ
ゎ＝Ｍ　：　Ｎ）とが定められることになる。

第７図（Ａ）〜（Ｃ）は、それぞれ本発明の一実施例に
関し、第１図に示される情報処理システムでのユーザー
の操作に伴ったＣＰＵＩＩによる制御手順を示すフロー
チャート、また、第７図（Ｄ）は上記制御手順に伴うＦ
ＬＣＤ２７の動作手順を示すフローチャートである。

第７図（Ａ）はスキャナ２１Ｂによるイメージ入力モー
ドおよびこの入力データのＦＬＣＤ２６による表示の際
の制御手順を示す。ステップ５５０１においてＦＬＣＤ
２６の表示画面上のスキャナアイコンが例えばユーザが
マウス２４を操作することにより選択されると、ステッ
プ５５０２で表示画面の所定の個所に入力画像を表示す
るためのウィンドウをオーブンする。さらに、ステップ
５５０３でスキャナ２１Ｂによって人力する画像に応じ
、ユーザーにより文字、写真、写真ファインの中から入
力モードが設定されると、ステップ５５０４において、
第４図にて前述したようなヘッダ情報が、所定の複数の
ヘッダ値の中からデフォルトに選択されてこれが付加さ
れる。これを同時にステップ５５０５では第２図に示さ
れたコントロールレジスタ５１にこのヘッダ情報がセッ
トされる。

その後、ステップ３５０６で、スキャナ２１Ｂの入力動
作を開始し、これに伴ってステップ５５０７では入力し
た画像データをスキャナ２１ＢとＦＬＣＤ２６との解像
度を調整するため、メインメモリ１３に一旦格納し、そ
の後ステップ５５０８でビデオメモリ５１にこの画像デ
ータを展開すると共に表示を行う。

次に、ステップ５５０９では、ユーザが表示画質を変更
するため例えば表示画面に表示されたコントロールシン
ボルをマウス等を用いて操作することにより表示状態を
変更していたか否かを判断し、変更された場合にはステ
ップ５５１０でこの変更に応じて上記複数のヘッダ値の
中から他のヘッダ値を選択し、ステップ５５１１でコン
トロールレジスタ５１にこのヘッダ情報をセットする。

ステップ５５０９で表示状態が変更されていないと判断
した場合には本処理を終了する。

第７図（Ｂ）はワードプロセッサ対応の文字入力モード
時の制御手順を示す。例えばキーボード２３における所
定のキー操作によって本処理が起動されると、ステップ
５５２１で表示画面の所定個所に入力用紙が表示される
。これに伴ってステップ５５２２では上述した複数のヘ
ッダ値の中からデフォルトに所定のヘッダ値が選択され
メモリの所定領域に付加される。さらに、ステップ５５
２３ではコントロールレジスタ５１にこのヘッダ値がセ
ットされる。

その後、ステップ５５２４でキー人力が行われると、こ
れに伴ってステップ５５２５でこのキー人力データがビ
デオメモリ４１に展開されると共に表示される。

次に、ステップ５５２６では、第７図（Ａ）の制御手順
と同様にして、ユーザによって表示状態が変更されたか
否かを判別し、変更された場合には、ステップ５５２７
でヘッダ値の変更を行い、ステ・ツブ５５２３に戻って
表示変更のためのレジスタ４４Ａへのヘッダ値のセット
を行う。表示状態が変更されていない場合は、ステップ
５５２８でキー人力が終了したか否かを判別し、終了し
ている場合には本処理を終了し、終了していない場合は
ステップ５５２４へ戻る。

第７図（Ｃ）はハードディスク１８やフロッピーディス
ク１９に格納されるファイルを表示するためのファイル
表示モードの制御手順を示す。

本処理が起動されると、ステップ５５３１でファイルの
ヘッダ情報を読出し、ステップ５５３２でファイルに付
加されているヘッダ情報をコントロールレジスタ５１に
セットする。これに続いてステップ５５３３で前述のよ
うに解像度の調整などを行うためにファイル内のデータ
をメモリ１３へ格納し、その後、ステップ５５３４でこ
れらデータをビデオメモリ４１に展開すると共に表示を
行う。さらに、ステップ５５３５〜５５３７では、第７
図ＦＡ）のステップ３５０９〜５５１１の処理と同様の
処理を行う。

第７図（Ｄ）は上記第７図（Ａ）〜（Ｃ１で示された各
制御手順に応じたＦＬＣＤインターフェースの動作を示
す。

すなわち、ＦＬＣＤインターフェース２７では、ステッ
プ５５４１でコントロールレジスタ５］の内容の変更が
あったり、温度に変化があった場合には、ステップ５５
４２でこの変更があったＨ値および／またはＴ、値の入
力を受け、ステップ５５４３でＭＮ値が再設定される。

従って、ステップ５５４４では、このＭ、Ｎ値に応じた
同期制御回路３９の動作が行われることになる。

第８図は第２図示の装置各部によって行われる表示動作
手順の一例を示す。

まず、ステップ５２０１にてスイッチＳｌおよびＳ２の
初期状態を設定する。ここでは、スイッチＳｔをＦＩＦ
Ｏ（Ａ）３６側にし、スイッチＳ２をＦＩＦＯ（Ｂ）　
３７側にしたが、これはどちらかに確定させればどちら
から始めても構わない。ステップ５２０２ではアドレス
カウンタ３８をクリアし、そのリフレッシュアドレスを
初期値、例えば“０”にする。次に、ステップ５２０３
でＲＥＦ／ＡＣＳを“１°゛にして全面リフレッシュサ
イクルが行われるようにする。また、リフレッシュまた
は部分書換えの１サイクル（ここでは１リフレツシユサ
イクル）内の転送ライン数を数えるためのカウンタをク
リアし、そのカウンタ値ＬＮを“０”にしておく。

次に、ステップ５２０５にて、最終ラインまでのリフレ
ッシュが終了してアドレスカウンタにキャリーが生じた
期間（帰線期間）中であるかどうかを判定し、その期間
中ならばステップ５２００Ａに戻るが、期間中でなけれ
ばステップ５２０６でＨＳＹＮＣが来るのを待つ。ＨＳ
ＹＮＣが来ると、リフレッシュラインアドレスで示され
るラインのデータをＦＬＣＤ２６へ転送する。ステップ
５２０８では１回の全面リフレッシュサイクルで転送す
るライン数Ｍ（設定部５３により設定されている）を終
了したかどうかを判定しており、ＬＮがＭより小さけれ
ばステップ５２０９へ移行し、アドレスカウンタ３８を
カウントアツプし、ステップ５２１０でＬＮを＋１歩進
してステップ５２０６へ戻る。これをＭライン転送する
まで繰返すわけであり、第３図に示した例においてはＭ
＝４であるからステップ３２０６〜５ｏｌｏのループを
４回繰返すことになる。

Ｍラインの転送が終了すると、ステップ５２１１ではＲ
ＥＦ／ＡＣ３を”０”にしてアクセスラインの書換えサ
イクルが行われるようにする。また、スイッチＳ１とス
イッチＳ２とのそれぞれの接続状態を逆転させ、ＦＩＦ
Ｏのアドレスサンプリングとラインアドレス出力の役目
を逆にする。次に、ステップ５２１２でアクセスライン
の書換えサイクル中の転送ライン数を数えるために、再
びカウンタ値ＬＮを“０”にしておく。ステップ５２１
３ではＦＩＦＯ（Ａ）　３ＢまたはＰＩＦＯ（Ｂ）　３
７のいずれか一方からサンプリングしたアドレスを読出
す。

ステップ５２１５ではＨＳＹＮＣが来るのを待ち、入来
した場合にはステップ３２１６で先程読比したアドレス
のラインのデータをＦＬＣＤ２６へ転送する。次に、ス
テップ５２１７でラインの転送がＮ（設定部５３で設定
されている）ライン分終了したかどうが判定する。すな
わち、ＬＮがＮより小さければステップ３２１８へ移り
、ＬＮを＋１歩進してステップ５２１３へ戻るようにし
、これをＮ９１２分終了するまで繰返す。Ｎ＝４である
場合にはステップ５２１３〜３２１８のループを４回繰
返すことになる。そして、Ｎライン終了すると再び全面
リフレッシュサイクルを実行するべく、ステップ５２０
３へ戻る。

以上述べてきたように、ビデオメモリ４１の内容を表示
するのは、ステップ５２０３から５２０８までの全面リ
フレッシュサイクルと、ステップ５２１１から５２１７
までのアクセスラインの書換えサイクルを繰返し、アド
レスカウンタ３７にキャリーが生じたときに全面リフレ
ッシュサイクルのラインを先頭に戻して信号を初期化す
ることで行われる。一方、ＣＰＵＩＩは表示した内容を
得るために、上記表示動作とは独立にビデオメモリ４１
からデータを読出したり書込んだりすれば良いわけであ
る。

以上述べてきたようにビデオメモリ４１からデータを読
出してＦＬＣＤ２６へ転送するのはコマンド解釈も不要
であり、比較的簡単な回路で構成できるのみならず、グ
ラフィックプロセッサ等を設けてコマンド解釈を行って
表示制御を行うよりも廉価に実現可能であり、システム
全体のコストダウンを図りながら性能の向上も可能であ
る。

（その他） なお、本発明は、以上述べた実施例にのみ限られること
なく、本発明の趣旨を逸脱しない範囲で適宜の変形が可
能であるのは勿論である。

例えば、上例のように設定された部分書換えのライン数
の範囲内等において、ＣＰＵＩＩにアクセスされたライ
ン数およびラインアクセス状態に応じ、リフレッシュサ
イクル間に行われる実際の部分書換えライン数Ｐを調整
するようにしてもよい。これによると、ｃｐｕｔｔがア
クセスしたラインの数等に応じて動的にＴゎ時間を調整
することで、例えばＣＰＵＩＩからあまりアクセスされ
ないときの無駄なライン書換えサイクルを省き、リフレ
ッシュレートを向上するようにすることができ、動作の
追従性とリフレッシュレートとの関係を動的に最適化で
きるようになる。

また、上例では温度情報および画像種類に基づいて動作
期間中に繰返し周期とリフレッシュサイクル／部分書換
えサイクルの比率の設定を行うようにしたが、当該設定
のタイミングは適宜窓めることができ、例えば帰線期間
に行うようにしてもよい。また、温度情報のみならずそ
の他の環境条件をも考慮してもよい。また、十分であれ
ば温度情報等の環境条件と画像種類の設定条件とのいず
れか一方に基づいて上記設定を行ってもよい。

［発明の効果１ 以上説明したように、本発明によれば、画面全体を順番
に書換えるサイクルとＣＰＵ等ホスト側からアクセスさ
れたラインを書換えるサイクルとを時分割に交互に行う
手段を設けることで、部分書込みするデータかどうかの
識別をコマンド等に応じて行う必要無く、一定のリフレ
ッシュレートを保つことができ、かつ書換えられたデー
タを直ちに表示することも可能になる。

また、上記二つのサイクルの繰返し周期と時間的割合を
可変にし設定可能としたことにより、動作温度１表示内
容等の違いによる影響を排除し、種々の場合での最適化
を図ることが可能となる。

従って、ＦＬＣデイスプレィを用いるシステムのソフト
ウェア等の仕様を一切変更せずに、画面の表示を図形や
カーソルの移動にも応答性高（追従させることができる
ようにもなり、さらにＦＬＣの特性を十二分に活用した
良好な表示を行うこともできる。また、システムからみ
たＣＲＴとＦＬＣとの互換性も保たれる。しかも単純な
回路構成で実現されるので、廉価にして高速の表示制御
を行うことが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例の表示制御装置を組み込んだ
情報処理装置全体のブロック構成図、第２図は本発明の
一実施例としてのＦＬＣＤインターフェースの構成を示
すブロック図、第３図は第２図示のＦＬＣＤインターフ
ェースの基本釣動作を説明するためのタイミングチャー
ト、第４図は第１図示の情報処理システムで処理される
データの構造の一例を示すブロック図、第５図は第２図
に示される温度制御回路が有する温度フラグテーブルを
示す概念図 第６図は第２図に示される設定部の構成例を示す概念図
、 第７図は第１図示の情報処理システムのＣＰＵによる制
御手順の一例を示すフローチャート、第８図は第２図示
の装置各部によって行われる表示動作手順の一例を示す
フローチャート、第９図は従来のＣＲＴインターフェー
スの構成を示すブロック図である。 １１・・・（：ＰＵ　　。 １２・・・システムバス、 １３・・・メインメモリ、 １４・・・ＤＭＡコントローラ、 １５・・・ＬＡＮインターフェース、 １６・・・ＬＡＮ、 １７・・・１１０装置、 １８・・・ハードディスク装置、 １９・・・フロッピーディスク装置、 ２０・・・ディスクインターフェース、２１Ａ・・・プ
リンタ。 ２１Ｂ・・・スキャナ、 ２２・・・インターフェース、 ２３・・・キーボード、 ２４・・・マウス、 ２５・・・インターフェース、 ２６・・・ＦＬＣＤ　（ＦＬ（：ディスプレイ）、２６
Ａ・・・パネル、 ２６Ｂ・・・温度センサ、 ２６Ｃ・・・温度制御回路、 ２６Ｄ・・・コントローラ、 ２６Ｅ・・・フラグレジスタ、 ２６Ｓ・・・切換えスイッチ、 ２７・・・ＦＬＣＤインターフェース、３１・・・アド
レスドライバ、 ３２・・・コントロールバスドライバ、３３、４３・・
・データバスドライバ、３５・・・アドレスセレクタ、 ３６・・・ＦＩＦＯ（Ａ）メモリ、 ３７・・・ＦＩＦＯ（Ｂ）メモリ、 ３８・・・アドレスカウンタ、 ３９・・・同期制御回路、 ４０・・・メモリコントローラ、 ４１・・・ビデオメモリ、 ４２・・・ドライバレシーバ、 ＳＬ、Ｓ２．Ｓ３・・・スイッチ、 ５１・・・コントロールレジスタ、 同 ５３・・・割合／−１ｉｎ’ｌ設定部。 第４ｚ 第５区 第 図 （Ｃ） 手糸売ネ市正書　（方式） 手続補正書 平成２年８月３０日

Claims (1)

【特許請求の範囲】
1. １）画素の表示状態を部分的に変更可能な表示装置の表
   示制御装置において、前記表示装置の画面全体の表示を
   更新する期間と表示内容に変更のある部分のみを更新す
   る期間と交互に行う手段、および環境条件と表示データ
   の種類の条件との少なくとも一方に基づいて前記２つの
   期間の時間的割合を設定する手段を具えたことを特徴と
   する表示制御装置。