JP2931363B2 - 表示制御装置および表示制御方法 - Google Patents

表示制御装置および表示制御方法

Info

Publication number
JP2931363B2
JP2931363B2 JP10562990A JP10562990A JP2931363B2 JP 2931363 B2 JP2931363 B2 JP 2931363B2 JP 10562990 A JP10562990 A JP 10562990A JP 10562990 A JP10562990 A JP 10562990A JP 2931363 B2 JP2931363 B2 JP 2931363B2
Authority
JP
Japan
Prior art keywords
display
scanning
data
refresh
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10562990A
Other languages
English (en)
Other versions
JPH0473618A (ja
Inventor
博 野々下
能嗣 山梨
謙三 伊奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10562990A priority Critical patent/JP2931363B2/ja
Publication of JPH0473618A publication Critical patent/JPH0473618A/ja
Application granted granted Critical
Publication of JP2931363B2 publication Critical patent/JP2931363B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、表示制御装置および表示制御方法に関し、
詳しくは、例えば強誘電性液晶を表示更新のための動作
媒体として用い電界の印加等によって更新された表示状
態を保持可能な表示素子を具えた表示装置のための表示
制御装置および表示制御方法に関する。
[従来の技術] 一般に、情報処理システムなどには、情報の視覚表示
機能を果す情報表示手段として表示装置が接続されてい
る。このような表示装置としてはCRTが広く利用されて
おり、このような情報処理装置に接続されるCRTのため
の表示制御装置の一例を第9図に示す。
図において、1はアドレスバスドライバ、2はコント
ロールバスドライバ、3はデータバスドライバであり、
それぞれ情報処理システムを構成する各機器間を信号接
続するためのシステムバス4に接続されている。5はデ
ータバスドライバ3を介して転送される表示データを記
憶するビデオメモリ、6は表示制御装置とCRTとの間の
データ転送のためのドライバ、7はCRTである。
ビデオメモリ5はデュアルポートのDRAM(ダイナミッ
クRAM)によって構成されており、表示データが直接書
き込まれる。ビデオメモリ5に書き込まれた表示データ
は、CRTC(CRTコントローラ)8によって順次読み出さ
れ、CRT7に表示される。
すなわち、表示データの書き込みのときは、図示しな
い情報処理システムのCPUがCRT7の表示エリアに対応す
るビデオメモリ5のアドレスをアクセスする。まず、そ
のアクセスの要求信号がコントロールバスドライバ2を
介してメモリコントローラ9に与えられ、この信号をCR
TC8から与えられるデータトランスファー要求信号また
はリフレッシュ要求信号とのアービトレーションを受け
る。これに応じて、CPUのメモリアクセス時には、メモ
リコントローラ9からアドレスセレクタ10にアドレス選
択信号が与えられ、CPUからのデータ書き込みのための
アクセスアドレスがアドレスドライバ1およびアドレス
セレクタ10を介してビデオメモリ5に与えられる。これ
に伴ない、そのビデオメモリ5には、メモリコントロー
ラ9からのDRAM制御信号と、データバスドライバ3を介
した表示データが与えられる。これにより、表示データ
がビデオメモリ5に書き込まれる。
一方、CRT7への表示は、CRTC8がドライバ6に同期信
号を与え、かつその同期信号に合わせて、CRTC8がメモ
リコントローラ9にデータトランスファー要求信号を与
えると共に、アドレスセレクタ10にデータトランスファ
ードレスを与えることにより実行される。
まず、データトランスファー要求信号がメモリコント
ローラ9にてアービトレーションを受け、これに応じて
アドレス選択信号がメモリコントローラ9からアドレス
セレクタ10に与えられると、CRTC8からのデータトラン
スファードレスがアドレスセレクタ10を介してビデオメ
モリ5に与えられる。また、そのビデオメモリ5にはメ
モリコントローラ9からDRAM制御信号が与えられ、これ
によりデータトランスファーサイクルが実行される。こ
のデータトランスファーサイクルとは、ビデオメモリ5
のライン(表示画面のラスターに相当する)単位のデー
タをビデオメモリ5内のシフトレジスタに転送すること
であり、1回のデータトランスファーサイクルによって
1ラインから数ライン分のデータをシフトレジスタに転
送できる。
そして、シフトレジスタに転送された表示データは、
ビデオメモリ5に与えられるCRTC8からのシリアルポー
ト制御信号によって、順次シフトレジスタから読み出さ
れてCRT7へ出力されて表示される。ビデオメモリ5から
の表示データの読み出しおよびこれに伴う表示は、表示
エリアに対応してその上部から下部へ1ラインずつ行な
われ、その1ライン中においては左端から右端への一定
の順番で行なう、いわゆる全面リフレッシュ動作によっ
て行なわれる。
このように、CRTの表示制御の場合には、ビデオメモ
リ5に対するCPUの書き込み動作と、CRTコントローラ8
によるビデオメモリ5からの表示データの読み出し表示
の動作がそれぞれ独立に実行される。
上述したようなCRT用の表示制御装置の場合、表示情
報を変更するなどのためのビデオメモリ5に対する表示
データの書き込みと、そのビデオメモリ5から表示デー
タを読み出して表示する動作が独立しているため、情報
処理システムのプログラムでは表示タイミング等を一切
考慮する必要がなく、任意のタイミングで所望の表示デ
ータを書き込むことができるという利点を有している。
ところが一方で、CRTは特に表示画面の厚み方向の長
さをある程度必要とするため全体としてその容積が大き
くなり、表示装置全体の小型化を図り難い。また、これ
により、このようなCRTを表示器として用いた情報処理
システムの使用にあたっての自由度、すなわち設置場
所,携帯性等の自由度が損われる。
この点を補うものとして液晶表示器(以下、LCDとい
う)を用いることができる。すなわち、LCDによれば、
表示装置全体の小型化(特に薄型化)を図ることができ
る。このようなLCDの中には、上述した強誘電性液晶
(以下、FLC:Ferroelectric Liquid Crystalという)の
液晶セルを用いた表示器(以下、FLCD:FLCディスプレイ
という)があり、その特長の1つは、その液晶セルが電
界の印加に対して表示状態の保存性を有することにあ
る。そのため、FLCDを駆動する場合には、CRTや他の液
晶表示器と異なり、表示画面の連続的なリフレッシュ駆
動の周期に時間的な余裕ができ、また、その連続的なリ
フレッシュ駆動とは別に、表示画面上の変更に当たる部
分のみの表示状態を更新する部分書き換え駆動が可能と
なる。したがって、このようなFLCDは他の液晶表示器と
比較して大画面の表示器とすることができる。
ここで、FLCDは、その液晶セルが充分に薄いものであ
り、その中の細長いFLCの分子は、電界の印加方向に応
じて第1の安定状態または第2の安定状態に配向し、電
界を切ってもそれぞれの配向状態を維持する。このよう
なFLCの分子と双安定性により、FLCDは記憶性を有す
る。このようなFLCおよびFLCDの詳細は、例えば特願昭6
2−76357号に記載されている。
[発明が解決しようとする課題] ところが、以上のような利点を有するFLCDを前述のCR
Tと同様の表示制御により情報処理システムの表示装置
として用いる場合、FLCの表示更新動作にかかる時間が
比較的遅いため、例えば、カーソル,文字入力,スクロ
ール等、即座にその表示が書き換えられらなければなら
ないような表示情報の変化に追従できないことがあっ
た。
これに対して、FLCDの特長の一つである部分書き換え
が可能であることを利用し、この処理を行うため、情報
処理システム側はこの処理であることを識別するための
情報を与える等を行なう構成もあるが、前述した表示画
面上における部分的な書き換え駆動を実現するために
は、情報処理システムにおける制御プログラムの大幅な
変更を余儀なくされていた。
本発明は、上述の観点に基づいてなされたものであ
り、画素の表示状態を部分的に変更可能なFLCディスプ
レイなどの表示装置を用いる情報処理システムのソフト
ウェアを大幅に変更することなく、動作温度などの環境
条件あるいは表示内容等に応じ、FLCディスプレイ等に
おける保存性を有効に利用しつつ、種々の場合でその最
適な制御を行うことが可能な表示制御装置および方法を
提供することを目的とする。
[課題を解決するための手段] かかる目的を達成するために、本発明は、画素の表示
状態を部分的に変更可能な表示装置(以下の実施例では
FLCD26)の表示制御装置(同じくCPU11およびFLCDイン
ターフェース27)において、 前記表示装置を構成する走査ラインを順次所定の間隔
で走査するリフレッシュ走査手段(アドレスカウンタ3
8、同期制御回路39、メモリコントローラ40)と、 前記表示装置を構成する走査ラインの任意の走査ライ
ンを指定して走査する部分走査手段(発生アドレス制御
部70、メモリコントロール40)と、 前記表示装置の環境条件と前記表示装置に表示される
表示データの種類との少なくとも一方に基づいて、前記
リフレッシュ走査手段による走査と前記部分走査手段に
よる走査との比率を設定する設定手段(割合/周期設定
部53)と、 該設定手段により設定された比率に基づき、前記リフ
レッシュ走査手段と前記部分走査手段とを切換える切換
手段(同期制御回路39、メモリコントローラ40)と、 を具えたことを特徴とする。
また、本発明は、画素の表示状態を部分的に変更可能
な表示装置の表示制御方法において、 前記表示装置の環境条件と前記表示装置に表示される
表示データの種類との少なくとも一方に基づいて、前記
表示装置を構成する走査ラインを順次所定の間隔で走査
するリフレッシュ走査手段による走査と、前記表示装置
を構成する走査ラインの任意の走査ラインを指定して走
査する部分走査手段による走査との比率を設定し、 当該設定された比率に基づき、前記リフレッシュ走査
手段と前記部分走査手段とを切換えることを特徴とす
る。
[作用] 本発明によれば、表示画面を構成する走査ラインを順
次所定の間隔で走査するリフレッシュ走査と、表示画面
を構成する走査ラインの任意の走査ラインを指定して走
査する部分走査(部分書き換えサイクル)とを行うこと
ができるとともに、環境条件と表示データの種類との少
なくとも一方に基づいて、リフレッシュ走査と部分走査
との比率を適切に可変設定し、当該設定された比率に基
づいて両者を適切に切換えるようにしたので、動作温度
などの環境条件あるいは表示内容等に応じ、FLCディス
プレイ等における保存性を有効に利用しつつ、種々の場
合でその最適な制御を行うことが可能となる。
[実施例] 以下、図面を参照して本発明を詳細に説明する。
(第1実施例) 第1図は本発明の一実施例に係る表示制御装置を組み
込んだ情報処理システム全体のブロック構成図である。
図において、11は情報処理システム全体を制御するCP
U、12はアドレスバス,コントロールバス,データバス
からなるシステムバス、13はプログラムを記憶したり、
ワーク領域として使われるメインメモリ、14はCPU11を
介さずにメモリとI/O機器間でデータの転送を行うDMAコ
ントローラ(Direct Memory Access Controller,以下DM
ACという)、15はイーサネット(XEROX社による)等のL
AN(ローカルネットワーク)16との間のLANインターフ
ェース、17はROM,SRAM,RS232C仕様のインタフェース等
からなるI/O機器接続用のI/O装置、18はハードディスク
装置、19はフロッピーディスク装置、20はハードディス
ク装置18やフロッピーディスク装置19のためのディスク
インターフェース、21Aは例えばレーザビームプリン
タ,インクジェットプリンタ等高解像度のプリンタ、21
Bは画像読取装置としてのスキャナ、22はプリンタ21Aお
よびスキャナ21Bのためのインターフェース、23は文
字,数字等のキャラクタその他の入力を行うためのキー
ボード、24はポインティングデバイスであるマウス、25
はキーボード23やマウス24のためのインターフェース、
26は例えば本出願人により特開昭63−243993号等におい
て開示された表示器を用いて構成できるFLCD(FLCディ
スプレイ)、27はFLCD26のためのFLCDインターフェース
である。
以上説明した各種機器などを接続してなる情報処理シ
ステムでは、一般にシステムのユーザーは、FLCD26の表
示画面に表示される各種情報に対応しながら操作を行
う。すなわち、LAN16,I/O 17に接続される外部機器,ハ
ードディスク18,フロッピーディスク19,スキャナ21B,キ
ーボード23,マウス24から供給される文字,画像情報な
ど、また、メインメモリ13に格納されユーザーのシステ
ム操作にかかる操作情報などがFLCD26の表示画面に表示
され、ユーザーはこの表示を見ながら情報の編集,シス
テムに対する指示操作を行う。ここで、上記各種機器な
どは、それぞれFLCD26に対して表示情報供給手段を構成
する。
第2図は本発明表示制御装置の一実施例としてのFLCD
インターフェース27の構成例を示すブロック図である。
図において、31はアドレスバスドライバ、32はコント
ロールバスドライバ、33,43はデータバスドライバであ
る。CPU11からのアドレスデータは、アドレスバスドラ
イバ31から、メモリコントローラ40およびアドレスセレ
クタ35の一方の入力部に与えられるとともに、第1のス
イッチS1の切り換えによってFIFO形態のメモリ36または
37に選択的に与えられて記憶される。すなわち、これら
メモリ36および37(以下、それぞれFIFO(A)およびFI
FO(B)ともいう)は、書き込んだ順番にデータを読み
出すFIFO(First In First Out)メモリであり、これら
のメモリ36および37に書き込まれたアドレスデータは、
第2のスイッチS2の切り換えによって選択的に読み出さ
れる。
これらのメモリ36または37から読み出されたアドレス
データと、後述するアドレスカウンタ38からのアドレス
データは、第3のスイッチS3の切り換えによって選択的
にアドレスセレクタ35の他方の入力部に与えられる。ア
ドレスカウンタ38は、画面全体をライン順次にリフレッ
シュするためのアドレスデータを発生するものであり、
そのアドレスデータの発生タイミングは同期制御回路39
によって制御される。この同期制御回路39は、前記スイ
ッチS1,S2およびS3の切り換え制御信号や後述するメモ
リコントローラ40へのデータトランスファ要求信号をも
発生する。
CPU11からのコントロール信号は、コントロールバス
ドライバ32からメモリコントローラ40に与えられ、その
メモリコントローラ40は、アドレスセレクタ35の制御信
号、および後述するビデオメモリ41の制御信号を発生す
る。また、アドレスセレクタ35は、メモリコントローラ
40からの制御信号に基づいて、当該アドレスセレクタ35
の入力部に与えられる2つのアドレスデータの一方を選
択してビデオメモリ41に与える。
ビデオメモリ41は表示データを記憶するものであり、
デュアルポートのDRAM(ダイナミックRAM)で構成され
ていて、前記データバスドライバ33を介して表示データ
の書き込みと読み出しを行う。ビデオメモリ41に書き込
まれた表示データは、ドライバレシーバ42を介してFLCD
26に転送されて表示される。また、そのドライバレシー
バ42は、FLCD26からの同期信号を同期制御回路39に与え
る。
データバスドライバ43を介し、画像の種類等に応じて
後述される部分書き換えとリフレッシュ駆動との割合な
どを設定するためのデータがコントロールレジスタ51に
与えられる。
FLCD26のFLCパネル26Aにはその温度を検出するための
温度センサ26Bが設けられており、温度制御回路26Cはこ
こで検出された温度に基づいてヒータなどを用いたFLC
パネル26Aの温度制御を行う。また、温度制御回路26C
は、検出される温度に基づき、第5図にて後述されるテ
ーブルを参照してフラグ値をフラグレジスタ26Eにセッ
トする。この際、FLCD26の制御を実行するコントローラ
26Dは、FLCD26の、例えば外装ケースに設けられユーザ
ーが操作可能な温度テーブル切換えスイッチ26Sの状態
に応じて上記参照されるテーブルを切換える。このスイ
ッチに応じてテーブルを設けることにより、フラグの数
を減少することができ、ハード構成を簡素化することが
できる。なお、上記スイッチの代わりにボリュームを設
け、これの値に応じて複数のテーブルを設けてもよい。
53は割合/周期設定部であり、コントロールレジスタ
51に格納される画像種類等の情報と、検出温度に係る情
報(温度フラグ)とに対応してFLCパネル26Aの駆動条件
(後述のリフレッシュサイクルおよび部分書換えサイク
ルの割合やそれらの繰返し周期)を選択するためのテー
ブルを格納したメモリを有した形態とすることができ
る。その形態としては、システム側からのテーブル内容
の書換えを前提としないものであればROMを、前提とす
るものであればRAMを用いることができる。そして、そ
のテーブルに従って同期制御回路39の動作を制御し、FL
Cパネル26Aの駆動を適切に行うことができるようにな
る。
以上の構成において、CPU11が表示の変更を行う場
合、所望するデータの書換えに対応するビデオメモリ41
のアドレス信号がアドレスバスドライバ31を介してメモ
リコントローラ40に与えられ、ここでCPU11のメモリア
クセス要求信号と同期制御回路39からのデータトランス
ファ要求信号とのアービトレーションが行われる。そし
てCPUアクセス側が権利を得るとメモリコントローラ40
はアドレスセレクタ35に対し、メモリ41へ与えるアドレ
スとしてCPUがアクセスしたアドレスを選択するよう切
換えを行う。これと同時にメモリコントローラ40からビ
デオメモリ41の制御信号が発生され、データバスドライ
バ33を介してデータの読書きが行われる。このとき、CP
UアクセスアドレスはスイッチS1を介してFIFO(A)36
またはFIFO(B)37に記憶され、後述する表示データの
転送の際利用される。このようにCPU11から見た表示で
データのアクセス方法は前述のCRTの場合と少しも変わ
らない。
また、ビデオメモリ41からデータを読出し、FLCD26へ
転送する場合、同期制御回路39からメモリコントローラ
40へデータトランスファ要求が発生され、ビデオメモリ
41に対するアドレスとしてアドレスカウンタ38またはFI
FO側アドレスがアドレスセレクタ35において選択される
とともに、メモリコントローラ40よりデータトランスフ
ァ用の制御信号が生成されることで、メモリセルからシ
フトレジスタへ該当アドレスのデータが転送され、シリ
アルポートの制御信号によりドライバ42へ出力される。
同期制御回路39では、FLCD26からの水平同期信号HSYN
Cに基づいて複数ラインを単位として画面をライン順次
に全面リフレッシュして行くサイクルとCPU11によりア
クセスされたラインの書換えを行う部分書換えサイクル
とを交互に生じさせるタイミングを生成する。ここで、
全面リフレッシュのサイクルとは表示画面上一番上のラ
イン(先頭ライン)から順次に下方へ向けて書換えを行
っていき、一番下のラインまで至ると再び先頭ラインに
戻って書換えを繰返して行くものである。また、アクセ
スラインの書換えサイクル(部分書換えサイクル)とは
そのサイクルの直前の所定時間内にCPU11からアクセス
されたラインを書き換えるものである。
このように、本例においては、基本的にはFLCディス
プレイ26の画面全面を順次リフレッシュして行く動作
と、表示内容の変更を行うべくCPU11によりアクセスさ
れたラインの書換えを行う動作とを時分割に交互に行う
が、さらにそれら動作の繰返し同期と1周期内における
それら動作の時間的比率とを画像データの種類や温度条
件等に応じて設定可能とする。
まず、第3図を用いてリフレッシュの動作とライン書
換えの動作とを時分割に交互に行う本例の基本的動作に
ついて説明する。ここでは、リフレッシュのサイクルを
4ラインを単位として、アクセスラインの書換えサイク
ルを3ラインを単位として行う場合の例を示す。
第3図において、REE/▲▼は全面リフレッシュ
のサイクルとアクセスラインの書換えサイクルとを交互
に生じさせるタイミングであり、“1"のときが全面リフ
レッシュのサイクルで、“0"のときがアクセスラインの
書換えサイクルであることを示す。また、Taは全面リフ
レッシュのサイクルの時間、Tbはアクセスラインの書換
えサイクルの時間を表わす。この例においては、Ta:Tb
=4:3としているが、要求されるリフレッシュレート等
によって最適な値を選ぶことができる。すなわち、Ta
割合を大きくすればリフレッシュレートと上げることが
でき、Tbの割合を大きくすれば部分的な変更の応答性を
良くすることができる。この態様については後述する。
FIFO(A)36およびFIFO(B)37の状態を説明する
に、スイッチS1がFIFO(A)36側に接続されると(状態
A/=1)、CPU11がアクセスするラインのアドレスはF
IFO(A)36にサンプリングされて記憶される。一方ス
イッチS1がFIFO(B)37側に接続されると(A/=
0)、CPU11がアクセスするラインアドレスがFIFO
(B)37に記憶される。また、スイッチS2がFIFO(A)
36側に接続されると(A/=1)、FIFO(A)36に記憶
されたアドレスが出力され、スイッチS2がFIFO(B)37
側に接続されると(A/=0)、FIFO(B)37に記憶さ
れたアドレスが出力される。
画面全体の1回のリフレッシュが完了し、FLCD26が垂
直同期信号VSYNCを出力したり、あるいはアドレスカウ
ンタ38にキャリーが生じるとアドレスカウンタ38がクリ
アされ、次の全面リフレッシュのサイクルで出力される
ラインは第0ラインに戻り、FLCD26より同期制御回路39
を介して与えられる水平同期信号HSYNC毎に“1",“2",
“3"と順次カウントアップしていく。この間にCPU11よ
りラインL1,L2,L3のアドレスがアクセスされると、スイ
ッチS1がFIFO(A)36に接続されているので、L1,L2,L3
のアドレスがここに記憶され、その後スイッチS2がFIFO
(A)36に接続された時点でL1,L2,L3のアドレスがここ
から出力され、出力ラインとしてL1,L2,L3が選ばれる。
ここで、スイッチS3の切換え信号は同期制御回路39から
のREF/▲▼として与えられ、ラインアクセスのサ
イクルでは出力ラインアドレスとしてFIFO(A),FIFO
(B)側に切換えられる。
そして、このときスイッチS1がFIFO(B)37側に接続
されているのでFIFO(B)37側にアクセスアドレスが記
憶される。REF/▲▼が“1"となると、スイッチS3
はアドレスカウンタ38側に切換えられ、リフレッシュ動
作を前サイクルの続きのラインから行う。第3図におい
ては、L3のライン出力後に前サイクルの続きである
“4",“5",“6",“7"のラインが出力されている。以下
同様にして、上述の動作を繰返すが、FIFOを2つ用意し
たのは一方でメモリアクセスされたアドレスをサンプリ
ングし、同時に他方でサンプリングしたアドレスを出力
することを矛盾無く、かつ効率よく実行するためであ
る。すなわち、アドレスのサンプリング期間は他方のFI
FOのアクセスラインの出力開始から全面リフレッシュサ
イクルの終了までであり、全面リフレッシュサイクルの
終了後、直前のサンプリング期間でサンプリングしたア
ドレスを出力するアクセスラインの書換えサイクルに入
ると同時に、他方のFIFOのアドレスサンプリング期間が
開始されることになる。
以上のように、本例の基本的動作ではリフレッシュサ
イクルとライン書換えのサイクルとを交互に繰返し、第
3図ではその繰返し周期を7ラインを1単位としてTa:T
b=4:3として説明したが、本例ではさらに温度等の環境
条件や表示するデータの種類、あるいはさらにFLCDの表
示デバイス素材の違い等に応じて要求されるリフレッシ
ュレート等によってTaとTbとの比率を変更可能とする。
すなわち、Taの割合(1リフレッシュサイクル内のライ
ン数Mに対応、すなわちTa=M×(HSYNCの周期))を
大きくすればリフレッシュレートを向上することがで
き、例えば低温時等FLC素子の応答性が低い場合やイメ
ージ画像を表示する場合においても良好な表示状態を得
ることができる。逆に、Tbの割合(1つの部分書換えサ
イクル内のライン数Nに対応、すなわちTb=N×(HSYN
Cの周期)を大とすれば部分的な表示の変更の応答性を
高くすることができ、高温時や文字等キャラクタの表示
時等、リフレッシュレートが高くなくてもよい場合に対
応できることになる。
また、本実施例では繰返し周期のライン数をも設定可
能とすることで、リフレッシュサイクルおよび部分書換
えの割合をより細かく変えることができるようにし、よ
り細やかな最適化を図るようにする。例えば、リフレッ
シュレートを優先させなければならない、もしくは優先
したい場合に、繰返し周期のライン数を40ラインにして
Ta:Tb=4:1とすれば、全面リフレッシュを32ライン分行
ってアクセスラインの書換えを8ライン行うことができ
る。また、部分書換えを優先できる、もしくは優先した
い場合は繰返し周期のライン数を10ラインにしてTa:Tb
=3:2とすれば、全面リフレッシュを6ライン分行って
アクセスラインの書換えを4ライン行うことができる。
第4図は第1図示のシステムで処理されるデータの構
造の一例を示す。1単位のデータは、管理領域CAとデー
タ領域Dとから成り、データ領域に文字・数字等のキャ
ラクタ列からなるデータや、線画、自然画、写真等のデ
ータが展開される。管理領域CAには、その展開されたデ
ータについての管理情報(例えばデータサイズや文字デ
ータの場合のピッチその他の情報)の領域CTRLと画像種
類を示すヘッダ情報の領域HAとが設けられる。
ユーザがキーボード23を用いて文書等を入力する際に
は、データがキャラクタ列等でなるものであることを示
すための情報が領域HAに設けられ、編集その他のための
管理情報が領域CTRLに付加される。また、スキャナ21B
を用いて入力を行う場合には、当該読取りに際して設定
されるモード(文字列を読取るための文字モード、写真
を読取るための写真モード、写真を鮮明に読取るための
写真ファインモード等)の情報がヘッダ情報領域HAに、
その他の管理情報が領域CTRLに展開される。そして、そ
のように設定された管理領域CAを付加したデータが、ハ
ードディスクやフロッピーディスクにファイルの形態で
登録されることになる。
本例においては、スキャナ21B等から入力されたイメ
ージ、キーボード23等から入力された文字、ハードディ
スクやプロッピーディスクから読出したファイルの表示
に際しては、ヘッダ情報領域から画像種類を示す情報を
取出し、これをヘッダ情報Hとして第2図のコントロー
ルレジスタ51に格納するようにする。また、ユーザによ
るヘッダ情報領域HAの内容の書換えも可能とし、ユーザ
による表示画質の選択も可能とする。
第5図は第2図に示される温度制御回路26Cが有する
温度フラグテーブルを示す概念図であり、同図から明ら
かなように、2ビットで構成される4種類のフラグは、
温度センサ26Bが検出する温度およびスイッチ26Sの状態
の応じて選択され、フラグレジスタ26Eにセットされ
る。スイッチ26Sは、前述のようにユーザによって操作
されるものであり、ユーザは画質などに応じてスイッチ
26Sの状態をAまたはBに切換えることができる。
第6図は画像種類(文字,線画,自然画,写真,写真
ファイン等)を示すヘッダ情報Hと温度情報THとに応じ
て最適の繰返し周期およびリフレッシュサイクル/部分
書換えサイクルの割当(比率)を選択するための設定部
53の構成例を示す。図に示すように、設定部53は、画像
種類別のヘッダ情報H1,H2,…,HYと、温度フラグに対応
した情報TH1,TH2,…THX(本例では4種類)との組合せ
に応じてM値(1リフレッシュサイクル内のライン数)
およびN値(1つの部分書換えサイクル内のライン数)
を格納したテーブルを有している。
従って、表示制御動作(第8図)の期間中にそのとき
のヘッダ情報Hおよび温度情報THに応じていずれかのM
値,N値が読出され、これに応じて同期制御回路39内のカ
ウンタ(不図示)が同期信号HSYNCをカウントし、信号R
EF/▲▼を出力する。そしてそのようなM値とN
値との組合せによって繰返し周期(=(M+N)×(HS
YNCの周期))と割合(Ta:Tb=M:N)とが定められるこ
とになる。
第7図(A)〜(C)は、それぞれ本発明の一実施例
に関し、第1図に示される情報処理システムでのユーザ
ーの操作に伴ったCPU11による制御手順を示すフローチ
ャート、また、第7図(D)は上記制御手順に伴うFLCD
インタフェース27の動作手順を示すフローチャートであ
る。
第7図(A)はスキャナ21Bによるイメージ入力モー
ドおよびこの入力データのFLCD26による表示の際の制御
手順を示す。ステップS501においてFLCD26の表示画面上
のスキャナアイコンが例えばユーザがマウス24を操作す
ることにより選択されると、ステップS502で表示画面の
所定の個所に入力画像を表示するためのウィンドウをオ
ープンする。さらに、ステップS503でスキャナ21Bによ
って入力する画像に応じ、ユーザーにより文字,写真,
写真ファインの中から入力モードが設定されると、ステ
ップS504において、第4図にて前述したようなヘッダ情
報が、所定の複数のヘッダ値の中からデフォルトに選択
されてこれが付加される。これと同時にステップS505で
は第2図に示されたコントロールレジスタ51にこのヘッ
ダ情報がセットされる。
その後、ステップS506で、スキャナ21Bの入力動作を
開始し、これに伴ってステップS507では入力した画像デ
ータをスキャナ21BとFLCD26との解像度を調整するた
め、メインメモリ13に一旦格納し、その後ステップS508
でビデオメモリ51にこの画像データを展開すると共に表
示を行う。
次に、ステップS509では、ユーザが表示画質を変更す
るため例えば表示画面に表示されたコントロールシンボ
ルをマウス等を用いて操作することにより表示状態を変
更していたか否かを判断し、変更された場合にはステッ
プS510でこの変更に応じて上記複数のヘッダ値の中から
他のヘッダ値を選択し、ステップS511でコントロールレ
ジスタ51にこのヘッダ情報をセットする。ステップS509
で表示状態が変更されていないと判断した場合には本処
理を終了する。
第7図(B)はワードプロセッサ対応の文字入力モー
ド時の制御手順を示す。例えばキーボード23における所
定のキー操作によって本処理が起動されると、ステップ
S521で表示画面の所定個所に入力用紙が表示される。こ
れに伴ってステップS522では上述した複数のヘッダ値の
中からデフォルトに所定のヘッダ値が選択されメモリの
所定領域に付加される。さらに、ステップS523ではコン
トロールレジスタ51にこのヘッダ値がセットされる。
その後、ステップS524でキー入力が行われると、これ
に伴ってステップS525でこのキー入力データがビデオメ
モリ41に展開されると共に表示される。
次に、ステップS526では、第7図(A)の制御手段と
同様にして、ユーザによって表示状態が変更されたか否
かを判別し、変更された場合には、ステップS527でヘッ
ダ値の変更を行い、ステップS523に戻って表示変更のた
めのコントロールレジスタ51へのヘッダ値のセットを行
う。表示状態が変更されていない場合は、ステップS528
でキー入力が終了したか否かを判別し、終了している場
合には本処理を終了し、終了していない場合にはステッ
プS524へ戻る。
第7図(C)はハードディスク18やフロッピーディス
ク19に格納されるファイルを表示するためのファイル表
示モードの制御手順を示す。
本処理が起動されると、ステップS531でファイルのヘ
ッダ情報を読出し、ステップS532でファイルに付加され
ているヘッダ情報をコントロールレジスタ51にセットす
る。これに続いてステップS533で前述のように解像度の
調整などを行うためにファイル内のデータをメモリ13へ
格納し、その後、ステップS534でこれらデータをビデオ
メモリ41に展開すると共に表示を行う。さらに、ステッ
プS535〜S537では、第7図(A)のステップS509〜S511
の処理と同様の処理を行う。
第7図(D)は上記第7図(A)〜(C)で示された
各制御手順に応じたFLCDインターフェースの動作を示
す。
すなわち、FLCDインターフェース27では、ステップS5
41でのコントロールレジスタ51の内容の変更があった
り、温度に変更があった場合には、ステップS542でこの
変更があったH値および/またはTH値の入力を受け、ス
テップS543でM,N値が再設定される。従って、ステップS
544では、このM,N値に応じた同期制御回路39の動作が行
われることになる。
第8図は第2図示の装置各部によって行われる表示動
作手順の一例を示す。
まず、ステップS201にてスイッチS1およびS2の初期状
態を設定する。ここでは、スイッチS1をFIFO(A)36側
にし、スイッチS2をFIFO(B)37側にしたが、これはど
ちらかに確定させればどちらから始めても構わない。ス
テップS202ではアドレスカウンタ38をクリアし、そのリ
フレッシュアドレスを初期値、例えば“0"にする。次
に、ステップS203でREF/▲▼を“1"にして全面リ
フレッシュサイクルが行われるようにする。また、リフ
レッシュまたは部分書換えの1サイクル(ここでは1リ
フレッシュサイクル)内の転送ライン数を数えるための
カウンタをクリアし、そのカウンタ値LNを“0"にしてお
く。
次にステップS205にて、最終ラインまでのリフレッシ
ュが終了してアドレスカウンタにキャリーが生じた期間
(帰線期間)中であるかどうかを判定し、その期間中な
らばステップS200Aに戻るが、期間中でなければステッ
プS206でHSYNCが来るのを待つ。HSYNCが来ると、リフレ
ッシュラインアドレスで示されるラインのデータをFLCD
26へ転送する。ステップS208では1回の全面リフレッシ
ュサイクルで転送するライン数M(設定部53により設定
されている)を終了したかどうかを判定しており、LNが
Mより小さければステップS209へ移行し、アドレスカウ
ンタ38をカウントアップし、ステップS210でLNを+1歩
進してステップS206へ戻る。これをMライン転送するま
で繰返すわけであり、第3図に示した例においてはM=
4であるからステップS206〜S210のループを4回繰返す
ことになる。
Mラインの転送が終了すると、ステップS211ではREF/
▲▼を“0"にしてアクセスラインの書換えサイク
ルが行われるようにする。また、スイッチS1とスイッチ
S2とのそれぞれの接続状態を逆転させ、FIFOのアドレス
サンプリングとラインアドレス出力の役目を逆にする。
次に、ステップS212でアクセスラインの書換えサイクル
中の転送ライン数を数えるために、再びカウンタ値LNを
“0"にしておく。ステップS213ではFIFO(A)36または
FIFO(B)37のいずれか一方からサンプリングしたアド
レスを読出す。
ステップS215ではHSYNCが来るのを待ち、入来した場
合にはステップS216で先程読出したアドレスのラインの
データをFLCD26へ転送する。次に、ステップS217でライ
ンと転送がN(設定部53で設定されている)ライン分終
了したかどうか判定する。すなわちLNがNより小さけれ
ばステップS218へ移り、LNを+1歩進してステップS213
へ戻るようにし、これをNライン分終了するまで繰返
す。N=4である場合にはステップS213〜S218のループ
を4回繰返すことになる。そして、Nライン終了すると
再び全面リフレッシュサイクルを実行するべく、ステッ
プS203へ戻る。
以上述べてきたように、ビデオメモリ41の内容を表示
するのは、ステップS203からS208までの全面リフレッシ
ュサイクルと、ステップS211からS217までのアクセスラ
インの書換えサイクルを繰返し、アドレスカウンタ38に
キャリーが生じたときに全面リフレッシュサイクルのラ
インを先頭に戻して信号を初期化することで行われる。
一方、CPU11は表示した内容を得るために、上記表示動
作とは独立にビデオメモリ41からデータを読出したり書
込んだりすれば良いわけである。
以上述べてきたようにビデオメモリ41からデータを読
出してFLCD26へ転送するのはコマンド解釈も不要であ
り、比較的簡単な回路で構成できるのみならず、グラフ
ィックプロセッサ等を設けてコマンド解釈を行って表示
制御を行うよりも廉価に実現可能であり、システム全体
のコストダウンを図りながら性能の向上も可能である。
(その他) なお、本発明は、以上述べた実施例にのみ限られるこ
となく、本発明の趣旨を逸脱しない範囲で適宜の変形が
可能であるのは勿論である。
例えば、上例のように設定された部分書換えのライン
数の範囲内等において、CPU11にアクセスされたライン
数およびラインアクセス状態に応じ、リフレッシュサイ
クル間に行われる実際の部分書換えライン数Pを調整す
るようにしてもよい。これによると、CPU11がアクセス
したラインの数等に応じて動的にTb時間を調整すること
で、例えばCPU11からあまりアクセスされないときの無
駄なライン書換えサイクルを省き、リフレッシュレート
を向上するようにすることができ、動作の追従性とリフ
レッシュレートとの関係を動的に最適化できるようにな
る。
また、上例では温度情報および画像種類に基づいて動
作期間中に繰返し周期とリフレッシュサイクル/部分書
換えサイクルの比率の設定を行うようにしたが、当該設
定のタイミングは適宜定めることができ、例えば帰線期
間に行うようにしてもよい。また、温度情報のみならず
その他の環境条件をも考慮してもよい。また、十分であ
れば温度情報等の環境条件と画像種類の設定条件とのい
ずれか一方に基づいて上記設定を行ってもよい。
[発明の効果] 以上説明したように、本発明によれば、表示画面を構
成する走査ラインを順次所定の間隔で走査するリフレッ
シュ走査と、表示画面を構成する走査ラインの任意の走
査ラインを指定して走査する部分走査(部分書換えサイ
クル)とを行うことができるとともに、環境条件と表示
データの種類との少なくとも一方に基づいて、リフレッ
シュ走査と部分走査との比率を適切に可変設定し、当該
設定されと比率に基づいて両者を適切に切換えるように
したので、動作温度などの環境条件あるいは表示内容等
に応じ、FLCディスプレイ等における保存性を有効に利
用しつつ、種々の場合でその最適な制御を行うことが可
能となる。
従って、FLCディスプレイを用いるシステムのソフト
ウェア等の仕様を一切変更せずに、環境条件の変化や、
図形,カーソルの移動にも画面の表示を応答性高く追従
させることができるようにもなり、さらにFLCの特性を
十二分に活用した良好な表示を行うこともできる。ま
た、システムからみたCRTとFLCとの互換性も保たれる。
しかも単純な回路構成で実現されるので、廉価にして高
速の表示制御を行うことが可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例の表示制御装置を組み込んだ
情報処理装置全体のブロック構成図、 第2図は本発明の一実施例としてFLCDインターフェース
の構成を示すブロック図、 第3図は第2図示のFLCDインターフェースの基本的動作
を説明するためのタイミングチャート、 第4図は第1図示の情報処理システムで処理されるデー
タの構造の一例を示すブロック図、 第5図は第2図に示される温度制御回路が有する温度フ
ラグテーブルを示す概念図 第6図は第2図に示される設定部の構成例を示す概念
図、 第7図は第1図示の情報処理システムのCPUによる制御
手順の一例を示すフローチャート、 第8図は第2図示の装置各部によって行われる表示動作
手順の一例を示すフローチャート、 第9図は従来のCRTインターフェースの構成を示すブロ
ック図である。 11……CPU、 12……システムバス、 13……メインメモリ、 14……DMAコントローラ、 15……LANインターフェース、 16……LAN、 17……I/O装置、 18……ハードディスク装置、 19……フロッピーディスク装置、 20……ディスクインターフェース、 21A……プリンタ、 21B……スキャナ、 22……プリンタインターフェース、 23……キーボード、 24……マウス、 25……キーインターフェース、 26……FLCD(FLCディスプレイ)、 26A……パネル、 26B……温度センサ、 26C……温度制御回路、 26D……コントローラ、 26E……フラグレジスタ、 26S……切換えスイッチ、 27……FLCDインターフェース、 31……アドレスドライバ、 32……コントロールバスドライバ、 33,43……データバスドライバ、 35……アドレスセレクタ、 36……FIFO(A)メモリ、 37……FIFO(B)メモリ、 38……アドレスカウンタ、 39……同期制御回路、 40……メモリコントローラ、 41……ビデオメモリ、 42……ドライバレシーバ、 S1,S2,S3……スイッチ、 51……コントロールレジスタ、 53……割合/周期設定部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−149933(JP,A) 特開 昭63−65425(JP,A) (58)調査した分野(Int.Cl.6,DB名) G02F 1/133 G09G 3/36 G09G 3/20 H04N 5/66

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】画素の表示状態を部分的に変更可能な表示
    装置の表示制御装置において、 前記表示装置を構成する走査ラインを順次所定の間隔で
    走査するリフレッシュ走査手段と、 前記表示装置を構成する走査ラインの任意の走査ライン
    を指定して走査する部分走査手段と、 前記表示装置の環境条件と前記表示装置に表示される表
    示データの種類との少なくとも一方に基づいて、前記リ
    フレッシュ走査手段による走査と前記部分走査手段によ
    る走査との比率を設定する設定手段と、 該設定手段により設定された比率に基づき、前記リフレ
    ッシュ走査手段と前記部分走査手段とを切換える切換手
    段と、 を具えたことを特徴とする表示制御装置。
  2. 【請求項2】前記環境条件が温度条件であることを特徴
    とする特許請求の範囲第1項記載の表示制御装置。
  3. 【請求項3】前記比率が、走査ラインの数であることを
    特徴とする特許請求の範囲第1項または第2項記載の表
    示制御装置。
  4. 【請求項4】画素の表示状態を部分的に変更可能な表示
    装置の表示制御方法において、 前記表示装置の環境条件と前記表示装置に表示される表
    示データの種類との少なくとも一方に基づいて、前記表
    示装置を構成する走査ラインを順次所定の間隔で走査す
    るリフレッシュ走査手段による走査と、前記表示装置を
    構成する走査ラインの任意の走査ラインを指定して走査
    する部分走査手段による走査との比率を設定し、 当該設定された比率に基づき、前記リフレッシュ走査手
    段と前記部分走査手段とを切換える ことを特徴とする表示制御方法。
  5. 【請求項5】前記環境条件が温度条件であることを特徴
    とする特許請求の範囲第4項記載の表示制御方法。
  6. 【請求項6】前記比率が、走査ラインの数であることを
    特徴とする特許請求の範囲第4項または第5項記載の表
    示制御方法。
JP10562990A 1990-04-20 1990-04-20 表示制御装置および表示制御方法 Expired - Fee Related JP2931363B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10562990A JP2931363B2 (ja) 1990-04-20 1990-04-20 表示制御装置および表示制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10562990A JP2931363B2 (ja) 1990-04-20 1990-04-20 表示制御装置および表示制御方法

Publications (2)

Publication Number Publication Date
JPH0473618A JPH0473618A (ja) 1992-03-09
JP2931363B2 true JP2931363B2 (ja) 1999-08-09

Family

ID=14412769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10562990A Expired - Fee Related JP2931363B2 (ja) 1990-04-20 1990-04-20 表示制御装置および表示制御方法

Country Status (1)

Country Link
JP (1) JP2931363B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0558342B1 (en) * 1992-02-28 1997-08-20 Canon Kabushiki Kaisha Display control apparatus and method
KR100840316B1 (ko) * 2001-11-26 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
US7375723B2 (en) * 2003-06-10 2008-05-20 Samsung Electronics Co., Ltd. Display device and method of compensating primary image data to increase a response speed of the display

Also Published As

Publication number Publication date
JPH0473618A (ja) 1992-03-09

Similar Documents

Publication Publication Date Title
US5552802A (en) Display control device
EP0525786B1 (en) Display control apparatus
JP3184613B2 (ja) 表示制御装置及び方法
US5644332A (en) Apparatus and method for controlling drive of a display device in accordance with the number of scanning lines to be updated
JPH0580720A (ja) 表示制御装置
JP2931363B2 (ja) 表示制御装置および表示制御方法
JP3164576B2 (ja) 表示制御装置および表示制御方法
JP2931364B2 (ja) 表示制御装置および表示制御方法
JP2934277B2 (ja) 表示制御装置及び表示制御方法
JP3245230B2 (ja) 表示制御装置および表示制御方法
JP2880245B2 (ja) 表示制御装置
JPH0566733A (ja) 表示制御装置
JP3043378B2 (ja) 表示制御装置および表示制御方法
JP3214871B2 (ja) 表示制御装置および方法
JPH043119A (ja) 表示制御装置
JP3229341B2 (ja) 表示制御装置および表示制御方法
JP3187082B2 (ja) 表示制御装置および表示制御方法
JP3140803B2 (ja) 表示制御装置および表示制御方法
JP3043377B2 (ja) 表示制御装置および表示制御方法
JP3043379B2 (ja) 表示制御装置および表示制御方法
JPH0566732A (ja) 表示制御装置
JPH08328514A (ja) 情報処理装置
JP3043376B2 (ja) 表示制御装置
JP3264520B2 (ja) 表示制御装置
JPH064042A (ja) 表示制御装置及び方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees