JP3184613B2 - 表示制御装置及び方法 - Google Patents
表示制御装置及び方法Info
- Publication number
- JP3184613B2 JP3184613B2 JP16294692A JP16294692A JP3184613B2 JP 3184613 B2 JP3184613 B2 JP 3184613B2 JP 16294692 A JP16294692 A JP 16294692A JP 16294692 A JP16294692 A JP 16294692A JP 3184613 B2 JP3184613 B2 JP 3184613B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- display screen
- power
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S345/00—Computer graphics processing and selective visual display systems
- Y10S345/904—Display with fail/safe testing feature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表示制御装置及び方法
に関し、詳しくは、例えば強誘電性液晶を表示更新のた
めの動作媒体として用い電界の印加等によって更新され
た表示状態を保持可能な表示素子を具えた表示装置のた
めの表示制御装置及び方法に関する。
に関し、詳しくは、例えば強誘電性液晶を表示更新のた
めの動作媒体として用い電界の印加等によって更新され
た表示状態を保持可能な表示素子を具えた表示装置のた
めの表示制御装置及び方法に関する。
【０００２】
【従来の技術】一般に、情報処理システムなどには、情
報の視覚表示機能を果たす情報表示手段として表示装置
が接続されている。このような表示装置としてはＣＲＴ
が広く利用されていたが、ＣＲＴは特に表示画面の厚み
方向の長さをある程度必要とするため全体としてその容
積が大きくなり、表示装置全体の小型化を図り難い。ま
たこれにより、このようなＣＲＴを表示器として用いた
情報処理システムの使用にあたっての自由度、すなわち
設置場所、携帯性等の自由度が損なわれる。
報の視覚表示機能を果たす情報表示手段として表示装置
が接続されている。このような表示装置としてはＣＲＴ
が広く利用されていたが、ＣＲＴは特に表示画面の厚み
方向の長さをある程度必要とするため全体としてその容
積が大きくなり、表示装置全体の小型化を図り難い。ま
たこれにより、このようなＣＲＴを表示器として用いた
情報処理システムの使用にあたっての自由度、すなわち
設置場所、携帯性等の自由度が損なわれる。
【０００３】この点を補うものとして液晶表示器（以
下、ＬＣＤという）を用いることができる。すなわち、
ＬＣＤによれば表示装置全体の小型化（特に薄型化）を
図ることができる。このようなＬＣＤの中には、強誘電
性液晶（以下、ＦＬＣ：Ferroelectric Liquid Crystal
という）の液晶セルを用いた表示器（以下ＦＬＣＤ：Ｆ
ＬＣディスプレイという）があり、その特長の１つは、
その液晶セルの表示状態の保存性にある。そのため、Ｆ
ＬＣＤを駆動する場合には、ＣＲＴや他の液晶表示器と
異なり、表示画面の連続的なリフレッシュ駆動の周期に
時間的余裕ができ、また、その連続的なリフレッシュ駆
動とは別に、表示画面上の変更に当たる部分のみの表示
状態を更新する部分書き変え駆動が可能となる。したが
って、このようなＦＬＣＤは他の液晶表示器と比較して
大画面の表示器とすることができる。
下、ＬＣＤという）を用いることができる。すなわち、
ＬＣＤによれば表示装置全体の小型化（特に薄型化）を
図ることができる。このようなＬＣＤの中には、強誘電
性液晶（以下、ＦＬＣ：Ferroelectric Liquid Crystal
という）の液晶セルを用いた表示器（以下ＦＬＣＤ：Ｆ
ＬＣディスプレイという）があり、その特長の１つは、
その液晶セルの表示状態の保存性にある。そのため、Ｆ
ＬＣＤを駆動する場合には、ＣＲＴや他の液晶表示器と
異なり、表示画面の連続的なリフレッシュ駆動の周期に
時間的余裕ができ、また、その連続的なリフレッシュ駆
動とは別に、表示画面上の変更に当たる部分のみの表示
状態を更新する部分書き変え駆動が可能となる。したが
って、このようなＦＬＣＤは他の液晶表示器と比較して
大画面の表示器とすることができる。
【０００４】ここで、ＦＬＣＤは、その液晶セルが充分
に薄いものであり、その中の細長いＦＬＣの分子は、電
界の印加方向に応じて第１の安定状態または第２の安定
状態に配向し、電界を切ってもそれぞれの配向状態を維
持する。このようなＦＬＣの分子の双安定性により、Ｆ
ＬＣＤは記憶性を有する。このようなＦＬＣおよびＦＬ
ＣＤの詳細は、例えば特開昭６３ー２４３９１９号に記
載されている。
に薄いものであり、その中の細長いＦＬＣの分子は、電
界の印加方向に応じて第１の安定状態または第２の安定
状態に配向し、電界を切ってもそれぞれの配向状態を維
持する。このようなＦＬＣの分子の双安定性により、Ｆ
ＬＣＤは記憶性を有する。このようなＦＬＣおよびＦＬ
ＣＤの詳細は、例えば特開昭６３ー２４３９１９号に記
載されている。
【０００５】
【発明が解決しようとしている課題】ところが、ＦＬＣ
Ｄは以上のような特長を有するために、それがかえって
次のような欠点となってしまう。例えば、電源を投入す
ると、前の電源切断時の画面が記憶されており、一瞬そ
れが表示されその後に立ち上げ画面が表示される。ま
た、電源を切断している時でも液晶の表示面に外光が照
射されると液晶表示器が動作していないにもかかわらず
電源切断時に記憶された画面が見えてしまうといったこ
とが起こる。
Ｄは以上のような特長を有するために、それがかえって
次のような欠点となってしまう。例えば、電源を投入す
ると、前の電源切断時の画面が記憶されており、一瞬そ
れが表示されその後に立ち上げ画面が表示される。ま
た、電源を切断している時でも液晶の表示面に外光が照
射されると液晶表示器が動作していないにもかかわらず
電源切断時に記憶された画面が見えてしまうといったこ
とが起こる。
【０００６】
【課題を解決するための手段】そのために本発明の表示
制御装置は、表示データを格納する格納手段と、前記格
納手段に格納された表示データを表示手段に表示する表
示制御手段と、前記表示手段の表示画面のクリアを指示
する指示信号を検出する検出手段と、前記検出手段によ
り前記指示信号を検出したとき、前記格納手段に所定の
値を書き込むデータ書き換え手段と、前記格納手段に格
納された前記所定の値を前記表示手段に表示することに
より、前記表示手段の表示画面をクリアする制御手段と
を有する。また、本発明の表示制御方法は、所定の信号
を受信し、前記信号に応じて表示画面をクリアするため
の所定のデータをメモリに書き込み、前記メモリに書き
込まれたデータに基づき表示装置に表示を行い、前記信
号に応じた処理を実行する。
制御装置は、表示データを格納する格納手段と、前記格
納手段に格納された表示データを表示手段に表示する表
示制御手段と、前記表示手段の表示画面のクリアを指示
する指示信号を検出する検出手段と、前記検出手段によ
り前記指示信号を検出したとき、前記格納手段に所定の
値を書き込むデータ書き換え手段と、前記格納手段に格
納された前記所定の値を前記表示手段に表示することに
より、前記表示手段の表示画面をクリアする制御手段と
を有する。また、本発明の表示制御方法は、所定の信号
を受信し、前記信号に応じて表示画面をクリアするため
の所定のデータをメモリに書き込み、前記メモリに書き
込まれたデータに基づき表示装置に表示を行い、前記信
号に応じた処理を実行する。
【０００７】
【作用】上記構成により、所定の信号を受信した時に、
前記信号の受信に応じて表示画面をクリアするための所
定のデータをメモリに書き込み、書き込んだデータを読
み出して表示することにより表示画面の初期化を行う。
前記信号の受信に応じて表示画面をクリアするための所
定のデータをメモリに書き込み、書き込んだデータを読
み出して表示することにより表示画面の初期化を行う。
【０００８】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【０００９】図１は、本発明の一実施例にかかる表示制
御装置を具えたＦＬＣ表示装置を各種文字、画像情報等
の表示装置として用いた情報処理システムのブロック図
である。
御装置を具えたＦＬＣ表示装置を各種文字、画像情報等
の表示装置として用いた情報処理システムのブロック図
である。
【００１０】図において、１１は情報処理システム全体
の制御を実行するＣＰＵ、１３はＣＰＵ１１が実行する
プログラムを記憶したり、この実行の際にワーク領域と
して用いられるメインメモリ、１４はＣＰＵ１１の制御
を介さずにメインメモリ１３と本システムを構成する各
種機器との間でデータの転送を行うＤＭＡコントローラ
（Direct Memory Access Controller 以下ＤＭＡＣとい
う）である。１５はイーサネット（ＸＥＲＯＸ社によ
る）等のＬＡＮ（ローカルエリアネットワーク）１６と
本システムとの間のＬＡＮインタフェース、１７はＲＯ
Ｍ、ＳＲＡＭ，ＲＳ２３２Ｃ方式インターフェースなど
を有した入出力装置（以下Ｉ／Ｏという）である。Ｉ／
Ｏ１７には各種外部機器を接続可能である。１８および
１９は外部記憶装置としてのそれぞれハードディスク装
置およびフロッピーディスク装置、２０はハードディス
ク装置１８やフロッピーディスク装置１９と本システム
との間で信号接続を行うためのディスクインタフェース
である。２１は比較的高解像度の記録を行うことが可能
なインクジェットプリンタ、レーザービームプリンタ等
によって構成することが出来るプリンタ、２２はプリン
タ２１と本システムとの間で信号接続を行うためのプリ
ンタインタフェースである。２３は各種文字等のキャラ
クタ情報、制御情報などを入力するためのキーボード、
２４はポインティングデバイスとしてのマウス、２５は
キーボード２３およびマウス２４と本システムとの間で
信号接続を行うためのキーインタフェースである。２６
は、本発明の一実施例にかかる表示制御装置としてのＦ
ＬＣＤインタフェース２７によって、その表示が制御さ
れるＦＬＣ表示装置（以下、ＦＬＣＤという）であり、
上述の強誘電性液晶をその表示動作媒体とする表示画面
を有する。１２は上記各機器間を信号接続するためのデ
ータバス、コントロールバス、アドレスバスからなるシ
ステムバスである。２８は電源であり、各機器に所定の
電力を供給する。ハードスイッチ２８１により接続、切
断が行われ、スイッチ検出部２８２により、ハードスイ
ッチ２８１の動作が検出されＣＰＵ１１に供給される。
の制御を実行するＣＰＵ、１３はＣＰＵ１１が実行する
プログラムを記憶したり、この実行の際にワーク領域と
して用いられるメインメモリ、１４はＣＰＵ１１の制御
を介さずにメインメモリ１３と本システムを構成する各
種機器との間でデータの転送を行うＤＭＡコントローラ
（Direct Memory Access Controller 以下ＤＭＡＣとい
う）である。１５はイーサネット（ＸＥＲＯＸ社によ
る）等のＬＡＮ（ローカルエリアネットワーク）１６と
本システムとの間のＬＡＮインタフェース、１７はＲＯ
Ｍ、ＳＲＡＭ，ＲＳ２３２Ｃ方式インターフェースなど
を有した入出力装置（以下Ｉ／Ｏという）である。Ｉ／
Ｏ１７には各種外部機器を接続可能である。１８および
１９は外部記憶装置としてのそれぞれハードディスク装
置およびフロッピーディスク装置、２０はハードディス
ク装置１８やフロッピーディスク装置１９と本システム
との間で信号接続を行うためのディスクインタフェース
である。２１は比較的高解像度の記録を行うことが可能
なインクジェットプリンタ、レーザービームプリンタ等
によって構成することが出来るプリンタ、２２はプリン
タ２１と本システムとの間で信号接続を行うためのプリ
ンタインタフェースである。２３は各種文字等のキャラ
クタ情報、制御情報などを入力するためのキーボード、
２４はポインティングデバイスとしてのマウス、２５は
キーボード２３およびマウス２４と本システムとの間で
信号接続を行うためのキーインタフェースである。２６
は、本発明の一実施例にかかる表示制御装置としてのＦ
ＬＣＤインタフェース２７によって、その表示が制御さ
れるＦＬＣ表示装置（以下、ＦＬＣＤという）であり、
上述の強誘電性液晶をその表示動作媒体とする表示画面
を有する。１２は上記各機器間を信号接続するためのデ
ータバス、コントロールバス、アドレスバスからなるシ
ステムバスである。２８は電源であり、各機器に所定の
電力を供給する。ハードスイッチ２８１により接続、切
断が行われ、スイッチ検出部２８２により、ハードスイ
ッチ２８１の動作が検出されＣＰＵ１１に供給される。
【００１１】以上説明した各種機器などを接続してなる
情報処理システムでは、一般にシステムのユーザは、Ｆ
ＬＣＤ２６の表示画面に表示される各種情報に対応しな
がら操作を行う。すなわち、ＬＡＮ１６、Ｉ／Ｏ１７に
接続される外部機器、ハードディスク１８、フロッピー
ディスク１９、キーボード２３、マウス２４から供給さ
れる文字、画像情報等、またメインメモリ１３に格納さ
れたユーザのシステム操作にかかる操作情報などがＦＬ
ＣＤ２６の表示画面に表示され、ユーザはこの表示を見
ながら情報の収集、システムに対する指示操作を行う。
ここで、上記各種機器等は、それぞれＦＬＣＤ２６に対
して表示情報供給手段を構成する。
情報処理システムでは、一般にシステムのユーザは、Ｆ
ＬＣＤ２６の表示画面に表示される各種情報に対応しな
がら操作を行う。すなわち、ＬＡＮ１６、Ｉ／Ｏ１７に
接続される外部機器、ハードディスク１８、フロッピー
ディスク１９、キーボード２３、マウス２４から供給さ
れる文字、画像情報等、またメインメモリ１３に格納さ
れたユーザのシステム操作にかかる操作情報などがＦＬ
ＣＤ２６の表示画面に表示され、ユーザはこの表示を見
ながら情報の収集、システムに対する指示操作を行う。
ここで、上記各種機器等は、それぞれＦＬＣＤ２６に対
して表示情報供給手段を構成する。
【００１２】（第１実施例）図２は、本実施例の第１実
施例にかかるＦＬＣＤインタフェース２７の詳細を示す
ブロック図である。
施例にかかるＦＬＣＤインタフェース２７の詳細を示す
ブロック図である。
【００１３】図において、３１はアドレスバスドライ
バ、３２はコントロールバスドライバ、３３、４３、４
４、４５はデータバスドライバであり、それぞれはシス
テムバス１２の各バスと接続している。ＣＰＵ１１から
のアドレスデータは、システムバス１２を介しアドレス
バスドライバ３１から、メモリコントローラ４０および
アドレスセレクタ３５の一方の入力部に与えられるとと
もに、第１のスイッチＳ１の切り換えによってＦＩＦＯ
形態のメモリ３６または３７に選択的に与えられて記憶
される。すなわち、これらメモリ３６および３７（以
下、それぞれＦＩＦＯ（Ａ）およびＦＩＦＯ（Ｂ）とい
う）は、書込んだ順番にデータを読み出すＦＩＦＯ（Fi
rst In First Out）メモリであり、これらのメモリ３６
および３７に書き込まれたアドレスデータは、第２のス
イッチＳ２の切り換えによって選択的に読み出される。
バ、３２はコントロールバスドライバ、３３、４３、４
４、４５はデータバスドライバであり、それぞれはシス
テムバス１２の各バスと接続している。ＣＰＵ１１から
のアドレスデータは、システムバス１２を介しアドレス
バスドライバ３１から、メモリコントローラ４０および
アドレスセレクタ３５の一方の入力部に与えられるとと
もに、第１のスイッチＳ１の切り換えによってＦＩＦＯ
形態のメモリ３６または３７に選択的に与えられて記憶
される。すなわち、これらメモリ３６および３７（以
下、それぞれＦＩＦＯ（Ａ）およびＦＩＦＯ（Ｂ）とい
う）は、書込んだ順番にデータを読み出すＦＩＦＯ（Fi
rst In First Out）メモリであり、これらのメモリ３６
および３７に書き込まれたアドレスデータは、第２のス
イッチＳ２の切り換えによって選択的に読み出される。
【００１４】これらメモリ３６または３７から読み出さ
れたアドレスデータと、後述するアドレスカウンタ３８
からのアドレスデータは、第３のスイッチＳ３の切り換
えによって選択的にアドレスセレクタ３５の他方の入力
部に与えられる。アドレスカウンタ３８は、画面全体を
ライン順次にリフレッシュするためのアドレスデータを
発生するものであり、そのアドレスデータの発生タイミ
ングは同期制御回路３９によって制御される。この同期
制御回路３９は、前記スイッチＳ１、Ｓ２およびＳ３の
切り換え制御信号や後述するメモリコントローラ４０へ
のデータトランスファ要求信号をも発生する。さらに、
電源切断要求信号であるＰＯＦＦ信号がデータバスドラ
イバ４５と、パワコントロールレジスタ４６を介して入
力されており、本信号がアクティブになることにより、
後述するように強制的にスイッチＳ３をアドレスカウン
タ３８の出力に選択する。
れたアドレスデータと、後述するアドレスカウンタ３８
からのアドレスデータは、第３のスイッチＳ３の切り換
えによって選択的にアドレスセレクタ３５の他方の入力
部に与えられる。アドレスカウンタ３８は、画面全体を
ライン順次にリフレッシュするためのアドレスデータを
発生するものであり、そのアドレスデータの発生タイミ
ングは同期制御回路３９によって制御される。この同期
制御回路３９は、前記スイッチＳ１、Ｓ２およびＳ３の
切り換え制御信号や後述するメモリコントローラ４０へ
のデータトランスファ要求信号をも発生する。さらに、
電源切断要求信号であるＰＯＦＦ信号がデータバスドラ
イバ４５と、パワコントロールレジスタ４６を介して入
力されており、本信号がアクティブになることにより、
後述するように強制的にスイッチＳ３をアドレスカウン
タ３８の出力に選択する。
【００１５】ＣＰＵ１１からのコントロール信号は、シ
ステムバス１２を介しコントロールバスドライバ３２か
らメモリコントローラ４０に与えられ、そのメモリコン
トローラ４０は、サンプリングカウンタ３４と、アドレ
スセレクタ３５の制御信号、および後述するビデオメモ
リ４１の制御信号を発生する。サンプリングカウンタ３
４はメモリコントローラ４０からの歩進信号に基づいて
計数動作を行い、同期制御回路３９の制御信号を発生す
る。また、アドレスセレクタ３５はメモリコントローラ
４０からの制御信号に基づいて、当該アドレスセレクタ
３５の入力部に与えられる２つのアドレスデータの一方
を選択してビデオメモリ４１に与える。
ステムバス１２を介しコントロールバスドライバ３２か
らメモリコントローラ４０に与えられ、そのメモリコン
トローラ４０は、サンプリングカウンタ３４と、アドレ
スセレクタ３５の制御信号、および後述するビデオメモ
リ４１の制御信号を発生する。サンプリングカウンタ３
４はメモリコントローラ４０からの歩進信号に基づいて
計数動作を行い、同期制御回路３９の制御信号を発生す
る。また、アドレスセレクタ３５はメモリコントローラ
４０からの制御信号に基づいて、当該アドレスセレクタ
３５の入力部に与えられる２つのアドレスデータの一方
を選択してビデオメモリ４１に与える。
【００１６】ビデオメモリ４１は表示データを記憶する
ものであり、デュアルポートのＤＲＡＭ（ダイナミック
ＲＡＭ）で構成されていて、システムバス１２とデータ
バスドライバ３３を介して表示データの書込みと読み出
しを行う。ビデオメモリ４１に書き込まれた表示データ
は、ドライバレシーバ４２を介してＦＬＣＤ２６に転送
されて表示される。またドライバレシーバ４２は、ＦＬ
ＣＤ２６からの同期信号を同期制御回路３９に与える。
ものであり、デュアルポートのＤＲＡＭ（ダイナミック
ＲＡＭ）で構成されていて、システムバス１２とデータ
バスドライバ３３を介して表示データの書込みと読み出
しを行う。ビデオメモリ４１に書き込まれた表示データ
は、ドライバレシーバ４２を介してＦＬＣＤ２６に転送
されて表示される。またドライバレシーバ４２は、ＦＬ
ＣＤ２６からの同期信号を同期制御回路３９に与える。
【００１７】さらに、システムバス１２とデータバスド
ライバ４３を介して、部分書き換えとリフレッシュ駆動
との割合などを設定するためのデータが同期制御回路３
９に与えられる。
ライバ４３を介して、部分書き換えとリフレッシュ駆動
との割合などを設定するためのデータが同期制御回路３
９に与えられる。
【００１８】パワーコントロールレジスタ４６は電源切
断の要求が発生したときに使用され、表示画面の初期化
処理を要求する信号であるＰＯＦＦ信号を発生する。
断の要求が発生したときに使用され、表示画面の初期化
処理を要求する信号であるＰＯＦＦ信号を発生する。
【００１９】ＦＬＣＤ２６のＦＬＣパネルにはその温度
を検出するための温度センサ２６ａが設けられており、
温度センサ２６ａの出力信号は、データバスドライバ４
４とシステムバス１２を介してＣＰＵ１１に転送され
る。
を検出するための温度センサ２６ａが設けられており、
温度センサ２６ａの出力信号は、データバスドライバ４
４とシステムバス１２を介してＣＰＵ１１に転送され
る。
【００２０】以上の図２に示す構成において、ＣＰＵ１
１が表示の変更を行う場合、所望するデータの書き換え
に対応するビデオメモリ４１のアドレスがメモリコント
ローラ４０に与えられる。これに応じて、メモリコント
ローラ４０では、ＣＰＵ１１のメモリアクセス要求信号
と同期制御回路３９からのデータトランスファ要求信号
とのアービトレーションが行われる。そしてＣＰＵ１１
側のアクセスが権利を得ると、メモリコントローラ４０
はアドレスセレクタ３５に対し、ビデオメモリ４１へ与
えるアドレスとしてアドレスドライバ３１からのアドレ
ス、すなわち、現在ＣＰＵ１１がアクセスしているアド
レスを選択するよう切り換えを行う。これと同時にメモ
リコントローラ４０からビデオメモリ４１への制御信号
が発生され、データバスドライバ３３を介してデータの
読み書き、すなわちビデオメモリ４１のデータ書き換え
が行われる。この時、ＣＰＵ１１によってアクセスされ
るアドレスデータはスイッチＳ１を介してＦＩＦＯ
（Ａ）３６またはＦＩＦＯ（Ｂ）３７に記憶され、後述
する表示データの転送の際利用される。このようにＣＰ
Ｕ１１から見た表示データのアクセス方法はＣＲＴの場
合と変わらない。
１が表示の変更を行う場合、所望するデータの書き換え
に対応するビデオメモリ４１のアドレスがメモリコント
ローラ４０に与えられる。これに応じて、メモリコント
ローラ４０では、ＣＰＵ１１のメモリアクセス要求信号
と同期制御回路３９からのデータトランスファ要求信号
とのアービトレーションが行われる。そしてＣＰＵ１１
側のアクセスが権利を得ると、メモリコントローラ４０
はアドレスセレクタ３５に対し、ビデオメモリ４１へ与
えるアドレスとしてアドレスドライバ３１からのアドレ
ス、すなわち、現在ＣＰＵ１１がアクセスしているアド
レスを選択するよう切り換えを行う。これと同時にメモ
リコントローラ４０からビデオメモリ４１への制御信号
が発生され、データバスドライバ３３を介してデータの
読み書き、すなわちビデオメモリ４１のデータ書き換え
が行われる。この時、ＣＰＵ１１によってアクセスされ
るアドレスデータはスイッチＳ１を介してＦＩＦＯ
（Ａ）３６またはＦＩＦＯ（Ｂ）３７に記憶され、後述
する表示データの転送の際利用される。このようにＣＰ
Ｕ１１から見た表示データのアクセス方法はＣＲＴの場
合と変わらない。
【００２１】一方、ビデオメモリ４１からデータを読み
出しこのデータをＦＬＣＤ２６へ転送して表示する場
合、同期制御回路３９からメモリコントローラ４０へデ
ータトランスファ要求が発生され、ビデオメモリ４１に
対するアドレスとして、スイッチＳ３の切り換えに応じ
アドレスカウンタ３８またはＦＩＦＯ側のアドレスが、
アドレスセレクタ３５において選択される。これととも
に、ビデオメモリ４１のメモリセルからシフトレジスタ
へ該当アドレスのラインの表示データが転送され、シリ
アルポートの制御信号によりドライバ４２へ出力され
る。
出しこのデータをＦＬＣＤ２６へ転送して表示する場
合、同期制御回路３９からメモリコントローラ４０へデ
ータトランスファ要求が発生され、ビデオメモリ４１に
対するアドレスとして、スイッチＳ３の切り換えに応じ
アドレスカウンタ３８またはＦＩＦＯ側のアドレスが、
アドレスセレクタ３５において選択される。これととも
に、ビデオメモリ４１のメモリセルからシフトレジスタ
へ該当アドレスのラインの表示データが転送され、シリ
アルポートの制御信号によりドライバ４２へ出力され
る。
【００２２】同期制御回路３９は、前述したようにＦＬ
ＣＤ２６からの水平同期信号ＨＳＹＮＣに基づいてスイ
ッチＳ３を切り換えることにより、表示画面を全面リフ
レッシュしていくサイクル、またはＣＰＵ１１によりア
クセスされたラインの書換を行う部分書き換えサイクル
を生じさせる。ここで、全面リフレッシュのサイクルと
は表示画面を構成するラインを１ラインずつ順次表示駆
動するサイクルをいい、これは、アドレスカウンタ３８
で順次インクリメントされるアドレスに応じて、アクセ
スするラインが順次１ラインずつ変化することによって
可能となる。また、アクセスラインの部分書き換えサイ
クルとはそのサイクルの直前の所定時間内にＣＰＵ１１
によりアクセスされたラインを書き換えるものである。
ＣＤ２６からの水平同期信号ＨＳＹＮＣに基づいてスイ
ッチＳ３を切り換えることにより、表示画面を全面リフ
レッシュしていくサイクル、またはＣＰＵ１１によりア
クセスされたラインの書換を行う部分書き換えサイクル
を生じさせる。ここで、全面リフレッシュのサイクルと
は表示画面を構成するラインを１ラインずつ順次表示駆
動するサイクルをいい、これは、アドレスカウンタ３８
で順次インクリメントされるアドレスに応じて、アクセ
スするラインが順次１ラインずつ変化することによって
可能となる。また、アクセスラインの部分書き換えサイ
クルとはそのサイクルの直前の所定時間内にＣＰＵ１１
によりアクセスされたラインを書き換えるものである。
【００２３】以下に、電源切断の要求が発生したときの
動作について説明する。
動作について説明する。
【００２４】図３および図４は、それぞれ電源切断の要
求が発生したときの処理ルーチンおよびタイミング図を
示す。
求が発生したときの処理ルーチンおよびタイミング図を
示す。
【００２５】ハードスイッチの押下等により電源切断の
要求が発生し（３０１）、それがＣＰＵ１１に通知され
ると、まずＣＰＵ１１によりビデオメモリ４１の表示領
域のデータが”１”（または”０”）になるように書き
込みが行われる（３０２）。表示領域全てのデータが”
１”（または”０”）に書き換えられる（３０３）とＦ
ＬＣＤインタフェース２７内にあるパワーコントロール
レジスタ４６のＰＯＦＦビットに１をセットする（３０
４）。図８にパワーコントロールレジスタ４６の構成を
示す。本例ではパワーコントロールレジスタを８ビット
構成としてビット０にＰＯＦＦビットを充て、このビッ
トに１がセットされたときにActiveとなる事とする。Ｐ
ＯＦＦビットは表示画面の初期化要求信号であるＰＯＦ
Ｆ信号としてアドレスカウンタ３８および同期制御回路
３９に入力されている。ＰＯＦＦ信号がActiveになると
同期制御回路３９にてスイッチＳ３が強制的に表示画面
を全面リフレッシュするサイクルに切り換られる（３０
５）。同時に、アドレスカウンタ３８では全面リフレッ
シュするサイクルのアドレスを０にクリアして、０から
ＦＬＣＤ２６の垂直方向のライン数（本例では１３１
１）まで順次インクリメントされる。ＦＬＣＤ２６は、
全面リフレッシュのサイクルにより１ラインずつ順次”
１”（または”０”）の同一データに書き換えられてい
き、表示画面全てをリフレッシュサイクルにより書き換
えが完了する（３０６）と、ＦＬＣＤの表示画面には全
面黒（または全面白）が表示されることになる。情報処
理システム側ではＰＯＦＦ信号発生後ＦＬＣＤ２６の表
示画面全面をリフレッシュサイクルにより書き換えられ
るのに充分な時間をおいてから電源を切断（３０７）す
れば、ＦＬＣＤ２６は全面黒（または全面白）の状態を
記憶したまま電源が切断されることになる。この電源の
切断は、例えば電源２８内に充分な容量のコンデンサを
設ける又はソフト的に電源の接続・切断を行うことによ
り実現できる。
要求が発生し（３０１）、それがＣＰＵ１１に通知され
ると、まずＣＰＵ１１によりビデオメモリ４１の表示領
域のデータが”１”（または”０”）になるように書き
込みが行われる（３０２）。表示領域全てのデータが”
１”（または”０”）に書き換えられる（３０３）とＦ
ＬＣＤインタフェース２７内にあるパワーコントロール
レジスタ４６のＰＯＦＦビットに１をセットする（３０
４）。図８にパワーコントロールレジスタ４６の構成を
示す。本例ではパワーコントロールレジスタを８ビット
構成としてビット０にＰＯＦＦビットを充て、このビッ
トに１がセットされたときにActiveとなる事とする。Ｐ
ＯＦＦビットは表示画面の初期化要求信号であるＰＯＦ
Ｆ信号としてアドレスカウンタ３８および同期制御回路
３９に入力されている。ＰＯＦＦ信号がActiveになると
同期制御回路３９にてスイッチＳ３が強制的に表示画面
を全面リフレッシュするサイクルに切り換られる（３０
５）。同時に、アドレスカウンタ３８では全面リフレッ
シュするサイクルのアドレスを０にクリアして、０から
ＦＬＣＤ２６の垂直方向のライン数（本例では１３１
１）まで順次インクリメントされる。ＦＬＣＤ２６は、
全面リフレッシュのサイクルにより１ラインずつ順次”
１”（または”０”）の同一データに書き換えられてい
き、表示画面全てをリフレッシュサイクルにより書き換
えが完了する（３０６）と、ＦＬＣＤの表示画面には全
面黒（または全面白）が表示されることになる。情報処
理システム側ではＰＯＦＦ信号発生後ＦＬＣＤ２６の表
示画面全面をリフレッシュサイクルにより書き換えられ
るのに充分な時間をおいてから電源を切断（３０７）す
れば、ＦＬＣＤ２６は全面黒（または全面白）の状態を
記憶したまま電源が切断されることになる。この電源の
切断は、例えば電源２８内に充分な容量のコンデンサを
設ける又はソフト的に電源の接続・切断を行うことによ
り実現できる。
【００２６】（第２実施例）第１実施例では、電源切断
の要求が発生した時に、ビデオメモリ４１の表示領域の
データを全て”１”（または全て”０”）の同一データ
に書き換えることにより、ＦＬＣＤ２６の表示画面を全
面黒（または全面白）に書き換える構成について説明し
たが、本例では、ビデオメモリ４１上に電源切断の要求
が発生した時に強制的にアクセスさせる領域を設け、そ
の領域のデータを”１”（または”０”）の同一データ
としておくことによりＦＬＣＤ２６の表示画面を全面黒
（または全面白）に書き換えることが出来る構成につい
て説明する。
の要求が発生した時に、ビデオメモリ４１の表示領域の
データを全て”１”（または全て”０”）の同一データ
に書き換えることにより、ＦＬＣＤ２６の表示画面を全
面黒（または全面白）に書き換える構成について説明し
たが、本例では、ビデオメモリ４１上に電源切断の要求
が発生した時に強制的にアクセスさせる領域を設け、そ
の領域のデータを”１”（または”０”）の同一データ
としておくことによりＦＬＣＤ２６の表示画面を全面黒
（または全面白）に書き換えることが出来る構成につい
て説明する。
【００２７】図５は、本例にかかるＦＬＣＤインタフェ
ース２７の詳細を示すブロック図である。
ース２７の詳細を示すブロック図である。
【００２８】図において、４７はデータバスドライバ、
４８はＰＯＦＦ信号がActiveのときにビデオメモリ４１
へアクセスするアドレスを記憶しておくメモリアドレス
レジスタ、４９はビデオメモリ４１へのアドレスを、通
常動作の時はアドレスセレクタ３５からの出力へ、ＰＯ
ＦＦ信号が発生した時にはメモリアドレスレジスタの出
力へ、強制的に切り換えるアドレスセレクタ（２）であ
る。
４８はＰＯＦＦ信号がActiveのときにビデオメモリ４１
へアクセスするアドレスを記憶しておくメモリアドレス
レジスタ、４９はビデオメモリ４１へのアドレスを、通
常動作の時はアドレスセレクタ３５からの出力へ、ＰＯ
ＦＦ信号が発生した時にはメモリアドレスレジスタの出
力へ、強制的に切り換えるアドレスセレクタ（２）であ
る。
【００２９】以上の図５に示す構成において、電源切断
の要求が発生したときの動作を以下に示す。
の要求が発生したときの動作を以下に示す。
【００３０】電源切断の要求が発生すると、まずＣＰＵ
１１はＦＬＣＤインタフェース２７内のパワーコントロ
ールレジスタ４６のＰＯＦＦビットに１をセットしＰＯ
ＦＦ信号をActiveにする。ＰＯＦＦ信号がActiveになる
と、同期制御回路３９にてスイッチＳ３が強制的に表示
画面を全面リフレッシュするサイクルに切り換えられ
る。同時にビデオメモリ４１のアドレスがアドレスセレ
クタ（２）４９によってアドレスセレクタ３５からメモ
リアドレスレジスタ４８に切り換えられる。メモリアド
レス４８からは予めデータバスドライバ４７を介してセ
ットされていた表示領域以外のアドレスが出力される。
メモリアドレスレジスタ４８から出力されるアドレスに
対応するビデオメモリ４１には予め”１”（または”
０”）が１ライン分セットされており、全面リフレッシ
ュサイクルが発生すると１ラインずつ順次”１”（また
は”０”）の状態に書き換えられていき、表示画面全て
をリフレッシュサイクルにより書き換えて完了すると、
ＦＬＣＤの表示画面には全面黒（または全面白）が表示
されることになる。情報処理システム側ではＰＯＦＦ信
号発生後ＦＬＣＤ２６の表示画面全面をリフレッシュサ
イクルにより書き換えられるのに充分な時間をおいてか
ら電源を切断すれば、ＦＬＣＤ２６は全面黒（または全
面白）の状態を記憶したまま電源が切断されることにな
る。
１１はＦＬＣＤインタフェース２７内のパワーコントロ
ールレジスタ４６のＰＯＦＦビットに１をセットしＰＯ
ＦＦ信号をActiveにする。ＰＯＦＦ信号がActiveになる
と、同期制御回路３９にてスイッチＳ３が強制的に表示
画面を全面リフレッシュするサイクルに切り換えられ
る。同時にビデオメモリ４１のアドレスがアドレスセレ
クタ（２）４９によってアドレスセレクタ３５からメモ
リアドレスレジスタ４８に切り換えられる。メモリアド
レス４８からは予めデータバスドライバ４７を介してセ
ットされていた表示領域以外のアドレスが出力される。
メモリアドレスレジスタ４８から出力されるアドレスに
対応するビデオメモリ４１には予め”１”（または”
０”）が１ライン分セットされており、全面リフレッシ
ュサイクルが発生すると１ラインずつ順次”１”（また
は”０”）の状態に書き換えられていき、表示画面全て
をリフレッシュサイクルにより書き換えて完了すると、
ＦＬＣＤの表示画面には全面黒（または全面白）が表示
されることになる。情報処理システム側ではＰＯＦＦ信
号発生後ＦＬＣＤ２６の表示画面全面をリフレッシュサ
イクルにより書き換えられるのに充分な時間をおいてか
ら電源を切断すれば、ＦＬＣＤ２６は全面黒（または全
面白）の状態を記憶したまま電源が切断されることにな
る。
【００３１】図６に、ビデオメモリ４１と表示領域との
関係を示す。ビデオメモリ４１のメモリ容量が２５６Ｋ
Ｂｙｔｅｓで水平方向の画素数を１０２４画素とすると
垂直方向の画素数は２０４８画素となる。ＦＬＣＤ２６
の表示領域を水平方向が９６０ｂｉｔｓ、垂直方向が１
３１２ｂｉｔｓで、１画素のｂｉｔ数が１ｂｉｔ／ｐｉ
ｘｅｌ（画素）とすると、ビデオメモリ４１におけるＦ
ＬＣＤ２６の表示領域は、図中の斜線部分になる。この
表示領域以外のメモリ空間、例えば垂直方向２０４８画
素の所に１ライン分のデータを記憶しておく領域を設け
ておく。この領域に予め”１”（または”０”）の同一
データを書込んでおき、ＰＯＦＦ信号が発生した時に強
制的にこのメモリ領域をアクセスするようにしておけ
ば、全面リフレッシュサイクルで、ＦＬＣＤ２６の表示
画面を全面黒（または全面白）にすることが出来る。
関係を示す。ビデオメモリ４１のメモリ容量が２５６Ｋ
Ｂｙｔｅｓで水平方向の画素数を１０２４画素とすると
垂直方向の画素数は２０４８画素となる。ＦＬＣＤ２６
の表示領域を水平方向が９６０ｂｉｔｓ、垂直方向が１
３１２ｂｉｔｓで、１画素のｂｉｔ数が１ｂｉｔ／ｐｉ
ｘｅｌ（画素）とすると、ビデオメモリ４１におけるＦ
ＬＣＤ２６の表示領域は、図中の斜線部分になる。この
表示領域以外のメモリ空間、例えば垂直方向２０４８画
素の所に１ライン分のデータを記憶しておく領域を設け
ておく。この領域に予め”１”（または”０”）の同一
データを書込んでおき、ＰＯＦＦ信号が発生した時に強
制的にこのメモリ領域をアクセスするようにしておけ
ば、全面リフレッシュサイクルで、ＦＬＣＤ２６の表示
画面を全面黒（または全面白）にすることが出来る。
【００３２】（第３実施例）第２実施例では、電源切断
の要求が発生した時に、ビデオメモリ４１へのアドレス
を強制的に切り換え、予め”１”（または”０”）の同
一データが書き込まれている表示領域以外のメモリ空間
へアクセスすることにより、ＦＬＣＤ２６の表示画面を
全面黒（または全面白）に書き換える構成について説明
したが、本例では、ＦＬＣＤ２６に転送されるデータを
ビデオメモリ４１からの出力データから、予め”１”
（または”０”）の同一データが書き込まれているメモ
リデータレジスタ５０からの出力データに強制的に切り
換えることにより、ＦＬＣＤ２６の表示画面を全面黒
（または全面白）に書き換えることが出来る構成につい
て説明する。
の要求が発生した時に、ビデオメモリ４１へのアドレス
を強制的に切り換え、予め”１”（または”０”）の同
一データが書き込まれている表示領域以外のメモリ空間
へアクセスすることにより、ＦＬＣＤ２６の表示画面を
全面黒（または全面白）に書き換える構成について説明
したが、本例では、ＦＬＣＤ２６に転送されるデータを
ビデオメモリ４１からの出力データから、予め”１”
（または”０”）の同一データが書き込まれているメモ
リデータレジスタ５０からの出力データに強制的に切り
換えることにより、ＦＬＣＤ２６の表示画面を全面黒
（または全面白）に書き換えることが出来る構成につい
て説明する。
【００３３】図７は、本例にかかるＦＬＣＤインタフェ
ース２７の詳細を示すブロック図である。
ース２７の詳細を示すブロック図である。
【００３４】図において、５２はデータバスドライバ、
５０はＰＯＦＦ信号がActiveの時にＦＬＣＤ２６に転送
するデータを記憶しておくメモリデータレジスタ、５１
はＦＬＣＤ２６への出力データを、通常動作の時はビデ
オメモリ４１からの出力へ、ＰＯＦＦ信号がActiveの時
はメモリデータレジスタ５０からの出力へ、強制的に切
り換えるデータセレクタである。
５０はＰＯＦＦ信号がActiveの時にＦＬＣＤ２６に転送
するデータを記憶しておくメモリデータレジスタ、５１
はＦＬＣＤ２６への出力データを、通常動作の時はビデ
オメモリ４１からの出力へ、ＰＯＦＦ信号がActiveの時
はメモリデータレジスタ５０からの出力へ、強制的に切
り換えるデータセレクタである。
【００３５】以上の図７に示す構成において、電源切断
の要求が発生したときの動作を以下に示す。
の要求が発生したときの動作を以下に示す。
【００３６】電源切断の要求が発生すると、まずＣＰＵ
１１はＦＬＣＤインタフェース２７内のパワーコントロ
ールレジスタ４６のＰＯＦＦビットに１をセットしＰＯ
ＦＦ信号をActiveにする。ＰＯＦＦ信号がActiveになる
と同期制御信号回路３９にてスイッチＳ３が強制的に表
示画面を全面リフレッシュするサイクルに切り換えられ
る。同時にＦＬＣＤ２６に転送されるデータがデータセ
レクタ５１によってビデオメモリ４１からの出力データ
からメモリデータレジスタ５０からの出力データに切り
換えられる。メモリデータレジスタ５０からは予めデー
タバスドライバ５２を介してセットされていたデー
タ（”１”または”０”）が出力される。全面リフレッ
シュサイクルが発生すると１ラインずつ順次”１”（ま
たは”０”）の同一データに書き換えられていき、表示
領域全てをリフレッシュサイクルにより書き換えが完了
すると、ＦＬＣＤの表示画面には全面黒（または全面
白）が表示されることになる。情報処理システム側では
ＰＯＦＦ信号発生後ＦＬＣＤ２６の表示画面全面をリフ
レッシュサイクルにより書き換えられるのに充分な時間
をおいてから電源を切断すれば、ＦＬＣＤ２６は全面黒
の状態（または全面白の状態）を記憶したまま電源が切
断されることになる。
１１はＦＬＣＤインタフェース２７内のパワーコントロ
ールレジスタ４６のＰＯＦＦビットに１をセットしＰＯ
ＦＦ信号をActiveにする。ＰＯＦＦ信号がActiveになる
と同期制御信号回路３９にてスイッチＳ３が強制的に表
示画面を全面リフレッシュするサイクルに切り換えられ
る。同時にＦＬＣＤ２６に転送されるデータがデータセ
レクタ５１によってビデオメモリ４１からの出力データ
からメモリデータレジスタ５０からの出力データに切り
換えられる。メモリデータレジスタ５０からは予めデー
タバスドライバ５２を介してセットされていたデー
タ（”１”または”０”）が出力される。全面リフレッ
シュサイクルが発生すると１ラインずつ順次”１”（ま
たは”０”）の同一データに書き換えられていき、表示
領域全てをリフレッシュサイクルにより書き換えが完了
すると、ＦＬＣＤの表示画面には全面黒（または全面
白）が表示されることになる。情報処理システム側では
ＰＯＦＦ信号発生後ＦＬＣＤ２６の表示画面全面をリフ
レッシュサイクルにより書き換えられるのに充分な時間
をおいてから電源を切断すれば、ＦＬＣＤ２６は全面黒
の状態（または全面白の状態）を記憶したまま電源が切
断されることになる。
【００３７】以上説明したように、本実施例によれば、
電源を切断する前に、ＦＬＣＤ２６の表示画面を全面黒
または全面白に書き直すため、ＦＬＣＤの特長である双
安定性のために電源切断時の表示内容が記憶され、電源
投入時の前の電源切断時の画面が一瞬表示されたり、電
源を切断しているにもかかわらずＦＬＣＤの表示面に外
光が照射され電源切断時に記憶された画面が見えてしま
うというようなことが起こっても、違和感のない表示に
することが出来る。
電源を切断する前に、ＦＬＣＤ２６の表示画面を全面黒
または全面白に書き直すため、ＦＬＣＤの特長である双
安定性のために電源切断時の表示内容が記憶され、電源
投入時の前の電源切断時の画面が一瞬表示されたり、電
源を切断しているにもかかわらずＦＬＣＤの表示面に外
光が照射され電源切断時に記憶された画面が見えてしま
うというようなことが起こっても、違和感のない表示に
することが出来る。
【００３８】
【発明の効果】以上説明のように、本願発明によれば、
電源切断時の表示画面の消去を、アドレス生成手段の切
換え、又は、読出すデータの切換えという簡単な構成で
実現でき、表示器側に特に制御部を設ける必要がない。
電源切断時の表示画面の消去を、アドレス生成手段の切
換え、又は、読出すデータの切換えという簡単な構成で
実現でき、表示器側に特に制御部を設ける必要がない。
【図１】本発明の一実施例にかかる表示制御装置を組込
んだ情報処理システムのブロック図
んだ情報処理システムのブロック図
【図２】本発明の第１実施例にかかるＦＬＣＤインタフ
ェースの構成を示すブロック図
ェースの構成を示すブロック図
【図３】本発明の第１実施例において電源切断の要求が
発生した時のフローチャート
発生した時のフローチャート
【図４】図３で示したフローチャートのタイミング図
【図５】本発明の第２実施例にかかるＦＬＣＤインター
フェースの構成を示すブロック図
フェースの構成を示すブロック図
【図６】図５で示したＦＬＣＤインタフェースにおける
ビデオメモリのマッピング図
ビデオメモリのマッピング図
【図７】本発明の第３実施例にかかるＦＬＣＤインタフ
ェースの構成を示すブロック図
ェースの構成を示すブロック図
【図８】パワーコントロールレジスタの構成を示す図。
１１ ＣＰＵ １２ システムバス １３ メインメモリ １４ ＤＭＡコントローラ １５ ＬＡＮインタフェース １６ ＬＡＮ １７ Ｉ／Ｏ装置 １８ ハードディスク装置 １９ フロッピーディスク装置 ２０ ディスクインタフェース ２１ プリンタ ２２ プリンタインタフェース ２３ キーボード ２４ マウス ２５ キーインタフェース ２６ ＦＬＣＤ（ＦＬＣＤディスプレイ） ２６ａ 温度センサ ２７ ＦＬＣＤインタフェース ２８ 電源 ３１ アドレスバスドライバ ３２ コントロールバスドライバ ３３、４３、４４、４５、４７、５２ データバスドラ
イバ ３４ サンプリングカウンタ ３５ アドレスセレクタ ３６ ＦＩＦＯ（Ａ） メモリ ３７ ＦＩＦＯ（Ｂ） メモリ ３８ アドレスカウンタ ３９ 同期制御回路 ４０ メモリコントローラ ４１ ビデオメモリ ４２ ドライバレシーバ Ｓ１、Ｓ２、Ｓ３ スイッチ ４６ パワーコントロールレジスタ ４８ メモリアドレスレジスタ ４９ アドレスセレクタ（２） ５０ メモリデータレジスタ ５１ データセレクタ
イバ ３４ サンプリングカウンタ ３５ アドレスセレクタ ３６ ＦＩＦＯ（Ａ） メモリ ３７ ＦＩＦＯ（Ｂ） メモリ ３８ アドレスカウンタ ３９ 同期制御回路 ４０ メモリコントローラ ４１ ビデオメモリ ４２ ドライバレシーバ Ｓ１、Ｓ２、Ｓ３ スイッチ ４６ パワーコントロールレジスタ ４８ メモリアドレスレジスタ ４９ アドレスセレクタ（２） ５０ メモリデータレジスタ ５１ データセレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野々下 博 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内
Claims (4)
- 【請求項１】 表示状態を保持可能な表示素子が配列さ
れた表示画面を備えた表示装置を制御する表示制御装置
において、 前記表示画面に対応した記憶手段と、 前記記憶手段に表示情報を格納する場合、及び、前記格
納手段から表示情報を読出す場合に、前記記憶手段の記
憶位置を示すアドレスを生成する第１のアドレス生成手
段と、 前記記憶手段の記憶位置の全体を所定の位置から順に指
定するためのアドレスを生成する第２のアドレス生成手
段と、 電源の切断要求を検出する検出手段と、 前記検出手段により電源の切断要求を検出した場合、前
記第１のアドレス生成手段から第２のアドレス生成手段
に切換える切換手段と、 前記第２のアドレス生成手段により生成されるアドレス
に基づき、初期化データにより前記記憶手段の表示画面
に対応した部分を書換える書換手段と、 前記書換手段により書換えられた前記記憶手段から読み
出したデータにより、前記表示画面の画面全体の表示を
更新する更新手段と、 前記更新手段により表示を更新した後に、電源を切断す
る電源断手段とを備えたことを特徴とする表示制御装
置。 - 【請求項２】 表示状態を保持可能な表示素子が配列さ
れた表示画面を備えた表示装置を制御する表示制御装置
において、 前記表示画面に対応した記憶手段と、 前記表示画面を初期化するための初期化データを記憶し
た初期化データ格納手段と、 電源の切断要求を検出する検出手段と、 前記記憶手段に記憶されているデータを前記表示装置に
転送することにより表示を行う表示制御手段と、 前記検出手段により電源の切断要求を検出した場合、前
記表示制御手段による表示から、前記初期化データ格納
手段に格納された初期化データを前記表示手段に転送す
ることによる表示に切換える切換手段と、 前記初期化データにより前記表示画面の表示を更新した
後に、電源を切断する電源断手段とを備えたことを特徴
とする表示制御装置。 - 【請求項３】 表示状態を保持可能な表示素子が配列さ
れた表示画面を備えた表示装置を制御する表示制御方法
において、 第１のアドレス生成手段により前記表示画面に対応した
記憶手段の記憶位置を示すアドレスを生成し、 前記第１のアドレス生成手段により生成されたアドレス
により指定された位置に記憶されているデータを読み出
して前記表示画面に表示し、 電源の切断要求を検出した場合、前記第１のアドレス生
成手段によるアドレスの生成から、前記記憶手段の記憶
位置の全体を所定の位置から指定するためのアドレスを
生成する第２のアドレス生成手段によるアドレスの生成
に切換え、 前記第２のアドレス生成手段により生成されるアドレス
に基づき、初期化データにより前記記憶手段の表示画面
に対応した部分を書換え、 前記書換えられた前記記憶手段から読み出したデータに
より、前記表示画面の画面全体の表示を更新し、 表示を更新した後に、電源を切断することを特徴とする
表示制御方法。 - 【請求項４】 表示状態を保持可能な表示素子が配列さ
れた表示画面を備えた表示装置を制御する表示制御方法
において、 前記表示画面に対応した記憶手段から読み出したデータ
により前記表示画面に表示を行い、 電源の切断要求を検出した場合、前記表示画面を初期化
するための初期化データを記憶した初期化データ格納手
段から初期化データを読み出し、前記表示画面全体の表
示を更新し、 前記初期化データにより前記表示画面の表示を更新した
後に、電源を切断することを特徴とする表示制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16294692A JP3184613B2 (ja) | 1992-06-22 | 1992-06-22 | 表示制御装置及び方法 |
| US08/049,341 US5627569A (en) | 1992-06-22 | 1993-04-21 | Display control apparatus and method with initialization capability |
| DE69313735T DE69313735T2 (de) | 1992-06-22 | 1993-04-30 | Verfahren und Vorrichtung zur Anzeigesteuerung |
| EP93303417A EP0576125B1 (en) | 1992-06-22 | 1993-04-30 | Display control apparatus and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16294692A JP3184613B2 (ja) | 1992-06-22 | 1992-06-22 | 表示制御装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH064041A JPH064041A (ja) | 1994-01-14 |
| JP3184613B2 true JP3184613B2 (ja) | 2001-07-09 |
Family
ID=15764270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16294692A Expired - Fee Related JP3184613B2 (ja) | 1992-06-22 | 1992-06-22 | 表示制御装置及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5627569A (ja) |
| EP (1) | EP0576125B1 (ja) |
| JP (1) | JP3184613B2 (ja) |
| DE (1) | DE69313735T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774105A (en) * | 1994-10-07 | 1998-06-30 | Canon Kabushiki Kaisha | Display apparatus with memory characteristic for storing system data |
| WO1996016395A1 (en) * | 1994-11-17 | 1996-05-30 | Philips Electronics N.V. | Apparatus comprising a display screen which is active in the operating mode and in the standby mode |
| JPH08328516A (ja) * | 1995-06-02 | 1996-12-13 | Canon Inc | 表示装置及び方法 |
| TW297893B (en) * | 1996-01-31 | 1997-02-11 | Fujitsu Ltd | A plasma display apparatus having improved restarting characteristic, a drive method of the same, a waveform generating circuit having reduced memory capacity and a matrix-type panel display using the waveform generating circuit |
| US6426732B1 (en) * | 1997-05-30 | 2002-07-30 | Nec Corporation | Method of energizing plasma display panel |
| US6674436B1 (en) | 1999-02-01 | 2004-01-06 | Microsoft Corporation | Methods and apparatus for improving the quality of displayed images through the use of display device and display condition information |
| JP3428922B2 (ja) | 1999-02-26 | 2003-07-22 | キヤノン株式会社 | 画像表示制御方法及び装置 |
| JP3353226B2 (ja) * | 1999-03-23 | 2002-12-03 | ミノルタ株式会社 | 情報電子機器 |
| JP2001188497A (ja) | 1999-12-27 | 2001-07-10 | Fuji Xerox Co Ltd | 表示装置 |
| JP3835967B2 (ja) * | 2000-03-03 | 2006-10-18 | アルパイン株式会社 | Ｌｃｄ表示装置 |
| EP1160759A3 (en) * | 2000-05-31 | 2008-11-26 | Panasonic Corporation | Image output device and image output control method |
| JP2002091417A (ja) * | 2000-09-12 | 2002-03-27 | Fujitsu Ltd | 画像表示装置 |
| JP4547902B2 (ja) * | 2003-12-05 | 2010-09-22 | セイコーエプソン株式会社 | 表示装置 |
| US20070091080A1 (en) * | 2005-10-20 | 2007-04-26 | Martin Ek | Non-volatile display for an electronic device having a reset circuit |
| US7705842B2 (en) * | 2006-01-11 | 2010-04-27 | Microsoft Corporation | Fast display initialization and light up |
| JP4805701B2 (ja) * | 2006-03-17 | 2011-11-02 | シチズンホールディングス株式会社 | 液晶装置 |
| JP5745287B2 (ja) * | 2011-02-18 | 2015-07-08 | セイコーソリューションズ株式会社 | 表示端末および表示端末管理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63243993A (ja) * | 1987-03-31 | 1988-10-11 | キヤノン株式会社 | 表示制御装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59112762A (ja) * | 1982-12-20 | 1984-06-29 | Canon Inc | 画像表示装置 |
| US4641157A (en) * | 1982-12-20 | 1987-02-03 | Canon Kabushiki Kaisha | Image display device |
| JPS62116091A (ja) * | 1985-11-15 | 1987-05-27 | Sanyo Electric Co Ltd | 描画像通信装置 |
| JP2550054B2 (ja) * | 1987-03-17 | 1996-10-30 | 旭硝子株式会社 | 強誘電性スメクチツク液晶電気光学装置 |
| US5233446A (en) * | 1987-03-31 | 1993-08-03 | Canon Kabushiki Kaisha | Display device |
| JP2670044B2 (ja) * | 1987-03-31 | 1997-10-29 | キヤノン株式会社 | 表示制御装置 |
| JPH01263099A (ja) * | 1988-04-15 | 1989-10-19 | Nec Corp | 電子黒板 |
| JP2925230B2 (ja) * | 1990-04-17 | 1999-07-28 | キヤノン株式会社 | 表示装置及びその制御方法 |
-
1992
- 1992-06-22 JP JP16294692A patent/JP3184613B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-21 US US08/049,341 patent/US5627569A/en not_active Expired - Fee Related
- 1993-04-30 DE DE69313735T patent/DE69313735T2/de not_active Expired - Fee Related
- 1993-04-30 EP EP93303417A patent/EP0576125B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63243993A (ja) * | 1987-03-31 | 1988-10-11 | キヤノン株式会社 | 表示制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69313735D1 (de) | 1997-10-16 |
| JPH064041A (ja) | 1994-01-14 |
| US5627569A (en) | 1997-05-06 |
| EP0576125A1 (en) | 1993-12-29 |
| DE69313735T2 (de) | 1998-01-15 |
| EP0576125B1 (en) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184613B2 (ja) | 表示制御装置及び方法 | |
| JPH0527716A (ja) | 表示装置 | |
| EP0525786B1 (en) | Display control apparatus | |
| JP3156977B2 (ja) | 表示制御装置及び方法 | |
| JP2889149B2 (ja) | 画像表示制御方法及び画像表示制御装置 | |
| JPH0553541A (ja) | 表示装置 | |
| JPH05210085A (ja) | 表示制御装置 | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3164576B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3214871B2 (ja) | 表示制御装置および方法 | |
| JP2934277B2 (ja) | 表示制御装置及び表示制御方法 | |
| JP2931363B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3187082B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JP3229341B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3214872B2 (ja) | 表示制御装置および方法 | |
| JP2931364B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3043378B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3140803B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3043376B2 (ja) | 表示制御装置 | |
| JPH064042A (ja) | 表示制御装置及び方法 | |
| JPH08328514A (ja) | 情報処理装置 | |
| JP3227201B2 (ja) | 表示制御装置 | |
| JP3043379B2 (ja) | 表示制御装置および表示制御方法 | |
| JPH0535197A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |