JPH0566733A

JPH0566733A - 表示制御装置

Info

Publication number: JPH0566733A
Application number: JP22892091A
Authority: JP
Inventors: Hiroshi Nonoshita; 博野々下; Hidekazu Matsuzaki; 英一松崎; Yoshitsugu Yamanashi; 能嗣山梨; Kenzo Ina; 謙三伊奈
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-09-09
Filing date: 1991-09-09
Publication date: 1993-03-19

Abstract

(57)【要約】【目的】更新された表示状態を保持可能な表示素子を
具えた表示装置の表示制御装置において、表示される形
状に応じた最適なインターレースモードの表示を行な
い、表示品位の向上を図る。【構成】表示の変更にかかる表示素子のアドレスのう
ち、主走査方向のアドレスの最大値および最小値がそれ
ぞれ検出回路5101および5102によって検出され、これら
は差分回路5105によってその差分が演算される。同様に
副走査方向における差が求められ、モード決定回路5109
はこれら差へすなわち、表示される形状の大きさに応じ
たインターレースモード選択信号を出力する。そして、
この選択信号に応じた最適なインターレースモードが選
択される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示制御装置に関し、
詳しくは、例えば強誘電性液晶を表示更新のための動作
媒体として用い電界の印加等によって更新された表示状
態を保持可能な表示素子を具えた表示装置のための表示
制御装置に関する。

【０００２】

【従来の技術】一般に、情報処理システムなどには、情
報の視覚的表現機能を果す情報表示手段として表示装置
が用いられており、このような表示装置としてはCRT 表
示装置が広く知られている。

【０００３】CRT 表示装置における表示制御では、表示
データバッファとしてのビデオメモリに対するシステム
側CPU の書込み動作と、例えばCRT コントローラによる
ビデオメモリからの表示データの読出し，表示の動作が
それぞれ独立して実行される。

【０００４】上述したようなCRT の表示制御の場合、表
示情報を変更するなどのためのビデオメモリに対する表
示データの書き込みと、そのビデオメモリから表示デー
タを読み出して表示する動作が独立しているため、情報
処理システム側のプログラムでは表示タイミング等を一
切考慮する必要がなく、任意のタイミングで所望の表示
データを書き込むことができるという利点を有してい
る。

【０００５】ところが一方で、CRT は特に表示画面の厚
み方向の長さをある程度必要とするため全体としてその
容積が大きくなり、表示装置全体の小型化を図り難い。
また、これにより、このようなCRT を表示器として用い
た情報処理システムを使用するにあたっての自由度、す
なわち設置場所，携帯性等の自由度が損われる。

【０００６】この点を補う表示装置として液晶表示器
（以下、LCD という）を用いることができる。すなわ
ち、LCD によれば、表示装置全体の小型化（特に薄型
化）を図ることができる。このようなLCD の中には、強
誘電性液晶（以下、FLC:Ferroelectric Liquid Crystal
という）の液晶セルを用いた表示器（以下、FLCD:FLCデ
ィスプレイという）があり、その特長の１つは、その液
晶セルが電界の印加に対して表示状態の保存性を有する
ことにある。すなわち、FLCDは、その液晶セルが充分に
薄いものであり、その中の細長いFLC の分子は、電界の
印加方向に応じて第１の安定状態または第２の安定状態
に配向し、電界を除いてもそれぞれの配向状態を維持す
る。このようなFLC 分子の双安定性により、FLCDは記憶
性を有する。このようなFLC およびFLCDの詳細は、例え
ば特願昭62-76357号に記載されている。FLCDは、以上の
ような記憶性を有する反面、FLC の表示更新動作にかか
る速度が比較的遅いため、例えばカーソル移動，文字入
力，スクロール等、即座にその表示が書き換えられなけ
ればならないような表示情報の変更に追従できない場合
がある。

【０００７】このように相反する特性を有するFLCDは、
これら特性に由来してあるいはこれら特性を補うため、
その表示のための駆動の態様として種々のものが可能と
なる。すなわち、CRT や他の液晶表示器と同様の、表示
画面上の走査ラインを順次連続的に駆動していくリフレ
ッシュ駆動については、その駆動周期に比較的時間的余
裕ができる。また、このリフレッシュ駆動の他に、表示
画面上の変更に当たる部分（ライン）のみの表示状態を
更新する部分書き換え駆動や、表示画面上の走査ライン
を間引いて駆動するインターレース駆動が可能となる。
そして、上記部分書き換え駆動やインターレース駆動に
よって、表示情報の変更に対する追従性を向上させるこ
とができる。

【０００８】一方、情報処理システムの表示装置として
このようなFLCDをCRT と互換性を有して用いることがで
きれば、システムの柔軟性が増しその価値を高めること
ができる。

【０００９】

【発明が解決しようとする課題】上述のように、FLCDで
は種々の駆動態様が可能となるため、表示情報（文字，
線画，自然画等）や表示変更の態様（静止画，動画，ス
クロール等）に応じて適切な駆動態様が選択されること
が重要である。

【００１０】ところで、FLCDの駆動態様の１つとして、
上述したインターレース駆動は、例えば文字入力時等の
ように表示画面上の複数の所定範囲の表示のみが変更ま
たは更新される場合や、所定の大きさの図形の移動等を
表示する場合などに適した駆動態様である。

【００１１】すなわち、このインターレース駆動によれ
ば、表示画面上の走査ラインを所定数間引いて１ライン
づつ駆動する通常のインターレースの他に、複数の走査
ラインからなるブロック内では１ラインづつ連続して駆
動し、ブロック間の走査ラインを間引く駆動や、走査ラ
インをランダムにアクセスする駆動（間引く走査ライン
数がランダム）等も可能である。従って、上記表示情報
や表示変更の態様に応じて適切なインターレース駆動の
態様（インターレースモード）が選択されれば、表示品
位の高い表示を行うことが可能となる。

【００１２】また、オペレータがこのインターレースモ
ードを任意に設定することができれば、オペレータの感
覚や作業環境に応じた良好な表示とすることもできる。

【００１３】一方、CRT との互換性を有しながら情報処
理システムの表示装置にFLCDを用いる場合、上述したよ
うにシステム側のCPU は専ら表示変更にかかる表示デー
タおよびそのアドレスを表示装置側へ転送して来るのみ
である。従って、これら表示データやアドレスの転送に
基づいて上記表示情報や表示変更の態様をいかにして確
実に認識するかが問題となる。

【００１４】本発明の目的は上述の観点に基づいてなさ
れたものであり、その目的とするところは、表示情報や
表示変更の態様を検出し、この検出に応じた最適なイン
ターレースモードを選択することが可能な表示制御装置
を提供することにある。

【００１５】

【課題を解決するための手段】そのために本発明では、
更新された表示状態を保持可能な表示素子を具え、アド
レスによって指定される表示データに基づいて前記表示
素子を駆動することにより表示を行う表示装置の表示制
御装置において、前記表示素子よりなる走査ラインを間
引いて駆動するインターレース駆動用の前記アドレスの
データであって、当該間引くライン数によって異なる複
数のインターレースデータを供給可能なインターレース
データ供給手段と、前記表示装置において表示される形
状の大きさおよび移動量を、表示の変更にかかる表示素
子の前記アドレスに基づいて検出する形状検出手段と、
該形状検出手段が検出する形状の大きさおよび／または
移動量に応じて、前記複数のインターレースデータの中
から、当該検出された形状の大きさおよび／または移動
量に対応したインターレースデータを供給させるインタ
ーレースデータ供給制御手段と、を具えたことを特徴と
する。

【００１６】

【作用】以上の構成によれば、表示される形状の大きさ
や移動量に応じて、これら大きさや移動量に最適なイン
ターレースモードが選択される。

【００１７】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１８】図１は、本発明の一実施例にかかる表示制
御装置を具えたFLC表示装置を各種文字，画像情報など
の表示装置として用いた情報処理システムのブロック図
である。

【００１９】図において、11は情報処理システム全体の
制御を実行するCPU 、13はCPU11 が実行するプログラム
を記憶したり、この実行の際のワーク領域として用いら
れるメインメモリ、14は、CPU11 を介さずにメインメモ
リ13と本システムを構成する各種機器との間でデータの
転送を行うDMA コントローラ(Direct Memory AccessCon
troller, 以下DMACという）である。15はイーサネット
(XEROX社による）などのLAN(ローカルエリアネットワー
ク）16と本システムとの間のLAN インタフェース、17は
ROM,SRAM,RS232C 方式インタフェースなどを有した入出
力装置（以下、I/O という）である。I/O 17には、各種
外部機器を接続可能である。18および19は外部記憶装置
としてのそれぞれハードディスク装置およびフロッピー
ディスク装置、20はハードディスク装置18やフロッピー
ディスク装置19と本システムとの間で信号接続を行うた
めのディスクインタフェースである。21は比較的高解像
度の記録を行うことが可能なインクジェットプリンタ，
レーザービームプリンタ等によって構成することができ
るプリンタ、22はプリンタと本システムとの間で信号接
続を行うためのプリンタインタフェースである。23は各
種文字等のキャラクタ情報，制御情報などを入力するた
めのキーボード、24はポインティングデバイスとしての
マウス、25はキーボード23およびマウス24と本システム
との間で信号接続を行うためのキーインタフェースであ
る。26は、本発明の一実施例にかかる表示制御装置とし
てのFLCDインタフェース27によって、その表示が制御さ
れるFLC 表示装置（以下、FLCDともいう）であり、上述
の強誘電性液晶をその表示動作媒体とする表示画面を有
する。12は上記各機器間を信号接続するためのデータバ
ス，コントロールバス，アドレスバスからなるシステム
バスである。

【００２０】以上説明した各種機器などを接続してなる
情報処理システムでは、一般にシステムのユーザーは、
FLCD26の表示画面に表示される各種情報に対応しながら
操作を行う。すなわち、LAN16,I/O 17に接続される外部
機器，ハードディスク18，フロッピーディスク19，スキ
ャナ21B,キーボード23, マウス24から供給される文字，
画像情報など、また、メインメモリ13に格納されたユー
ザーのシステム操作にかかる操作情報などがFLCD26の表
示画面に表示され、ユーザーはこの表示を見ながら情報
の編集，システムに対する指示操作を行う。ここで、上
記各種機器等は、それぞれFLCD26に対して表示情報供給
手段を構成する。

【００２１】（第１実施例）図２は、本実施例の第１実
施例にかかるFLCDインタフェース27の詳細を示すブロッ
ク図である。

【００２２】図において、31はアドレスバスドライバ、
32はコントロールバスドライバ、33,43,44,45 はデータ
バスドライバであり、それぞれはシステムバス12の各バ
スと接続している。CPU11 が表示内容書換え等のためシ
ステム側のビデオRAM(以下、VRAMともいう) をアクセス
する際の絶対アドレスデータは、アドレスバスドライバ
31を介してアクセスモニタ回路50に与えられる。アクセ
スモニタ回路50に入力した絶対アドレス（データ）は、
表示画面上の走査ラインに対応したラインアドレス（デ
ータ）に変換されるとともに、この回路から供給される
ライト信号に応じて、FIFO(A) メモリ36またはFIFO(B)
メモリ37に選択的に書込まれる。このFIFO(A) またはFI
FO(B) の選択は、スイッチS1の切換えに応じてなされ
る。FIFO(A) 36およびFIFO(B) 37は、書き込んだ順番に
データが読み出されるFIFO(First In First Out)メモリ
であり、これらのFIFO(A) 36およびFIFO(B)37 に書き込
まれたラインアドレスデータは、第２のスイッチS2の切
り換えに応じて選択的に読み出される。

【００２３】また、アクセスモニタ回路50は、図３にて
詳述されるように、予め設定されたアイコンのアドレス
データとＣＰＵ１１がアクセスするアドレスデータとが
一致したとき、アイコン検出信号Ｅを発生する。そし
て、このアイコン検出信号は変換テーブル53に入力す
る。

【００２４】さらに、アクセスモニタ回路50は、所定期
間にCPU11がメモリ41をアクセスするアドレスデータを
判別して異なるアドレスがアクセスされた場合、そのデ
ータをサンプリングカウンタ34に出力し、カウンタ34は
この出力されたデータの数を計数する。この計数値は、
同期制御回路39に与えられ、部分書き換えとリフレッシ
ュ駆動の割合などを定めるために用いられることができ
る。

【００２５】また、アドレスバスドライバ31を介して本
例FLCDインターフェース27に供給される絶対アドレス
は、アドレスセレクタ35にも入力し、これによって、CP
U 11はビデオメモリ41をアクセスすることができる。

【００２６】FIFO(A)36 またはFIFO(B)37 から読み出さ
れたアドレスデータおよび、アドレスカウンタ38から出
力され、後述のアドレス変換テーブル53を介したアドレ
スデータは、第３のスイッチS3の切り換えに応じて、い
ずれもアドレス変換回路47を介して選択的にアドレスセ
レクタ35の一方の入力部に与えられる。アドレスカウン
タ38は、ビデオメモリ41のラインアドレスを“１”ずつ
歩進し、表示画面全体をリフレッシュ駆動するためのア
ドレスデータを発生するものであり、そのアドレスデー
タの発生タイミングは同期制御回路39によって制御され
る。

【００２７】この同期制御回路39は、前記スイッチS1,S
2 およびS3の切り換え制御信号や後述するメモリコント
ローラ40へのデータトランスファ要求信号をも発生す
る。同期制御回路39による上記データトランスファ要求
信号発生のタイミングやスイッチS1,S2 およびS3の切換
えタイミングの制御は表示画面の１ライン分の表示駆動
を行うごとにFLCD26側が発生する水平同期信号(HSYNC)
に応じてなされる。

【００２８】CPU11 からのコントロール信号は、コント
ロールバスドライバ32を介してメモリコントローラ40に
与えられ、メモリコントローラ40は、このコントロール
信号に応じてアドレスセレクタ35およびビデオメモリ41
を制御する。すなわち、メモリコントローラ40は、ビデ
オメモリ41のデータ書換え等の際にCPU11 から出力され
るメモリアクセス要求信号と、ビデオメモリ41のデータ
を表示する際に同期制御回路39から出力されるデータト
ランスファ要求信号とのアービトレーションを行い、こ
れに応じてアドレスセレクタ35からの出力を切換え、ア
ドレスセレクタ35の入力部に与えられる２つのアドレス
データの一方を選択してビデオメモリ41に与える。

【００２９】ビデオメモリ41は表示データを記憶するも
のであり、デュアルポートのDRAM（ダイナミックRAM)で
構成されている。データバスドライバ33を介して供給さ
れる表示データは、アドレスセレクタ35からのアドレス
で指定された部位に書き込まれ、また、ビデオメモリ41
に記憶された表示データは、アドレスセレクタ35からの
アドレスによって指定された表示データがドライバレシ
ーバ42を介して前記FLCD26に読み出されて表示される。
また、ドライバレシーバ42は、FLCD26からの水平同期信
号HSYNC を同期制御回路39に与える。

【００３０】さらに、データバスドライバ43を介して、
部分書き換えとリフレッシュ駆動との割合などを設定す
るためのデータが同期制御回路39に与えられる。

【００３１】FLCD26のFLC パネルにはその温度を検出す
るための温度センサ26a が設けられており、温度センサ
26a の出力信号は、データバスドライバ44を介してCPU1
1 に転送される。

【００３２】以上の図２に示す構成において、CPU11 が
表示の変更を行う場合、所望するデータの書き換えに対
応するビデオメモリ41のアドレスがメモリコントローラ
40に与えられる。これに応じて、メモリコントローラ40
では、CPU11 のメモリアクセス要求信号と同期制御回路
39からのデータトランスファ要求信号とのアービトレー
ションが行われる。そして、CPU 11側のアクセスが権利
を得ると、メモリコントローラ40はアドレスセレクタ35
に対し、ビデオメモリ41へ与えるアドレスとしてアドレ
スドライバ31からのアドレス、すなわち、現在CPU11 が
アクセスしているアドレスを選択するよう切換えを行
う。これと同時にメモリコントローラ40からビデオメモ
リ41への制御信号が発生され、データバスドライバ33を
介してデータの読み書き、すなわちビデオメモリ41のデ
ータ書換えが行われる。このとき、CPU11 によってアク
セスされるアドレスデータはアクセスモニタ回路50とス
イッチS1を介してFIFO(A)36 またはFIFO(B)37 に記憶さ
れ、後述する表示データの転送の際利用される。このよ
うにCPU11 から見た表示データのアクセス方法はCRTの
場合と変わらない。

【００３３】一方、ビデオメモリ41からデータを読出し
このデータをFLCD26へ転送して表示する場合、同期制御
回路39からメモリコントローラ40へデータトランスファ
要求が発生され、ビデオメモリ41に対するアドレスとし
て、スイッチS3の切換えに応じアドレスカウンタ38また
はFIFO側のアドレスが、アドレス変換回路47を介した
後、アドレスセレクタ35において選択される。これとと
もに、メモリコントローラ40よりデータトランスファ用
の制御信号が生成され、ビデオメモリ41のメモリセルか
らシフトレジスタへ該当アドレスのラインの表示データ
が転送され、シリアルポートの制御信号によりドライバ
42へ出力される。

【００３４】同期制御回路39は、前述したようにFLCD26
からの水平同期信号HSYNC に基づいてスイッチS3を切換
えることにより、表示画面を全面リフレッシュして行く
サイクル、またはCPU11 によりアクセスされたラインの
書換えを行う部分書換えサイクルを生じさせる。ここ
で、全面リフレッシュのサイクルとは表示画面を構成す
るラインを１ラインづつ順次表示駆動するサイクルをい
い、これは、後述されるようにアドレスカウンタ38で順
次インクリメントされるアドレスに応じて、アクセスす
るラインが順次 1ラインづつ変化することによって可能
となる。また、アクセスラインの部分書換えサイクルと
はそのサイクルの直前の所定時間内にCPU11からアクセ
スされたラインを書き換えるものである。

【００３５】アドレス変換テーブル53は、アドレスカウ
ンタ38から入力するアドレスデータをそのまま出力する
テーブルや、これらデータをインターレースモードで表
示できるようなアドレスに変換するための複数のインタ
ーレーステーブルを具える。これらテーブルは、図３に
て詳述されるアクセスモニタ回路50からのアイコン検出
信号Ｅに応じて１つが選択される。

【００３６】上記インターレーステーブルとしては、図
１２，１３で後述されるようにその間引きライン数が一
定なインターレースモード用のテーブルや、間引きライ
ン数が不規則に変化するインターレースモード用のテー
ブルをそれぞれ複数具える。

【００３７】また、アドレス変換回路47は表示画面の各
走査ラインに対応したラインアドレスデータをビデオメ
モリ41をアクセスするためのアドレスデータに戻す。

【００３８】このように、表示を行うためにビデオメモ
リ41をアクセスするためのアドレスデータは、基本的に
はスイッチS3の切換えに応じてFLC ディスプレイ26の画
面全面をリフレッシュして行くアドレスデータと、表示
内容の変更を行うべくCPU11によりアクセスされた部分
的なラインの書換えを行うアドレスデータとが時分割に
出力されるが、アクセスモニタ回路50からのアイコン検
出信号Ｅにより、部分書換えやリフレッシュのアドレス
の他に、所定の表示状態に適したインターレースモード
のアドレスとすることができる。

【００３９】図３は図２に示されるアクセスモニタ回路
50の詳細を示すブロック図である。

【００４０】図３において、501 は第１比較回路であ
り、アドレスドライバ31を介して入力されるCPU11 のア
クセスアドレスと第１レジスタ46A に格納される複数種
類のアイコンアドレスとが一致したときにアイコン検出
信号Ｅを出力する。このアイコンアドレスは、アイコン
選択の際にCPU11 が必ずアクセスする所定のアドレスを
意味する。すなわち、第１レジスタ46A には、図４に示
すような、FLCD26の表示画面上に表示される複数のアイ
コン10各々のアドレスが格納されており、これにより、
カーソル２を移動させて例えば「入力用紙」というアイ
コン１を指示し、マウスのクリック等によってこれを選
択すると、第１比較回路501 は、アイコン１に応じた検
出信号Ｅを出力する。そして、このアイコン検出信号Ｅ
は、変換テーブル53に入力し、「入力用紙」というアイ
コン１に最適な変換テーブルを選択する。具体的には、
「入力用紙」というアイコンが選択されると、FLCD26の
表示画面は図５に示すように文字等を入力するためのス
ペース４が表示される。そしてオペレータのキー操作に
よって入力された文字等がこのスペース４に順次表示さ
れる。従って、この「入力用紙」の表示の場合に考え得
る表示変更の態様（モード）は、キーの押下に応じた文
字等の表示，カーソル移動，スクロール等がある。この
ため、これらの表示変更モードそれぞれに適切な表示駆
動モードとして、ノンインターレースモード（ラインを
間引かずに順次駆動する。すなわち、リフレッシュ駆
動。本発明では、このノンインターレースモードをイン
ターレースモードの１つとする。）のテーブルを選択す
る。これにより、特にスクロール等の文字等のばらけが
防止され、スクロール時にも文字等の認識を確実に行う
ことができる。

【００４１】なお、上記「入力用紙」という表示モード
の際に、表示が比較的速く変化する、例えばカーソル移
動が行われるような場合は、カーソルの移動の表示を図
６にて詳述されるライン書き換えによって補い、これに
より適切な表示がなされるため、この「入力用紙」モー
ドにおける表示駆動モードとして、ノンインターレース
（リフレッシュ）モードが設定されても支障はない。

【００４２】また、アイコン設定に応じた他のインター
レースモード選択の例としては、「図形」というアイコ
ンが設定された場合には、例えば図１２で後述されるよ
うな４インターレースモードが選択される。

【００４３】再び図３において、502 はアドレス変換回
路であり、CPU11 がアクセスする絶対アドレスをライン
アドレスへ変換する。すなわち、アドレスバスドライバ
31を介して、このアクセスモニタ回路に入力されるアド
レスは、システム側のVRAMにおける絶対アドレスであ
り、これをFLCD26の表示画面に対応したラインアドレス
に変換する。

【００４４】503 は比較回路であり、CPU11 のアクセス
アドレスがシステム側VRAMの表示領域のものであるかワ
ーク領域のものであるかを判別し、アクセスアドレスが
表示領域のものであるときにその旨の出力を行う。

【００４５】すなわち、CPU11 が表示制御に際してシス
テム側のVRAMをアクセスするとき、表示領域のみならず
ワーク領域もアクセスする。この結果、アクセスモニタ
回路50に入力するCPU のアクセスアドレスはワーク領域
のアドレスも含まれることになる。このため、比較回路
503 において入力するアドレスを判別し、このアドレス
がVRAMの表示領域のものである場合のみ、後述されるよ
うに、FIFO(A)36 またはFIFO(B)37 に書込まれるように
する。比較回路503 の構成としては、例えば、VRAMのア
ドレスの上位２桁が、10以下か否かの比較回路とすれば
よい。この場合、比較回路503 に入力するアドレスの上
位２桁が10以下のとき、表示領域のアドレスである旨を
出力する。

【００４６】505 はラッチ比較回路であり、比較回路50
3 からの表示領域のアドレスデータである旨の出力を受
けて、アドレス変換回路502 からのそのアドレスデータ
を取込み、同一サンプリング期間中に取込まれラッチさ
れているアドレスデータと比較する。この比較が不一致
の場合、この新たに取込まれたアドレスデータをラッチ
するとともに、FIFOメモリ36(37)へ出力する。これと同
時に異なるラインへアクセスである旨の出力を行う。こ
れにより、ビデオメモリ41において重複するラインへア
クセスすることが防止される。なお、上述の異ラインへ
のアクセスである旨の出力はサンプリングカウンタ34に
も転送され、サンプリングカウンタ34はこの出力を計数
する。

【００４７】504 はFIFO制御回路であり、比較回路503
からの表示領域である旨の出力とラッチ比較回路505 か
らの異ラインへのアクセスである旨の出力とのアンドに
応じてFIFOメモリ36(37)へライト信号を出力しこのメモ
リに、ラッチ回路505 を介して入力するアドレスデータ
の書込みを許可する。

【００４８】図６は上記時分割駆動の場合の各信号のタ
イミングチャートである。図６を参照してリフレッシュ
の動作とライン書換えの動作とを時分割に交互に行う基
本的動作について説明する。

【００４９】ここでは、リフレッシュのサイクルを４ラ
インを単位として、アクセスラインの書換えサイクルを
３ラインを単位として行う場合の例を示す。

【００５０】図６において、REE/ACS は全面リフレッシ
ュのサイクルとアクセスラインの書換えサイクルとを交
互に生じさせるタイミングであり、“１”のときが全面
リフレッシュのサイクルで、“０”のときがアクセスラ
インの書換えサイクルであることを示す。また、T_aは全
面リフレッシュのサイクルの時間、T_bはアクセスライン
の書換えサイクルの時間を表わす。この例においては、
T_a：T_b＝４：３としているが、要求されるリフレッシュ
レート等によって最適な値を選ぶことができる。すなわ
ち、T_aの割合を大きくすればリフレッシュレートを上げ
ることができ、T_bの割合を大きくすれば部分的な変更の
応答性を良くすることができる。

【００５１】FIFO(A)36 およびFIFO(B)37 の状態を説明
するに、スイッチS1がFIFO(A)36 側に接続されると（ス
イッチS1の状態A/B ＝“１”）、CPU11 がアクセスする
ラインのアドレスはFIFO(A)36 にサンプリングされて記
憶される。一方スイッチS1がFIFO(B)37 側に接続される
と(A/B＝“０”）、CPU11 がアクセスするラインアドレ
スはFIFO(B) 37に記憶される。また、スイッチS2がFIFO
(A)36 側に接続されると( スイッチS2の状態A/B ＝
“１”)、FIFO(A)36 に記憶されたアドレスが出力され、
スイッチS2がFIFO(B)37 側に接続されると(A/B＝
“０”）、FIFO(B)37 に記憶されたアドレスが出力され
る。

【００５２】画面全体の１回のリフレッシュが完了し、
FLCD26が垂直同期信号VSYNC を出力したり、あるいはア
ドレスカウンタ38にキャリーが生じるとアドレスカウン
タ38がクリアされ、次の全面リフレッシュのサイクルで
出力されるラインは第０ラインに戻る。アドレスカウン
タ38は、前述したように同期制御回路39が水平同期信号
HSYNC をカウントする毎に発生する同期信号に応じて
“１”，“２”，“３”と順次カウントアップしていく
が、同期制御回路39が発生するこの同期信号は、データ
バスドライバ43を介して同期制御回路39に入力するパラ
メータＭ，Ｎに応じて出力される。すなわち、パラメー
タＭ，Ｎは一定期間におけるリフレッシュサイクルと部
分書換えサイクルの比を定めるものであり、このパラメ
ータによって定められるリフレッシュサイクルのライン
数だけ同期信号を出力し、部分書換え時には出力しな
い。一方、CPU11 よりラインL1,L2,L3のアドレスがアク
セスされると、このとき、スイッチS1がFIFO(A)36 に接
続されていれば、L1,L2,L3のアドレスがここに記憶さ
れ、その後スイッチS2がFIFO(A)36 に接続された時点で
L1,L2,L3のアドレスがここから出力され、出力ラインと
してL1,L2,L3が選ばれる。ここで、スイッチS3の切換え
信号は同期制御回路39からのRFF/ACS として与えられ、
RFF/ACS が“１”であるラインアクセスのサイクルでは
出力ラインアドレスとしてFIFO(A),FIFO(B) 側からの出
力に切換えられる。REF/ACS が“１”となると、スイッ
チS3がアドレスカウンタ38側に切換えられるとともに、
同期制御回路39が水平同期信号HSYNC に同期して出力す
る同期信号に応じてアドレスカウンタ38は順次カウント
アップを開始し、リフレッシュ動作を前サイクルの続き
のラインから行う。図４においては、例えば、L3のライ
ン出力後に前サイクルの続きである“４”，“５”，
“６”，“７”のラインが出力されている。以下同様に
して、上述の動作を繰返すが、FIFOを２つ用意したの
は、一方でメモリアクセスされたアドレスをサンプリン
グし、同時に他方でサンプリングしたアドレスを出力す
ることを矛盾無く、かつ効率よく実行するためである。
すなわち、アドレスのサンプリング期間は他方のFIFOの
アクセスラインの出力開始からリフレッシュサイクルの
終了までであり、リフレッシュサイクルの終了後、直前
のサンプリング期間でサンプリングしたアドレスを出力
するアクセスラインの書換えサイクルに入ると同時に、
他方のFIFOのアドレスサンプリング期間が開始されるこ
とになる。

【００５３】以上のように、基本的動作ではリフレッシ
ュサイクルとライン書換えのサイクルとを交互に繰返
し、図６ではその繰返し周期を７ラインを１単位として
T_a：T_b＝４：３として説明したが、さらに温度等の環境
条件や表示するデータの種類、上述したカーソル移動等
の表示変更モードあるいはさらにFLCDの表示デバイス素
材の違い，CPU からのアクセス頻度（具体的には、サン
プリングカウンタの値）等に応じて要求されるリフレッ
シュレート等によってT_aとT_bとの比率を変更することが
できる。

【００５４】（第２実施例）図７は、図３に示したアク
セスモニタ回路50の本発明の第２実施例にかかる構成を
示すブロック図である。図３に示した要素と同様の要素
には、同一の符号を付してこの詳細な説明は省略する。

【００５５】図７において、アドレス変換回路502 は、
絶対アドレスを表示画面におけるそれぞれ主走査方向
（Ｘ方向）および副走査方向（Ｙ方向）の位置を示す主
走査アドレスおよび副走査アドレス（すなわち、上述し
たラインアドレス）に変換する。これら主走査アドレス
および副走査アドレスは表示モード決定回路510 に入力
し、表示モード決定回路510 はこれらアドレスに基づい
てインターレースモード選択信号を発生する。インター
レースモード選択信号は、図２に示した変換テーブル53
に入力し、変換テーブル53では、この信号に応じた最適
なインターレーステーブルが選択される。

【００５６】図８は上記表示モード決定回路510 の詳細
を示すブロック図である。

【００５７】Ｘ方向min 検出回路5101は、連続して入力
する主走査アドレスの最小値を検出し、また、Ｘ方向Ma
x 検出回路はその最大値を検出する。そして、これらの
差が、差分回路5105によって演算されてモード決定回路
5109に入力する。連続する副走査アドレスも、同様にＹ
方向Min 検出回路5103，Ｙ方向Max 検出回路5104および
差分回路5106によって、副走査アドレスの最大値と最小
値の差が求められてモード決定回路5109に入力する。

【００５８】それぞれの最大値と最小値の差は、連続し
て入力するそれぞれのアドレスの幅を示すものであり、
これにより、表示される形状やその大きさを検出するこ
とができる。モード決定回路5109は、この形状等に応じ
てインターレースモード選択信号を出力するテーブルを
有しており、表示される形状等に応じたインターレース
モード信号を出力する。この結果、変換テーブル53（図
２）では、形状等に応じたインターレースモードのテー
ブルが選択される。例えば、比較的大きな形状である場
合程、間引くライン数が多いインターレースモードを選
択することができる。

【００５９】また、Ｙ方向Min 検出回路で検出される副
走査アドレスの最小値は、ラッチ5107および差分回路51
08に入力する。ラッチ5107に入力した最小値は、所定時
間の後、差分回路5108に入力する。差分回路5108は、こ
れら２つの最小値の差を演算し、この差もまたモード決
定回路5109に入力する。差分回路5108が出力する差は、
所定時間あたりの副走査アドレスの最小値を表わしてお
り、これは、すなわち表示される形状等の移動量（移動
速度）を示す。

【００６０】以上説明したように、モード決定回路5109
は表示される形状の大きさ等や形状の移動量に応じたイ
ンターレースモード選択信号を出力し、変換テーブル53
において、この選択信号に応じた適切なインターレース
テーブルが選択される。例えば、上述したように、形状
の大きさや移動量が大きい程、間引きライン数の多いイ
ンターレーステーブルが選択される。

【００６１】（第３実施例）上記第１および第２実施例
では、選択されるアイコンや表示される形状の大きさ
等、移動量に応じた最適なインターレースモードで表示
駆動信号を行う構成について説明したが、本例では、オ
ペレータがインターレースモードを任意に選択できる構
成について説明する。

【００６２】図９は、本例にかかるFLCD26の表示例を示
す説明図である。同図は、メニュー画面を示しており、
オペレータが、カーソル２を「インターレース」という
アイコン８に移動させてクリックすると、インターレー
ス設定用のサブウィンドウ９が表示される。オペレータ
はこの表示部にカーソル２を移動させ、間引きライン数
が、比較的細かなインターレースから比較的荒いインタ
ーレースまで任意に設定することができる。

【００６３】図１０は、オペレータがインターレースモ
ードを任意に設定するための他の構成にかかるFLCD26の
外観斜視図である。

【００６４】表示画面26d の周囲の装置フレームの下方
側部には、輝度ボリューム用つまみ26v に並んでインタ
ーレースモード設定用つまみ26i が設けられている。オ
ペレータはつまみ26i を操作することにより、インター
レースにおける間引きライン数が細かなものから荒いも
のまでを選択することができる。

【００６５】図１１は図１０に説明したインターレース
設定のための構成にかかるFLCDインターフェース27を示
すブロック図である。同図において、図２に示した要素
と同様の要素には同一の符号を付してその説明は省略す
る。

【００６６】図１１に示すように、つまみ 26iの操作量
はＡ／Ｄ変換器26t によってＡ／Ｄ変換され、選択信号
SEL として、変換テーブル53に入力する。そして変換テ
ーブル53では、この選択信号SEL に応じたインターレー
ステーブルが選択される。

【００６７】なお、上述した第３実施例では、選択され
るインターレースモードが間引きされるライン数によっ
て異なるものとしたが、間引きされるライン数がランダ
ムに変換するインターレースモードや、所定ライン数の
ブロックでは１ラインづつ順次駆動し、各ブロック間の
ラインが間引かれるようなインターレースモードも選択
の対象としてもよい。

【００６８】図１２および図１３は、上述した各実施例
の変換テーブル53におけるインターレーステーブルの一
例をそれぞれ示す説明図である。図１２に示されるそれ
ぞれのテーブルには、アドレスカウンタ38が発生するア
ドレス０〜Ｎのそれぞれに応じて表示画面でアクセスす
べきラインのアドレスデータが格納されている。例え
ば、32インターレースモードに対応したテーブルは、ア
ドレス０に１番目、アドレス１に33番目、 ……アドレス
ｋに２番目のラインのアドレスデータが格納されてい
る。これにより、このテーブルが変換に用いられた場
合、アドレス０からアドレスＮまでこの順序で、その格
納するアドレスデータのラインが31ラインおきに駆動さ
れて行く。

【００６９】例えば、第２実施例で説明したように、表
示される形状が「円」等の図形である場合には８インタ
ーレースモードが選択される。

【００７０】図１３に示す変換テーブルは、アドレスカ
ウンタ38が発生するアドレス０〜ｋのそれぞれに応じて
表示画面でアクセスすべきラインのアドレスデータが格
納されている。例えば、図中１番左側の10本32インター
レースモードのテーブルでは、アドレス０に１番目、ア
ドレス１に２番目、……アドレス９に10番目、アドレス
10に321 番目、アドレス11に322 番目、…、アドレス19
に330 番目のラインのアドレスデータが格納されてい
る。すなわち、まず表示画面の上から１番目から10番目
までのラインが順次駆動され、次は10ライン×31（32イ
ンターレース）分のラインを飛んで321 番目から330番
目までのラインが順次駆動される。以下、同様にして表
示画面全体のラインが駆動されると、これを繰り返す。

【００７１】変換テーブル53には、図１２，１３に示し
たインターレーステーブルの外に、間引きライン数がラ
ンダムに変化するインターレーステーブルや、間引きラ
イン数がゼロ、すなわちノンインターレース（リフレッ
シュ駆動）のテーブルがインターレーステーブルとして
格納されており、これらテーブルが、上記各実施例で示
したように、アイコン，表示形状，オペレータによる操
作入力に応じて選択される。

【００７２】

【発明の効果】以上の説明から明らかなように、本発明
によればアイコンの選択に応じて、複数のインターレー
スモードの中からこの選択されたアイコンにかかる表示
に最適なインターレースモードが選択される。

【００７３】この結果、表示される情報によらず、常に
表示品位の高い表示がなされる。

【図面の簡単な説明】

【図１】本発明の一実施例にかかる表示制御装置を組込
んだ情報処理システムのブロック図である。

【図２】本発明の第１実施例にかかるFLCDインタフェー
スの構成を示すブロック図である。

【図３】図２に示すアクセスモニタ回路の詳細を示すブ
ロック図である。

【図４】第１実施例にかかるFLCDの表示例を示す表示画
面の正面図である。

【図５】第１実施例にかかるFLCDの表示例を示す表示画
面の正面図である。

【図６】図２に示されるFLCDインターフェースにおける
時分割駆動を説明するためのタイミングチャートであ
る。

【図７】本発明の第２実施例にかかるアクセスモニタ回
路の詳細を示すブロック図である。

【図８】図７に示す表示モード決定回路の詳細を示すブ
ロック図である。

【図９】本発明の第３の実施例にかかる表示例を示す表
示画面の正面図である。

【図１０】本発明の第３実施例にかかるFLCDの外観斜視
図である。

【図１１】図１０に示す実施例のFLCDインターフェース
のブロック図である。

【図１２】本発明の実施例にかかるインターレーステー
ブルを示す説明図である。

【図１３】本発明の実施例にかかるインターレーステー
ブルを示す説明図である。

【符号の説明】

１，８アイコン２カーソル９サブウィンドウ 11 CPU 12 アドレスバス 13 メインメモリ 14 DMA コントローラ 15 LAN インタフェース 16 LAN 17 I/O 装置 18 ハードディスク装置 19 フロッピーディスク装置 20 ディスクインタフェース 21 プリンタ 22 プリンタインタフェース 23 キーボード 24 マウス 25 キーインタフェース 26 FLCD(FLCD ディスプレイ) 26a 温度センサ 26i インターレース設定用つまみ 27 FLCDインタフェース 31 アドレスバスドライバ 32 コントロールバスドライバ 33,43,44,45A,45B データバスドライバ 34 サンプリングカウンタ 35 アドレスセレクタ 36 FIFO(A) メモリ 37 FIFO(B) メモリ 38 アドレスカウンタ 39 同期制御回路 40 メモリコントローラ 41 ビデオメモリ 42 ドライバレシーバ S1,S2,S3 スイッチ 46A,46B レジスタ 47 アドレス変換回路 50 アクセスモニタ回路 51,51A 書換え領域判定回路 51B イベント検出回路 53 アドレス変換テーブル 501 比較回路 502 アドレス変換回路 503 比較回路 504 FIFO制御回路 505 ラッチ比較回路 510 表示モード決定回路 5101 Ｘ方向Min 検出回路 5102 Ｘ方向Max 検出回路 5103 Ｙ方向Min 検出回路 5104 Ｙ方向Max 検出回路 5105，5106，5108 差分回路 5107 ラッチ 5109 モード決定回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者伊奈謙三東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】更新された表示状態を保持可能な表示素
子を具え、アドレスによって指定される表示データに基
づいて前記表示素子を駆動することにより表示を行う表
示装置の表示制御装置において、前記表示素子よりなる走査ラインを間引いて駆動するイ
ンターレース駆動用の前記アドレスのデータであって、
当該間引くライン数によって異なる複数のインターレー
スデータを供給可能なインターレースデータ供給手段
と、前記表示装置において表示される形状の大きさおよび移
動量を、表示の変更にかかる表示素子の前記アドレスに
基づいて検出する形状検出手段と、該形状検出手段が検出する形状の大きさおよび／または
移動量に応じて、前記複数のインターレースデータの中
から、当該検出された形状の大きさおよび／または移動
量に対応したインターレースデータを供給させるインタ
ーレースデータ供給制御手段と、を具えたことを特徴とする表示制御装置。
【請求項２】前記表示素子は、当該表示状態が更新さ
れるための動作媒体として強誘電性液晶を有したことを
特徴とする請求項１に記載の表示制御装置。