JPH04369728A - ディジタル符号処理システム - Google Patents
ディジタル符号処理システムInfo
- Publication number
- JPH04369728A JPH04369728A JP3174423A JP17442391A JPH04369728A JP H04369728 A JPH04369728 A JP H04369728A JP 3174423 A JP3174423 A JP 3174423A JP 17442391 A JP17442391 A JP 17442391A JP H04369728 A JPH04369728 A JP H04369728A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signals
- selection circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル符号処理シ
ステムの機能コア選択装置に利用する。
ステムの機能コア選択装置に利用する。
【０００２】
【従来の技術】従来、ディジタル符号処理システムは、
システム全体の機能を実現するために、システムに要求
される機能コア群を作成し、これら機能コア群を任意に
直接接続して目的とするシステム全体の機能を実現して
きた。
システム全体の機能を実現するために、システムに要求
される機能コア群を作成し、これら機能コア群を任意に
直接接続して目的とするシステム全体の機能を実現して
きた。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来のディジタル符号処理システムでは、機能コア群を直
接接続するので、何らかの理由で機能コア群の仕様を変
更（機能コア群の一部の削除または追加を含む。）する
場合に、または各機能の動作順序を変換する必要が生じ
た場合に、新しいシステム全体の機能を実現することは
容易でない欠点があった。
来のディジタル符号処理システムでは、機能コア群を直
接接続するので、何らかの理由で機能コア群の仕様を変
更（機能コア群の一部の削除または追加を含む。）する
場合に、または各機能の動作順序を変換する必要が生じ
た場合に、新しいシステム全体の機能を実現することは
容易でない欠点があった。
【０００４】本発明は上記の欠点を解決するもので、機
能コアの仕様および動作順序を容易に変更することがで
き、新システムの全体機能の実現を容易にできるディジ
タル符号処理システムを提供することを目的とする。
能コアの仕様および動作順序を容易に変更することがで
き、新システムの全体機能の実現を容易にできるディジ
タル符号処理システムを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、１組の入力信
号を入力する正整数Ｎ個の入力端子と、入力する１組の
信号を処理して１以上の組の出力信号を生成する信号処
理回路を含むＮ個の機能コアと、この各信号処理回路の
１組の出力信号を出力するＮ個の出力端子とを備えたデ
ィジタル符号処理システムにおいて、入力する第一の指
令信号に基づき上記各信号処理回路の１以上の組の出力
信号を選択して正整数Ｍ組の出力信号を出力する第一の
選択回路と、入力する第二の指令信号に基づきＭ組の入
力信号を選択して上記各機能コアに１組ずつ与える第二
の選択回路とを備え、上記各機能コアは入力する第三の
指令信号に基づき上記Ｎ個の内の該当する入力端子から
の１組の入力信号と上記第二の選択回路からの１組の入
力信号とを選択して上記１組の信号として上記信号処理
回路に与える第三の選択回路を含み、上記第一、第二お
よび第三の指令信号を与える制御回路とを備えたことを
特徴とする。
号を入力する正整数Ｎ個の入力端子と、入力する１組の
信号を処理して１以上の組の出力信号を生成する信号処
理回路を含むＮ個の機能コアと、この各信号処理回路の
１組の出力信号を出力するＮ個の出力端子とを備えたデ
ィジタル符号処理システムにおいて、入力する第一の指
令信号に基づき上記各信号処理回路の１以上の組の出力
信号を選択して正整数Ｍ組の出力信号を出力する第一の
選択回路と、入力する第二の指令信号に基づきＭ組の入
力信号を選択して上記各機能コアに１組ずつ与える第二
の選択回路とを備え、上記各機能コアは入力する第三の
指令信号に基づき上記Ｎ個の内の該当する入力端子から
の１組の入力信号と上記第二の選択回路からの１組の入
力信号とを選択して上記１組の信号として上記信号処理
回路に与える第三の選択回路を含み、上記第一、第二お
よび第三の指令信号を与える制御回路とを備えたことを
特徴とする。
【０００６】また、本発明は、上記各出力端子はＮ番目
を除き次の機能コアの入力端子に接続されることができ
る。
を除き次の機能コアの入力端子に接続されることができ
る。
【０００７】さらに、本発明は、上記第一の選択回路の
出力と上記第二の選択回路の入力とが接続されることが
できる。
出力と上記第二の選択回路の入力とが接続されることが
できる。
【０００８】
【作用】各出力端子と次の機能コアの入力端子とが接続
されていく場合に、機能コアを変更するときには第一の
選択回路のＭ組の出力信号の１組を新しい機能コアに与
え、新しい機能コアの出力信号を第二の選択回路にＭ組
の入力信号の一つとしてあたえる。制御回路は第一、第
二および第三の選択回路にそれぞれ第一、第二および第
三の指令信号を与える。第一の選択回路は第一の指令信
号に基づき各信号処理回路の１以上の組の出力信号を選
択して正整数Ｍ組の出力信号を出力する。第二の選択回
路は第二の指令信号に基づきＭ組の入力信号を選択して
各機能コアに１組ずつ与える。各機能コアは第三の選択
回路で入力する第三の指令信号に基づきＮ個の内の該当
する入力端子からの１組の入力信号と第二の選択回路か
らの１組の入力信号とを選択して１組の信号として信号
処理回路に与える。機能コアの動作順序を変更するとき
には第一の選択回路の出力と第二の選択回路の入力とを
接続し、上記と同様に指令信号を与えて制御する。
されていく場合に、機能コアを変更するときには第一の
選択回路のＭ組の出力信号の１組を新しい機能コアに与
え、新しい機能コアの出力信号を第二の選択回路にＭ組
の入力信号の一つとしてあたえる。制御回路は第一、第
二および第三の選択回路にそれぞれ第一、第二および第
三の指令信号を与える。第一の選択回路は第一の指令信
号に基づき各信号処理回路の１以上の組の出力信号を選
択して正整数Ｍ組の出力信号を出力する。第二の選択回
路は第二の指令信号に基づきＭ組の入力信号を選択して
各機能コアに１組ずつ与える。各機能コアは第三の選択
回路で入力する第三の指令信号に基づきＮ個の内の該当
する入力端子からの１組の入力信号と第二の選択回路か
らの１組の入力信号とを選択して１組の信号として信号
処理回路に与える。機能コアの動作順序を変更するとき
には第一の選択回路の出力と第二の選択回路の入力とを
接続し、上記と同様に指令信号を与えて制御する。
【０００９】以上により機能コアの仕様および動作順序
を容易に変更することができ、新システムの全体機能の
実現を容易にできる。
を容易に変更することができ、新システムの全体機能の
実現を容易にできる。
【００１０】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例ディジタル符号処理システ
ムのブロック構成図である。
する。図１は本発明一実施例ディジタル符号処理システ
ムのブロック構成図である。
【００１１】図一において、ディジタル符号処理システ
ムは、１組の入力信号を入力する正整数Ｎ個の入力端子
１１ 〜１Ｎ と、入力する１組の信号を処理して１以
上の組の出力信号を生成する信号処理回路１２１ 〜１
２Ｎ を含むＮ個の機能コア１０１ 〜１０Ｎ と、各
信号処理回路１２１ 〜１２Ｎ の１組の出力信号を出
力するＮ個の出力端子２１ 〜２Ｎ とを備える。
ムは、１組の入力信号を入力する正整数Ｎ個の入力端子
１１ 〜１Ｎ と、入力する１組の信号を処理して１以
上の組の出力信号を生成する信号処理回路１２１ 〜１
２Ｎ を含むＮ個の機能コア１０１ 〜１０Ｎ と、各
信号処理回路１２１ 〜１２Ｎ の１組の出力信号を出
力するＮ個の出力端子２１ 〜２Ｎ とを備える。
【００１２】ここで本発明の特徴とするところは、入力
する第一の指令信号として指令信号Ｓ１に基づき各信号
処理回路１２１ 〜１２Ｎ の１以上の組の出力信号を
選択して正整数Ｍ組の出力信号を出力する第一の選択回
路として選択回路３０と、入力する第二の指令信号とし
て指定信号Ｓ２に基づきＭ組の入力信号を選択して各機
能コア１０１ 〜１０Ｎ に１組ずつ与える第二の選択
回路として選択回路４０とを備え、各機能コア１０１
〜１０Ｎ は入力する第三の指令信号として指定信号Ｓ
に基づきＮ個の内の該当する入力端子１１ 〜１Ｎ か
らの１組の入力信号と選択回路４０からの１組の入力信
号とを選択して１組の信号として信号処理回路１２１
〜１２Ｎ に与える第三の選択回路として選択回路１１
１ 〜１１Ｎ を含み、指令信号Ｓ１〜Ｓ３を与える制
御回路２０とを備えたことにある。
する第一の指令信号として指令信号Ｓ１に基づき各信号
処理回路１２１ 〜１２Ｎ の１以上の組の出力信号を
選択して正整数Ｍ組の出力信号を出力する第一の選択回
路として選択回路３０と、入力する第二の指令信号とし
て指定信号Ｓ２に基づきＭ組の入力信号を選択して各機
能コア１０１ 〜１０Ｎ に１組ずつ与える第二の選択
回路として選択回路４０とを備え、各機能コア１０１
〜１０Ｎ は入力する第三の指令信号として指定信号Ｓ
に基づきＮ個の内の該当する入力端子１１ 〜１Ｎ か
らの１組の入力信号と選択回路４０からの１組の入力信
号とを選択して１組の信号として信号処理回路１２１
〜１２Ｎ に与える第三の選択回路として選択回路１１
１ 〜１１Ｎ を含み、指令信号Ｓ１〜Ｓ３を与える制
御回路２０とを備えたことにある。
【００１３】また、各出力端子２１ 〜２Ｎ はＮ番目
を除き次の機能コア１０１ 〜１０Ｎ の入力端子１１
〜１Ｎ に接続される。
を除き次の機能コア１０１ 〜１０Ｎ の入力端子１１
〜１Ｎ に接続される。
【００１４】このような構成のディジタル符号処理シス
テムの動作について説明する。図２は本発明のディジタ
ル符号処理システムの機能コアを変更する場合の手順を
示すフローチャートである。図３は本発明のディジタル
符号処理システムの機能コアの動作順序を変更する場合
の手順を示すフローチャートである。
テムの動作について説明する。図２は本発明のディジタ
ル符号処理システムの機能コアを変更する場合の手順を
示すフローチャートである。図３は本発明のディジタル
符号処理システムの機能コアの動作順序を変更する場合
の手順を示すフローチャートである。
【００１５】図１において、機能コア１０１ 内の選択
回路１１１は、通常入力端子１１ よりの１組の入力信
号を選択し、信号処理回路１２１ へ出力する。信号処
理回路１２１ は、その機能に要求される仕様に従い信
号処理を行いｋ１ 組の出力信号を通常は出力端子２１
へ出力し、次の機能コア１０２ の入力端子１２ に
与える。本実施例ではさらにこのｋｉ 組の出力信号を
選択回路３０に接続する。
回路１１１は、通常入力端子１１ よりの１組の入力信
号を選択し、信号処理回路１２１ へ出力する。信号処
理回路１２１ は、その機能に要求される仕様に従い信
号処理を行いｋ１ 組の出力信号を通常は出力端子２１
へ出力し、次の機能コア１０２ の入力端子１２ に
与える。本実施例ではさらにこのｋｉ 組の出力信号を
選択回路３０に接続する。
【００１６】機能コア１０１ 〜１０Ｎ は、選択回路
１１１ 〜１１Ｎ と信号処理回路１２１ 〜１２Ｎ
にて構成され、システム全体としては必要機能群の数（
ここではＮ個とする）だけ設けられ、出力端子２ｉ は
入力端子１ｉ＋１ とは接続されているものとする。
１１１ 〜１１Ｎ と信号処理回路１２１ 〜１２Ｎ
にて構成され、システム全体としては必要機能群の数（
ここではＮ個とする）だけ設けられ、出力端子２ｉ は
入力端子１ｉ＋１ とは接続されているものとする。
【００１７】選択回路３０は、各機能コア１０１ 〜１
０Ｎ より送出されてくるΣｋｉ 組（Σはｉ＝１〜Ｎ
の総和）の信号群を入力信号とし、制御回路２０よりの
指令信号Ｓ１により、Ｍ組の信号を選択して出力端子３
へ出力する。
０Ｎ より送出されてくるΣｋｉ 組（Σはｉ＝１〜Ｎ
の総和）の信号群を入力信号とし、制御回路２０よりの
指令信号Ｓ１により、Ｍ組の信号を選択して出力端子３
へ出力する。
【００１８】選択回路４０は、入力端子４からの入力信
号から制御回路２０よりの指令信号Ｓ２により、Ｎ組の
出力信号を選択し、Ｎ組の機能コア１０１ 〜１０Ｎ
内の選択回路１１１ 〜１１Ｎ のもう１組の入力へ送
出する。
号から制御回路２０よりの指令信号Ｓ２により、Ｎ組の
出力信号を選択し、Ｎ組の機能コア１０１ 〜１０Ｎ
内の選択回路１１１ 〜１１Ｎ のもう１組の入力へ送
出する。
【００１９】ここで、たとえば図２を参照して機能コア
１０ｉ （１≦ｉ≦Ｎ）の機能仕様を変更する場合につ
いて説明する。
１０ｉ （１≦ｉ≦Ｎ）の機能仕様を変更する場合につ
いて説明する。
【００２０】まず、機能仕様の変更は信号処理回路内に
実施するものとし、新機能を実現するものを信号処理回
路１１ｊ とし、これを含む機能コア１０ｊ とする。
実施するものとし、新機能を実現するものを信号処理回
路１１ｊ とし、これを含む機能コア１０ｊ とする。
【００２１】機能コア１０ｊ の入力と選択回路３０の
Ｍ組の出力信号の１組と接続し、かつ機能コア１０ｊ
の出力信号を選択回路４０のＭ組の入力信号の１組と接
続する。さらに制御回路２０は選択回路３０へは指令信
号Ｓ１を与えて機能コア１０ｉ−１ の出力信号が機能
コア１０ｊへ接続するように制御し、また選択回路４０
へは指令信号Ｓ２を与えて機能コア１０ｊ の出力信号
が機能コア１０ｉ＋１ 内の選択回路１１ｉ＋１ のも
う１組の入力へ出力するように制御する。さらに、制御
回路２０は機能コア１０ｉ＋１ 内の選択回路１１ｉ＋
１ に指令信号Ｓ３を与えてその出力信号を機能コア１
０ｉ よりの信号の代りに機能コア１０ｊ よりの信号
を選択するように制御し、これを信号処理回路１２ｉ＋
１ へ送信する。
Ｍ組の出力信号の１組と接続し、かつ機能コア１０ｊ
の出力信号を選択回路４０のＭ組の入力信号の１組と接
続する。さらに制御回路２０は選択回路３０へは指令信
号Ｓ１を与えて機能コア１０ｉ−１ の出力信号が機能
コア１０ｊへ接続するように制御し、また選択回路４０
へは指令信号Ｓ２を与えて機能コア１０ｊ の出力信号
が機能コア１０ｉ＋１ 内の選択回路１１ｉ＋１ のも
う１組の入力へ出力するように制御する。さらに、制御
回路２０は機能コア１０ｉ＋１ 内の選択回路１１ｉ＋
１ に指令信号Ｓ３を与えてその出力信号を機能コア１
０ｉ よりの信号の代りに機能コア１０ｊ よりの信号
を選択するように制御し、これを信号処理回路１２ｉ＋
１ へ送信する。
【００２２】以上により機能コアの機能仕様の変更がで
きる。
きる。
【００２３】また、機能コア１０の動作順序の変更は、
図３に示すように選択回路３０のＭ組の出力を選択回路
４０のＭ組の入力と接続し、制御回路２０にて指令信号
Ｓ１〜Ｓ３を与えて選択回路１１、３０、４０を制御す
ることにより実現できる。
図３に示すように選択回路３０のＭ組の出力を選択回路
４０のＭ組の入力と接続し、制御回路２０にて指令信号
Ｓ１〜Ｓ３を与えて選択回路１１、３０、４０を制御す
ることにより実現できる。
【００２４】
【発明の効果】以上説明したように、本発明は、機能コ
アの仕様および動作順序を容易に変更することができ、
新システムの全体機能の実現を容易にできる優れた効果
がある。
アの仕様および動作順序を容易に変更することができ、
新システムの全体機能の実現を容易にできる優れた効果
がある。
【図１】本発明一実施例ディジタル符号処理システムの
ブロック構成図。
ブロック構成図。
【図２】本発明のディジタル符号処理システムの機能コ
アを変更する場合の手順を示すフローチャート
アを変更する場合の手順を示すフローチャート
【図３】
本発明のディジタル符号処理システムの機能コアの動作
順序を変更する場合のフローチャート
本発明のディジタル符号処理システムの機能コアの動作
順序を変更する場合のフローチャート
１１ 〜１Ｎ 、４ 入力端子
２１ 〜２Ｎ 、３ 出力端子
１０１ 〜１０Ｎ 機能コア
１１１ 〜１１Ｎ 、３０、４０ 選択回路１２１
〜１２Ｎ 信号処理回路 Ｓ１、Ｓ２、Ｓ３ 指令信号
〜１２Ｎ 信号処理回路 Ｓ１、Ｓ２、Ｓ３ 指令信号
Claims (3)
- 【請求項１】 １組の入力信号を入力する正整数Ｎ個
の入力端子と、入力する１組の信号を処理して１以上の
組の出力信号を生成する信号処理回路を含むＮ個の機能
コアと、この各信号処理回路の１組の出力信号を出力す
るＮ個の出力端子とを備えたディジタル符号処理システ
ムにおいて、入力する第一の指令信号に基づき上記各信
号処理回路の１以上の組の出力信号を選択して正整数Ｍ
組の出力信号を出力する第一の選択回路と、入力する第
二の指令信号に基づきＭ組の入力信号を選択して上記各
機能コアに１組ずつ与える第二の選択回路とを備え、上
記各機能コアは入力する第三の指令信号に基づき上記Ｎ
個の内の該当する入力端子からの１組の入力信号と上記
第二の選択回路からの１組の入力信号とを選択して上記
１組の信号として上記信号処理回路に与える第三の選択
回路を含み、上記第一、第二および第三の指令信号を与
える制御回路とを備えたことを特徴とするディジタル符
号処理システム。 - 【請求項２】 上記各出力端子はＮ番目を除き次の機
能コアの入力端子に接続された請求項１記載のディジタ
ル符号処理システム。 - 【請求項３】 上記第一の選択回路の出力と上記第二
の選択回路の入力とが接続された請求項１記載のディジ
タル符号処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174423A JP2844971B2 (ja) | 1991-06-18 | 1991-06-18 | ディジタル符号処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174423A JP2844971B2 (ja) | 1991-06-18 | 1991-06-18 | ディジタル符号処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04369728A true JPH04369728A (ja) | 1992-12-22 |
| JP2844971B2 JP2844971B2 (ja) | 1999-01-13 |
Family
ID=15978292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174423A Expired - Lifetime JP2844971B2 (ja) | 1991-06-18 | 1991-06-18 | ディジタル符号処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844971B2 (ja) |
-
1991
- 1991-06-18 JP JP3174423A patent/JP2844971B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2844971B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343193A (en) | Matrix switcher apparatus | |
| JP2745566B2 (ja) | ３段スイッチの拡張方法 | |
| JPH04369728A (ja) | ディジタル符号処理システム | |
| JPH08182029A (ja) | システム間接続方式 | |
| US3946164A (en) | Precise tone signal generator | |
| JPS5634270A (en) | Connection system between main units in key telephone set | |
| US6437633B2 (en) | Switching element, stage and system | |
| JPH06202852A (ja) | ディジタル信号処理装置及び方法 | |
| JPH0214813B2 (ja) | ||
| JP2527657Y2 (ja) | 継電器整定回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JP2643268B2 (ja) | 会議通話回路 | |
| JPS6175696A (ja) | 扱者トランク回路 | |
| SU928340A1 (ru) | Коммутационный элемент | |
| JPH0563831A (ja) | 会議通話装置 | |
| JPH04369923A (ja) | 信号切り替え装置 | |
| JP3677810B2 (ja) | 配線切換装置 | |
| KR100197437B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 통신 장치 | |
| US3396242A (en) | Selection circuit having magnetic core matrix means | |
| JP2621346B2 (ja) | 映像信号処理回路 | |
| JPH0757031B2 (ja) | 多段同期式ネットワーク | |
| JPS59220837A (ja) | ヒステリシス付きデジタルコンパレ−タ−回路 | |
| JPS6248319B2 (ja) | ||
| JPS5854405B2 (ja) | シ−ケンサ− | |
| JPS6196896A (ja) | 有線放送電話交換装置 |