JPH04261097A - 多層プリント基板 - Google Patents
多層プリント基板Info
- Publication number
- JPH04261097A JPH04261097A JP3007740A JP774091A JPH04261097A JP H04261097 A JPH04261097 A JP H04261097A JP 3007740 A JP3007740 A JP 3007740A JP 774091 A JP774091 A JP 774091A JP H04261097 A JPH04261097 A JP H04261097A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- multilayer printed
- layers
- pattern
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 claims abstract description 35
- 238000007747 plating Methods 0.000 claims description 10
- 239000006096 absorbing agent Substances 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 5
- 239000010949 copper Substances 0.000 abstract description 5
- 230000002265 prevention Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複数のプリント基板を積
層した多層プリント基板に関するものである。
層した多層プリント基板に関するものである。
【０００２】
【従来の技術】多層プリント基板は、それぞれ回路パタ
ーンを有するプリント基板を多層に積層して形成した積
層体である。従来の多層プリント基板は、外層に信号ラ
インを有する回路パターンを形成し、内層には電源ライ
ンおよびグランドを有する回路パターンが形成されてい
る。これは、信号ラインを有する回路パターンを外層に
形成することにより、チェックや修正が容易になるため
である。
ーンを有するプリント基板を多層に積層して形成した積
層体である。従来の多層プリント基板は、外層に信号ラ
インを有する回路パターンを形成し、内層には電源ライ
ンおよびグランドを有する回路パターンが形成されてい
る。これは、信号ラインを有する回路パターンを外層に
形成することにより、チェックや修正が容易になるため
である。
【０００３】しかしながら、このような外層に信号ライ
ンの回路パターンを有する多層プリント基板においては
、信号ラインから発生する電波障害波がそのまま空間に
放出されて、ラジオ、テレビジョン等の機器に障害を与
えるとともに、逆に外部からの電波障害波が信号ライン
に入り、ノイズ等の障害を及ぼすという問題点があった
。
ンの回路パターンを有する多層プリント基板においては
、信号ラインから発生する電波障害波がそのまま空間に
放出されて、ラジオ、テレビジョン等の機器に障害を与
えるとともに、逆に外部からの電波障害波が信号ライン
に入り、ノイズ等の障害を及ぼすという問題点があった
。
【０００４】また外層に信号ラインを形成すると、表面
の銅残存率が低く、放熱性が悪くなるという問題点があ
った。さらに外層には部品実装用のパッドやランドが形
成されるため、信号ライン形成スペースが小さくなり、
パターンの配線効率が低いという問題点があった。
の銅残存率が低く、放熱性が悪くなるという問題点があ
った。さらに外層には部品実装用のパッドやランドが形
成されるため、信号ライン形成スペースが小さくなり、
パターンの配線効率が低いという問題点があった。
【０００５】
【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたもので、電波障害を防止し、放
熱性が良好で、配線効率が良好な多層プリント基板を得
ることを目的としている。
解決するためになされたもので、電波障害を防止し、放
熱性が良好で、配線効率が良好な多層プリント基板を得
ることを目的としている。
【０００６】
【課題を解決するための手段】本発明は次の多層プリン
ト基板である。
ト基板である。
【０００７】（１）回路パターンを有するプリント基板
を積層した多層プリント基板において、内層に信号ライ
ンを有する回路パターンを形成し、外層に部品実装用の
パッドおよびランド、接続用のスルーホールランド、な
らびに電源またはグランド用ベタパターンを形成した多
層プリント基板。
を積層した多層プリント基板において、内層に信号ライ
ンを有する回路パターンを形成し、外層に部品実装用の
パッドおよびランド、接続用のスルーホールランド、な
らびに電源またはグランド用ベタパターンを形成した多
層プリント基板。
【０００８】（２）両側の外層に形成された電源または
グランド用ベタパターンを周辺部で電気的に接続するめ
っき層を設けた上記（１）記載の多層プリント基板。
グランド用ベタパターンを周辺部で電気的に接続するめ
っき層を設けた上記（１）記載の多層プリント基板。
【０００９】（３）外層に形成された電源またはグラン
ド用ベタパターンの表面を電波吸収体で被覆した上記（
１）または（２）記載の多層プリント基板。
ド用ベタパターンの表面を電波吸収体で被覆した上記（
１）または（２）記載の多層プリント基板。
【００１０】外層に形成する電源またはグランド用ベタ
パターンは、電源またはグランドの一方または双方をベ
タパターンとすることができる。本発明において、ベタ
パターンとは、基板の広い範囲にわたって、一面に導体
層によって形成したパターンである。
パターンは、電源またはグランドの一方または双方をベ
タパターンとすることができる。本発明において、ベタ
パターンとは、基板の広い範囲にわたって、一面に導体
層によって形成したパターンである。
【００１１】
【作用】本発明の多層プリント基板においては、外層の
部品実装用のパッドおよびランドに部品を実装し、電源
用パターンに電源を接続し、グランド用パターンを必要
により接地して使用される。
部品実装用のパッドおよびランドに部品を実装し、電源
用パターンに電源を接続し、グランド用パターンを必要
により接地して使用される。
【００１２】使用状態においては、信号ラインは内層に
形成され、これらを覆うように、電源またはグランド用
ベタパターンが外層に形成されているので、信号ライン
から発生する、あるいは外部から入る電波障害波は、定
電位の電源またはグランド用ベタパターンにより遮られ
、電波障害を及ぼさない。
形成され、これらを覆うように、電源またはグランド用
ベタパターンが外層に形成されているので、信号ライン
から発生する、あるいは外部から入る電波障害波は、定
電位の電源またはグランド用ベタパターンにより遮られ
、電波障害を及ぼさない。
【００１３】また外層に電源またはグランド用ベタパタ
ーンが形成されるため、表面の銅残存率が高くなり、放
熱性がよくなる。さらに信号ラインを形成する内層には
部品実装用のパッドやランドがないため、配線密度を高
くすることができる。
ーンが形成されるため、表面の銅残存率が高くなり、放
熱性がよくなる。さらに信号ラインを形成する内層には
部品実装用のパッドやランドがないため、配線密度を高
くすることができる。
【００１４】外層の電源またはグランド用ベタパターン
をめっき層で電気的に接続したり、あるいは電波吸収体
で被覆することにより、電波障害の防止性はさらに高く
なる。
をめっき層で電気的に接続したり、あるいは電波吸収体
で被覆することにより、電波障害の防止性はさらに高く
なる。
【００１５】
【実施例】以下、本発明の一実施例を図について説明す
る。図１は実施例の多層プリント基板の分解斜視図、図
２はそのＡ−Ａ断面図である。
る。図１は実施例の多層プリント基板の分解斜視図、図
２はそのＡ−Ａ断面図である。
【００１６】図において、１は多層プリント基板で、第
１層２、第２層３、第３層４、第４層５のプリント基板
がプリプレグをはさんで積層され、硬化されているが、
プリプレグは省略して図示されている。このうち第１層
２および第４層５が外層、第２層３および第３層４が内
層である。
１層２、第２層３、第３層４、第４層５のプリント基板
がプリプレグをはさんで積層され、硬化されているが、
プリプレグは省略して図示されている。このうち第１層
２および第４層５が外層、第２層３および第３層４が内
層である。
【００１７】外層である第１層２には、部品実装用のパ
ッド６、部品実装用のランド７、接続用のスルーホール
ランド８、電源用パターン９、およびグランド用ベタパ
ターン１０が形成されている。グランド用ベタパターン
１０の表面は、電波吸収体１１により被覆されている。
ッド６、部品実装用のランド７、接続用のスルーホール
ランド８、電源用パターン９、およびグランド用ベタパ
ターン１０が形成されている。グランド用ベタパターン
１０の表面は、電波吸収体１１により被覆されている。
【００１８】内層である第２層３および第３層４には、
信号ライン１２を有する回路パターン１３、および電源
用スルーホール１４が形成されている。第２層３は第１
層２側の面に、第３層４では第４層５側の面に信号ライ
ン１２を有する回路パターン１３が形成されている。
信号ライン１２を有する回路パターン１３、および電源
用スルーホール１４が形成されている。第２層３は第１
層２側の面に、第３層４では第４層５側の面に信号ライ
ン１２を有する回路パターン１３が形成されている。
【００１９】外層である第４層５には、外向の面（図１
の下側の面）に、第１層２と同様の部品実装用のパッド
６、部品実装用のランド７、接続用のスルーホールラン
ド８、電源用パターン９、グランド用ベタパターン１０
が形成されている。
の下側の面）に、第１層２と同様の部品実装用のパッド
６、部品実装用のランド７、接続用のスルーホールラン
ド８、電源用パターン９、グランド用ベタパターン１０
が形成されている。
【００２０】電波吸収体１１としては、銅ペースト、フ
ェライト粉末等の磁性体をペイントと混合したものなど
が用いられるが、これらに限定されない。
ェライト粉末等の磁性体をペイントと混合したものなど
が用いられるが、これらに限定されない。
【００２１】上記のように構成された多層プリント基板
１においては、外層の第１層２および（または）第４層
５の部品実装用のパッド６およびランド７に部品を実装
し、電源用パターン９に電源を接続し、グランド用ベタ
パターン１０を必要により接地して使用される。
１においては、外層の第１層２および（または）第４層
５の部品実装用のパッド６およびランド７に部品を実装
し、電源用パターン９に電源を接続し、グランド用ベタ
パターン１０を必要により接地して使用される。
【００２２】使用状態においては、信号ライン１２を有
する回路パターン１３は、内層である第２層３および第
３層４に形成され、これらを覆うように、グランド用ベ
タパターン１０が外層である第１層２および第４層５に
形成されているので、信号ライン１２から発生する、あ
るいは外部から入る電波障害波は、定電位のグランド用
ベタパターン１０により遮られ、電波障害を及ぼさない
。
する回路パターン１３は、内層である第２層３および第
３層４に形成され、これらを覆うように、グランド用ベ
タパターン１０が外層である第１層２および第４層５に
形成されているので、信号ライン１２から発生する、あ
るいは外部から入る電波障害波は、定電位のグランド用
ベタパターン１０により遮られ、電波障害を及ぼさない
。
【００２３】また外層にグランド用ベタパターン１０が
形成されるため、表面の銅残存率が高くなり、放熱性が
よくなる。さらに信号ライン１２を形成する内層には部
品実装用のパッド６やランド７がないため、配線密度を
高くすることができる。
形成されるため、表面の銅残存率が高くなり、放熱性が
よくなる。さらに信号ライン１２を形成する内層には部
品実装用のパッド６やランド７がないため、配線密度を
高くすることができる。
【００２４】外層のグランド用ベタパターン１０を電波
吸収体１１で被覆することにより、電波障害の防止性は
さらに高くなる。
吸収体１１で被覆することにより、電波障害の防止性は
さらに高くなる。
【００２５】図３および図４は他の実施例の多層プリン
ト基板を示す斜視図であり、いずれも第１層２の表面に
は部品実装用のパッド６、ランド７、接続用のスルーホ
ールランド８、電源用パターン９が設けられているが、
これらの図示を省略して、グランド用ベタパターン１０
のみを図示している。
ト基板を示す斜視図であり、いずれも第１層２の表面に
は部品実装用のパッド６、ランド７、接続用のスルーホ
ールランド８、電源用パターン９が設けられているが、
これらの図示を省略して、グランド用ベタパターン１０
のみを図示している。
【００２６】図３の実施例では、第１層２ないし第４層
５を積層した側面にめっき層１５が形成され、第１層２
および第４層５の外側のグランド用ベタパターン１０を
電気的に接続している。図４の実施例では周辺部に沿っ
てスルーホール１６が形成され、その内面にめっき層１
５が形成されて、第１層２および第４層５の外側のグラ
ンド用ベタパターン１０を電気的に接続している。
５を積層した側面にめっき層１５が形成され、第１層２
および第４層５の外側のグランド用ベタパターン１０を
電気的に接続している。図４の実施例では周辺部に沿っ
てスルーホール１６が形成され、その内面にめっき層１
５が形成されて、第１層２および第４層５の外側のグラ
ンド用ベタパターン１０を電気的に接続している。
【００２７】上記のように構成された多層プリント基板
１は、第１層２および第４層５の外側のグランド用ベタ
パターン１０をめっき層１５が電気的に接続しているた
め、電波障害波吸収性が高くなる。めっき層１５を電波
吸収体１１で被覆することにより、電波障害防止性はさ
らに高くなる。
１は、第１層２および第４層５の外側のグランド用ベタ
パターン１０をめっき層１５が電気的に接続しているた
め、電波障害波吸収性が高くなる。めっき層１５を電波
吸収体１１で被覆することにより、電波障害防止性はさ
らに高くなる。
【００２８】なお、上記実施例では、外層である第１層
２および第４層５に、グランド用ベタパターン１０を形
成し、電源用パターン９はベタパターンとしなかったが
、電源用のパターンをベタパターンとしてもよく、また
電源用のパターンとグランド用のパターンの両方をベタ
パターンとしてもよい。後者の場合、めっき層で接続す
るのは、電源用パターン同士、またはグランド用パター
ン同士である。
２および第４層５に、グランド用ベタパターン１０を形
成し、電源用パターン９はベタパターンとしなかったが
、電源用のパターンをベタパターンとしてもよく、また
電源用のパターンとグランド用のパターンの両方をベタ
パターンとしてもよい。後者の場合、めっき層で接続す
るのは、電源用パターン同士、またはグランド用パター
ン同士である。
【００２９】
【発明の効果】本発明によれば、多層プリント基板の内
層に信号ラインを有する回路パターンを形成し、外層に
部品実装用のパッド、ランド、接続用のスルーホールラ
ンド、ならびに電源またはグランド用ベタパターンを形
成したので、電波障害を防止し、放熱性が良好で、配線
効率の高い多層プリント基板が得られる。また外層の電
源またはグランド用ベタパターンをめっき層で電気的に
接続したもの、および電波吸収体で被覆したものは、電
波障害防止性がさらに高くなる。
層に信号ラインを有する回路パターンを形成し、外層に
部品実装用のパッド、ランド、接続用のスルーホールラ
ンド、ならびに電源またはグランド用ベタパターンを形
成したので、電波障害を防止し、放熱性が良好で、配線
効率の高い多層プリント基板が得られる。また外層の電
源またはグランド用ベタパターンをめっき層で電気的に
接続したもの、および電波吸収体で被覆したものは、電
波障害防止性がさらに高くなる。
【図１】実施例の多層プリント基板の分解斜視図。
【図２】図１のＡ−Ａ断面図。
【図３】他の実施例の斜視図。
【図４】別の実施例の斜視図。
１ 多層プリント基板
２ 第１層
３ 第２層
４ 第３層
５ 第４層
６ パッド
７ ランド
８ スルーホールランド
９ 電源用パターン
１０ グランド用ベタパターン
１１ 電波吸収体
１２ 信号ライン
１３ 回路パターン
１４ 電源用スルーホール
１５ めっき層
１６ スルーホール
Claims (3)
- 【請求項１】 回路パターンを有するプリント基板を
積層した多層プリント基板において、内層に信号ライン
を有する回路パターンを形成し、外層に部品実装用のパ
ッドおよびランド、接続用のスルーホールランド、なら
びに電源またはグランド用ベタパターンを形成したこと
を特徴とする多層プリント基板。 - 【請求項２】 両側の外層に形成された電源またはグ
ランド用ベタパターンを周辺部で電気的に接続するめっ
き層を設けたことを特徴とする請求項１記載の多層プリ
ント基板。 - 【請求項３】 外層に形成された電源またはグランド
用ベタパターンの表面を電波吸収体で被覆したことを特
徴とする請求項１または２記載の多層プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007740A JPH04261097A (ja) | 1991-01-25 | 1991-01-25 | 多層プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007740A JPH04261097A (ja) | 1991-01-25 | 1991-01-25 | 多層プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04261097A true JPH04261097A (ja) | 1992-09-17 |
Family
ID=11674102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007740A Pending JPH04261097A (ja) | 1991-01-25 | 1991-01-25 | 多層プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04261097A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06274246A (ja) * | 1993-03-05 | 1994-09-30 | Internatl Business Mach Corp <Ibm> | コンピュータ、プリント回路基板、動作方法及び製造方法 |
| JPH08264954A (ja) * | 1995-03-20 | 1996-10-11 | Nec Shizuoka Ltd | 多層プリント基板 |
| JP2003023271A (ja) * | 2001-03-21 | 2003-01-24 | Siemens Ag | 電子装置 |
| JP2005161710A (ja) * | 2003-12-03 | 2005-06-23 | Canon Inc | インクジェット記録ヘッド |
| JP2008177045A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Component Ltd | 平衡伝送用コネクタ及び平衡伝送用ケーブルアッセンブリ |
| WO2017056727A1 (ja) * | 2015-09-29 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
-
1991
- 1991-01-25 JP JP3007740A patent/JPH04261097A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06274246A (ja) * | 1993-03-05 | 1994-09-30 | Internatl Business Mach Corp <Ibm> | コンピュータ、プリント回路基板、動作方法及び製造方法 |
| JPH08264954A (ja) * | 1995-03-20 | 1996-10-11 | Nec Shizuoka Ltd | 多層プリント基板 |
| JP2003023271A (ja) * | 2001-03-21 | 2003-01-24 | Siemens Ag | 電子装置 |
| JP2005161710A (ja) * | 2003-12-03 | 2005-06-23 | Canon Inc | インクジェット記録ヘッド |
| JP4553348B2 (ja) * | 2003-12-03 | 2010-09-29 | キヤノン株式会社 | インクジェット記録ヘッド |
| US8186809B2 (en) | 2003-12-03 | 2012-05-29 | Canon Kabushiki Kaisha | Ink jet recording head having substrate with electrodes connected to electrothermal transducers and electrodes not connected to the transducers |
| JP2008177045A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Component Ltd | 平衡伝送用コネクタ及び平衡伝送用ケーブルアッセンブリ |
| WO2017056727A1 (ja) * | 2015-09-29 | 2017-04-06 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JPWO2017056727A1 (ja) * | 2015-09-29 | 2018-02-22 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| CN108029228A (zh) * | 2015-09-29 | 2018-05-11 | 日立汽车***株式会社 | 电子控制装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010128C (en) | Printed circuit board with electromagnetic interference prevention | |
| US6777620B1 (en) | Circuit board | |
| JPH09289378A (ja) | プリント配線板及びその製造方法 | |
| US7186924B2 (en) | Dielectric structure for printed circuit board traces | |
| JPH02198198A (ja) | 電磁波シールド層を備えるプリント配線板 | |
| JPH04261097A (ja) | 多層プリント基板 | |
| JPH05191056A (ja) | プリント配線基板 | |
| JP4670853B2 (ja) | 送受信モジュール | |
| JPH1168313A (ja) | プリント配線基板 | |
| JPH0682891B2 (ja) | 混成集積回路 | |
| JP2741090B2 (ja) | プリント基板 | |
| JPH07240595A (ja) | シールド機能を備えたプリント板 | |
| US5880938A (en) | Circuit board with screening arrangement against electromagnetic interference | |
| JP3952703B2 (ja) | 電子部品実装用基板 | |
| JPH0720943Y2 (ja) | 多層プリント配線板 | |
| JP2004200477A (ja) | 電子回路基板および電子回路装置 | |
| JP2878188B2 (ja) | 高周波回路用多層基板 | |
| JPH088573A (ja) | シールドケース構造 | |
| JPH0682890B2 (ja) | Ｅｍｉ対策用回路基板とその製造方法 | |
| JPH07235776A (ja) | 多層プリント配線基板 | |
| JPH0287593A (ja) | プリント配線板 | |
| US20030141104A1 (en) | Electronic printed-circuit board for electronic devices, especially communications terminals | |
| JPH04261098A (ja) | 多層プリント基板およびその製造方法 | |
| JPH05327271A (ja) | 多層配線基板 | |
| JPH021920Y2 (ja) |