JPH04195022A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野］ 本発明は液晶表示装置、特に薄膜トランジスタ等を使用
したアクティブ・マトリクス方式の液晶表示装置に関す
る。

【従来の技術１ アクティブ・マトリクス方式の液晶表示装置は、マトリ
クス状に配列された複数の画素電極のそれぞれに対応し
て非線形素子（スイッチング素子）を設けたものである
。各画素における液晶は理論的には常時駆動（デユーテ
ィ比１．０）されているので、時分割駆動方式を採用し
ている、いわゆる単純マトリクス方式と比べてアクティ
ブ方式はコントラストが良く、特にカラー液晶表示装置
では欠かせない技術となりつつある。スイッチング素子
として代表的なものとしては薄膜トランジスタ（ＴＰＴ
）がある。

液晶表示部（液晶表示パネル）は、液晶層を基準として
下部透明ガラス基板上に薄膜トランジスタおよび透明画
素電極、薄膜トランジスタの保護膜、液晶分子の向きを
設定するための下部配向膜を順次設けた下部基板と、上
部透明ガラス基板上にブラックマトリクス、カラーフィ
ルタ、カラーフィルタの保護膜、共通透明画素電極、上
部配向膜を順次設けた上部基板とを互いの配向膜が向き
合うように重ね合わせ、両差板の各配向膜の間に液晶を
封入し、基板周囲に配置したシール材によって液晶が封
止される。なお、下部基板側にはバックライトが配置さ
れる。

なお、薄膜トランジスタを使用したアクティブ・マトリ
クス方式の液晶表示装置は、たとえば「冗長構成を採用
した１２．５型アクテイブ・マトリクス方式カラー液晶
デイスプレィＪ、日経エレクトロニクス、頁１９３〜２
１０，１９８６年１２月１５日、日経マグロウヒル社発
行、で知られている。− ［ｆ＠明か解決しようとする課題］ しかし、上記のような従来の液晶表示装置では、上部透
明ガラス基板の共通透明画素電極上には上部配向膜が存
在するのみであるのに対して、下部透明ガラス基板の透
明画素電極上には例えば約１μｍの窒化シリコン膜から
なる薄膜トランジスタ用の保護膜と約０．１μｍの下部
配向膜が存在し、上部基板側と下部基板側で上下非対称
な構造となっている。このため、画像表示する際、下部
透明ガラス基板の上記保護膜に帯電する電荷に起因して
、焼き付きと呼ばれる残像が生じる問題がある。

なお、下部透明ガラス基板の透明画素電極上のみの保護
膜を除去した場合は、薄膜トランジスタのドレイン線上
に存在する上記保護膜に帯電する電荷に起因して、上記
と同様に焼き付きと呼ばれる残像が生じる。

また、下部透明ガラス基板の透明画素電極上の保護膜を
例えば０．５μｍの有機膜で薄く形成した場合は、異物
によりこの保護膜が押しつぶされ、上部透明ガラス基板
の共通画素電極と下部透明ガラス基板のドレイン線とが
接触することにより短絡し、表示画像上に線欠陥が生じ
ることがある。

さらに、上部透明ガラス基板の共通透明画素電極上には
上部配向膜が存在するのみであるがら、大画面のパネル
を形成すると、上部基板と下部基板を組み合わせたとき
、共通画素電極にクラックが入ることがある。

本発明は上記の課題を解決するためになされたもので、
その目的は、焼き付きと呼ばれる残像の発生を抑制でき
る液晶表示装置を提供することにある。

本発明の別の目的は、上部透明ガラス基板の共通透明画
素電極と下部透明ガラス基板のドレイン線との接触・短
絡による線欠陥の発生を抑制できる液晶表示装置を提供
することにある。

本発明のさらに別の目的は、共通透明画素電極のクラッ
クの発生を抑制できる液晶表示装置を提供することにあ
る。

【課題を解決するための手段ｊ 上記課題を達成するため、本発明は、薄膜トランジスタ
、ドレイン線、下部透明画素電極、下部配向膜を設けた
下部透明基板と、上部共通透明画素電極、上部配向膜を
設けた上部透明基板とを互いの配向膜が向き合うように
重ね合わせ、両基板間に液晶を封入・封止してなる液晶
表示装置において、少なくとも上記ドレイン線と上記下
部配向膜との間、および上記上部共通透明画素電極と上
記上部配向膜との間に上下対称に保護膜を設け、かつ上
記下部透明画素電極と上記下部配向膜との間、および上
記下部透明画素電極に対応する箇所の上記上部共通透明
画素電極と上記上部配向膜との間には上記保護膜が存在
しないことを特徴とする。

また、本発明は、下部透明画素電極、下部配向膜を設け
た下部透明基板と、上部透明画素電極、上部配向膜を設
けた上部透明基板とを互いの配向膜が向き合うように重
ね合わせ、両基板間に液晶を封入・封止してなる液晶表
示装置において、上配下部透明画素電極と上記下部配向
膜との間、および上記上部透明画素電極と上記上部配向
膜との間に電気的に同等の材質の膜を上下対称に設けた
ことを特徴とする。

［作用］ 本発明の液晶表示装置では、少なくとも上記ドレイン線
と上記下部配向膜との間、および上記上部共通透明画素
電極と上記上部配向膜との間に上下対称に保護膜を設け
、かつ上記下部透明画素電極と上記下部配向膜との間、
および上記下部透明画素電極に対応する箇所の上記上部
共通透明画素電極と上記上部配向膜との間には上記保護
膜が存在しないことにより、下部透明基板側と上部透明
基板側で上記保護膜が上下対称に形成されているので、
帯電の発生を抑制でき、表示画面上での焼き付きと呼ば
れる残像の発生を抑制できる。　また、少なくとも上記
ドレイン線と上記下部配向膜との間、および上記上部共
通透明画素電極と上記上部配向膜との間に上下対称に上
記保護膜が存在するので、従来のように異物によジノ保
護膜が押しつぶされて下部透明基板のドレイン線と上部
透明基板の上部共通透明画素電極とか接触し、短絡して
線欠陥が発生するのを抑制できる。

さらに、Ｆ部透明基板と上部透明基板の各透明画素電極
と各配向膜との間に電気的に同等の材質の膜を上下対称
に設けたので、上下非対称な構造に起因する帯電の発生
を防止でき、また、透明画素電極と配向膜との間に当該
膜を設けたので、ドレイン線と上部共通透明画素電極と
の接触・短絡による線欠陥の発生を抑制でき、さらに、
透明画素電極のクラックの発生を抑制できる。

［実施例） 以下、この発明を適用すべきアクティブ・マトリクス方
式のカラー液晶表示装置を説明する。

なお、液晶表示装置を説明するための全図において、同
一機能を有するものは同一符号を付け、その繰り返しの
説明は省略する。

実施例１ 第１Ａ図は、本発明の第１の実施例の液晶表示装置を示
す概略断面図（第２Ａ図のＩＩＢ−ｎＢ切断線における
断面と表示パネルのシール部付近の断面を示す図）、第
２Ａ図は、本発明の第１の実施例の液晶表示装置の一画
素とその周辺を示す平面図である。

第１Ａ図において、５ＵＢＩは下部透明ガラス基板、Ｔ
ＦＴｌは薄膜トランジスタ、ＧＴはゲート電極、ＧＩは
ゲート絶縁膜、ＳＤＩ、ＳＤ２は薄膜トランジスタのソ
ース・ドレイン電極、ＩＴＯＩは下部透明画素電極（以
下、透明画素電極と記す）、ＰＳＶＩは薄膜トランジス
タの保護膜、０ＲＩＩは下部配向膜である。ＬＣは液晶
、５ＵＢ２は上部透明ガラス基板、ＢＭはブラックマト
リクス、ＦＩＬはカラーフィルタ、ＰＳＶ２はカラーフ
ィルタの保護膜、ＩｒＯ２（ＣＯＭ）は上部共通透明画
素電極（以下、共通透明画素電極と記す）、○ＲＩ２は
上部配向膜である。

第２Ａ図において、ＧＬはゲート線、ＤＬはドレイン線
である。

本実施例では、少なくともドレイン線ＤＬと下部配向膜
０ＲＩＩとの間（本実施例では、薄膜トランジスタＴＦ
Ｔを保護するため薄膜トランジスタＴＦＴと下部配向膜
０ＲＩＩとの間およびゲート線ＧＬと下部配向膜０ＲＩ
Ｉとの間）、および共通透明画素電極ＩＴＯ２と上部配
向膜○ＲＴ２との間に上下対称に保護膜ＰＳＶＩを設け
、かつ透明画素電極ＪＴ（］と下部配向膜○Ｒ１１との
間、および透明画素電極ＩＴ○１に対応する箇所の共通
透明画素電極ＩＴＯ２と」二部配向膜○ＲＩ２との間に
は保護膜Ｐ　Ｓ　Ｖ　１か存在しない。

このように本実施例では、下部透明ガラス基板ＳＵＢ　
ｌ側と上部透明ガラス基板５ＵＢ２側で保護膜ＰＳＶＩ
が上下対称な構造なので、帯電の発生を抑制でき、表示
画面上での焼き付きと呼ばれる残像の発生を抑制できる
。

また、ドレイン線ＤＬと下部配向膜ＯＲ丁１との間、お
よび共通透明画素電極ＩＴ○２と上部配向膜ＯＲ丁２と
の間に上下対称に保護膜ＰＳＶＩが存在するので、従来
のように異物により保護膜ＰＳＶＩが押しつぶされて下
部透明ガラス基板５ＵＢＩのドレイン線ＤＬと上部透明
ガラス基板５ＵＢ２の共通透明画素電極ＩＴ○２とが接
触し、短絡して線欠陥が発生するのを抑制できる。

上下の保護膜ＰＳＶＩは例えばプラズマＣＶＤ装置で形
成した酸化シリコン膜や窒化シリコン膜で形成されてお
り、５ｏｏｏ［Ａ］程度の膜厚で形成する。

また、有機ＰＡＳ　（フェノール硬化形エポキシ樹脂）
を用いる場合、スピンコータにより当該樹脂を塗布して
、ベーク（１２０℃、１時間）した後、レジストを塗布
して下部透明ガラス基板５ＵＢＩの薄膜トランジスタＴ
ＰＴ、ドレイン線ＤＬ、ゲート線ＧＬを被覆したパター
ンを形成した後、酸素アッシャ−により有機膜（保護膜
ＰＳＶＩ）のパターンを形成する。

また、有機膜の材料がネガレジストのように感光基を含
んでいる場合は、現像、ポストベークのみでパターン形
成することができ、工程が合理化できる。

上部透明ガラス基板５ＵＢ２においても、共通透明画素
電極ＩＴ○２のパターン形成を完了した後、下部透明ガ
ラス基板ＳＵＢ　１の保護膜Ｐ　Ｓ　Ｖ　１と上下対称
に保護膜Ｐ　Ｓ　Ｖｌを形成する。

なお、本実施例の保護膜ＰＳＶＩの形成箇所は、後で詳
しく述べるブラックマトリクスＢＭの形成箇所と一致す
るので、保護膜ＰＳＶＩを遮光性のある不透明な膜で形
成することによりブラックマドリスクとしての機能を持
たせることができ、ブラックマトリクスＢＭを形成しな
くても済むので製造工程を簡略化できる。

実施例２ 第１Ｂ図において、ＰＳＶＩは画素電極ＩＴＯＩと下部
配向膜０ＲＩＩとの間、および共通透明画素電極ＩＴ○
２と上部配向膜○ＲＩ２との間に、上下対称に設けた電
気的に同等の材質の膜である。ＰＳＶＩは有機膜でも無
機膜でもよい。

例えば、上記実施例１のＰＳＶＩと同様に形成する。膜
厚は上下基板で同一とし、例えば８０００［Ａ　］程度
の膜厚で形成する。

このように、本実施例では、下部透明ガラス基板５ＵＢ
Ｉと上部透明ガラス基板５ＵＢ２の各画素電極■Ｔｏ１
．■Ｔ○２と各配向膜０ＲＩＩ、０ＲＩ２との間に電気
的に同等の材質の膜ＰＳＶＩを上下対称に設けたので、
上下非対称な構造に起因する帯電の発生を防止でき、ま
た、共通透明画素電極ＩＴＯ２と上部配向膜０ＲＩ２と
の間にＰＳＶＩを設けたので、ドレイン線ＤＬと共通透
明画素電極ＩＴＯ２との接触・短絡による線欠陥の発生
を抑制でき、さらに、大画面のパネルを形成しても共通
透明画素電極ＩＴＯ２のクラックの発生を抑制できる。

以下、この発明の構成について、アクティブ・マトリク
ス方式のカラー液晶表示装置にこの発明を適用した実施
例とともに説明する。

なお、実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

第２Ｂ図は第２Ａ図のｎｃ−ｎｃ切断線における断面図
である。また、第３図（要部平面図）には第２Ａ図に示
す画素を複数配置したときの平面図を示す。

（画素配置） 第２Ａ図に示すように、各画素は隣接する２本の走査信
号ｌ１Ａ（ゲート信号線または水平信号線）ＧＬと、隣
接する２本の映像信号線（ドレイン信号線または垂直信
号線）ＤＬとの交差領域内（４本の信号線で囲まれた領
域内）に配置されている。

各画素は薄膜トランジスタＴＰＴ、透明画素電極ＩＴＯ
Ｉおよび保持容量素子Ｃａｄｃｌを含む。走査信号線Ｇ
Ｌは列方向に延在し、行方向に複数本配置されている。

映像信号線ＤＬは行方向に延在し、列方向に複数本配置
されている。

（表示部断面全体構造） 第１Ａ図および第１Ｂ図に示すように、液晶ＬＣを基準
に下部透明ガラス基板ＳＵＢ　ｌ側には薄膜トランジス
タＴＰＴおよび透明画素電極ＩＴＯＩが形成され、上部
透明ガラス基板５ＵＢ２側にはカラーフィルタＦＩＬ、
遮光用ブラックマトリクスパターンを形成する遮光膜Ｂ
Ｍが形成されている。下部透明ガラス基板ＳＵＢ　１は
たとえば１．１［ｍｍ］程度の厚さで構成されている。

また、透明ガラス基板５ＵＢＩ、５ＵＢ２の両面にはデ
イツプ処理等によって形成された酸化シリコン膜Ｓｌ○
が設けられている。このため、透明ガラス基板５ＵＢｌ
、５ＵＢ２の表面に鋭い傷があったとしても、鋭い傷を
酸化シリコン膜ＳＩＯで覆うことができるので、走査信
号線ＧＬ、カラーフィルタＦＩＬが損傷するのを有効に
防止することができる。

第１Ａ図および第１Ｂ図の中央部は一画素部分の断面を
示しているが、左側は透明ガラス基板ＳＵＢ　１．５Ｕ
Ｂ２の左側縁部分で外部引出配線の存在する部分の断面
を示しており、右側は透明ガラス基板５ＵＢＩ、５ＵＢ
２の右側縁部分で外部引出配線の存在しない部分の断面
を示している。

第１Ａ図および第１ＢＥＩの左側、右側のそれぞれに示
すシール材ＳＬは液晶ＬＣを封止するように構成されて
おり、液晶封入口（図示していない）を除く透明ガラス
基板ＳＵＢ　１．５ＵＢ２の縁周囲全体に沿って形成さ
れている。シール材ＳＬはたとえばエポキシ樹脂で形成
されている。

上部透明ガラス基板５ＵＢ２側の共通透明画素電極ＩＴ
Ｏ２は、少なくとも一個所において、銀ペースト材ＳＩ
Ｌによって下部透明ガラス基板ＳＵＢ　ｌ側に形成され
た外部引出配線に接続されている。この外部引出配線は
ゲート電極ＧＴ、ソース電極ＳＤＩ、ドレイン電極ＳＤ
２のそれぞれと同一製造工程で形成される。

配向膜○Ｒ１１，０ＲＩ２、透明画素電極ＩＴＯＩ、共
通透明画素電極ＩＴＯ２、保護膜ＰＳＶＩ、ＰＳＶ２、
絶縁膜ＧＩのそれぞれの層は、シール材ＳＬの内側に形
成される。偏光板ＰＯＬＩ、ＰＯＬ２はそれぞれ下部透
明ガラス基板５ＵＢＩ、上部透明ガラス基板５ＵＢ２の
外側の表面に形成されている。

液晶ＬＣは液晶分子の向きを設定する下部配向膜０ＲＩ
Ｉと上部配向膜０ＲＩ２との間に封入され、シール部Ｓ
Ｌによってシールされている。

下部配向膜○ＲＩＩは下部透明ガラス基板５ＵＢＩ側の
保護膜ＰＳＶＩの上部に形成される。

上部透明ガラス基板５ＵＢ２の内側（液晶ＬＣ側）の表
面には、遮光膜ＢＭ、カラーフィルタＦＴＬ、保護膜Ｐ
ＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯＭ）および上
部配向膜０ＲＩ２が順次積層して設けられている。

この液晶表示装置は下部透明カラス基板ＳＵＢ　ｌ側、
上部透明ガラス基板５ＵＢ２側のそれぞれの層を別々に
形成し、その後上下透明ガラス基板５Ｌ７Ｂ１，５ＵＢ
２を重ね合わせ、両者間に液晶ＬＣを封入することによ
って組み立てられる。

（薄膜トランジスタＴＰＴ） 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソース−ドレイン間のチャネル抵抗
が小さくなり、バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。

各画素の薄膜トランジスタＴＰＴは、画素内において２
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）ＴＦＴＩおよびＴＦＴ２で構成されている
。薄膜トランジスタＴＦＴＩ、ＴＰＴ２のそれぞれは実
質的に同一サイズ（チャネル長、チャネル幅が同じ）で
構成されている。この分割された薄膜トランジスタＴＦ
ＴＩ、ＴＦＴ２のそれぞれは、主にゲート電極ＧＴ、ゲ
ート絶縁膜ＧＩ、ｉ型（真性、１ｎｔｒｉｎｓｉｃ、導
電型決定不純物がドープされていない）非晶質シリコン
（Ｓｌ）からなるｌ型半導体層ＡＳ、一対のソース電極
ＳＤＩ、ドレイン電極ＳＤ２で構成されている。なお、
ソース・ドレインは本来その間のバイアス極性によって
決まり、この液晶表示装置の回路ではその極性は動作中
反転するので、ソース・ドレインは動作中入れ替わると
理解されたい。しかし、以下の説明でも、便宜上一方を
ソース、他方をドレインと固定して表現する。

（ゲート電極ＧＴ） ゲート電極ＧＴは第４図（第２Ａ図の第１導電膜ｇｌ、
第２導電膜ｇ２およびｌ型半導体層ＡＳのみを描いた平
面図）に詳細に示すように、走査信号線ＧＬから垂直方
向（第２Ａ図および第４図において上方向）に突出する
形状で構成されてぃる（丁字形状に分岐されている）。

ゲート電極ＧＴは薄膜トランジスタＴＦＴ　ｌ、ＴＰＴ
２のそれぞれの形成領域まで突出するように構成されて
いる。薄膜トランジスタＴＦＴＩ、ＴＦＴ２のそれぞれ
のゲート電極ＧＴは、一体に（共通ゲート電極として）
構成されており、走査信号線ＧＬに連続して形成されて
いる。ゲート電極ＧＴは、薄膜トランジスタＴＰＴの形
成領域において大きい段差を作らないように、単層の第
１導電膜ｇ１で構成する。第１導電膜ｇ１はたとえばス
パッタで形成されたクロム（Ｃｒ）膜を用い、１０００
［人］程度の膜厚で形成する。

このゲート電極ＧＴは第１Ａ図、第１Ｂ図、第２Ａ図お
よび第４図に示されているように、ｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより太き目に形成
される。したがって、下部透明ガラス基板Ｓ　Ｕ　Ｂ　
１の下方に蛍光灯等のバックライトＢＬを取り付けた場
合、この不透明なりロムからなるゲート電極ＧＴが影と
なって、１型半導体層ＡＳにはバックライト光が当たら
ず、光照射による導電現象すなわち薄膜トランジスタＴ
ＰＴのオフ特性劣化は起きにくくなる。なお、ゲート電
極ＧＴの本来の大きさは、ソース電極ＳＤＩとドレイン
電極ＳＤ２との間をまたがるに最低限必要な（ゲート電
極ＧＴとソース電極ＳＤＩ、ドレイン電極ＳＤ２との位
置合わせ余裕分も含めて）幅を持ち、チャネル幅Ｗを決
めるその奥行き長さはソース電極ＳＤＩとドレイン電極
ＳＤ２との間の距離（チャネル長）Ｌどの比、すなわち
相互コンダクタンスｇｍを決定するファクタＷ／Ｌをい
くつにするかによって決められる。

この液晶表示装置におけるゲート電極ＧＴの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。

なお、ゲート電極ＧＴのゲートおよび遮光の機能面から
だけで考えれば、ゲート電極ＧＴおよび走査信号線ＧＬ
は単一の層で一体に形成してもよく、この場合不透明導
電材料としてシリコンを含有させたアルミニウム（Ａ１
．）、純アルミニウム、パラジウム（Ｐｄ）を含有させ
たアルミニウム等を選ぶことができる。

（走査信号線ＧＬ） 走査信号線ＧＬは第１導電膜ｇ１およびその上部に設け
られた第２導を膜ｇ２からなる複合膜で構成されている
。この走査信号＃ＪＧＬの第１導電膜ｇｌはゲート電極
ＧＴの第１導電膜ｇ１と同一製造工程で形成され、かつ
一体に構成されている。

第２導電膜ｇ２はたとえばスパッタで形成されたアルミ
ニウム膜を用い、１０００〜５５００［Ａ　］程度の膜
厚で形成する。第２導電膜ｇ２は走査信号Ａｌ１ＧＬの
抵抗値を低減し、信号伝達速度の高速化（画素の情報の
書込特性向上）を図ることができるように構成されてい
る。

また、走査信号線ＧＬは第１導電膜ｇ１の幅寸法に比べ
て第２導電膜ｇ２の幅寸法を小さく構成している。すな
わち、走査信号線ＧＬはその側壁の段差形状がゆるやか
になっている。

（絶縁膜Ｇｌ） 絶縁膜ＧＩは薄膜トランジスタＴＰＴＩ、ＴＦＴ２のそ
れぞれのゲート絶縁膜として使用される。絶縁膜ＧＩは
ゲート電極ＧＴおよび走査信号ＡｉＧＬの上層に形成さ
れている。絶縁膜０丁はたとえばプラズマＣＶＤで形成
された窒化シリコン膜を用い、３０００［人コ程度の膜
厚で形成する。

（１型半導体層ＡＳ） ３型半導体層ＡＳは、第４図に示すように、複数に分割
された薄膜トランジスタＴＦＴＩ、ＴＰＴ２のそれぞれ
のチャネル形成領域として使用される。ｉ型半導体層Ａ
Ｓは非晶質シリコン膜または多結晶シリコン膜で形成し
、約１８００［入コ程度の膜厚で形成する。

この１型半導体層ＡＳは、供給ガスの成分を変えてＳｉ
、Ｎ、からなるゲート絶縁膜として使用される絶縁膜Ｇ
ｌの形成に連続して、同じプラズマＣＶＤ装置で、しか
もそのプラズマＣＶＤ装置がら外部に露出することなく
形成される。また、オーミックコンタクト用のＰをドー
プしたＮ”型半導体層ｄＯ（第１Ａ図、第１Ｂ図）も同
様に連続して約４００［Ａ］の厚さに形成される。しか
る後、下部透明ガラス基板５ＵＢｌはＣＶＤ装置がら外
に取り出され、写真処理技術によりＮ　＋型半導体層ｄ
ｏおよびｌ型半導体層ＡＳは第１Ａ図、第１Ｂ図、第２
Ａ図および第４図に示すように独立した島状にパターニ
ングされる。

ｌ型半導体層ＡＳは、第２Ａ図および第４図に詳細に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（グロスオーバ部）の両者間にも設けられている。この
交差部の１型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線Ｄ　Ｌとの短絡を低減するように構成
されている。

（ソース電極ＳＤＩ、ドレイン電極５Ｄ２）複数に分割
された薄膜トランジスタＴＦＴ　１、ＴＰＴ２のそれぞ
れのソース電極ＳＤＩとドレイン電極ＳＤ２とは、第２
Ａ図、第２Ｂ図および第５図（第２Ａ図の第１〜第３導
電膜ｄ１〜ｄ３のみを描いた平面図）で詳細に示すよう
に、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられて
いる。

ソース電極ＳＤＩ、ドレイン電極ＳＤ２のそれぞれは、
Ｎ１型半導体層ｄｏに接触する下層側から、第１導電膜
ｄｌ、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わ
せて構成されている。ソース電極ＳＤＩの第１導電膜ｄ
１、第２導電膜ｄ２および第３導電膜ｄ３は、ドレイン
電極ＳＤ２の第１導電膜ｄ１、第２導電膜ｄ２および第
３導電膜ｄ３と同一製造工程で形成される。

第１導電膜ｄ１はスパッタで形成したクロム膜を用い、
５００〜１ｏ００［Ａ］の膜厚くこの液晶表示装置では
、６００［人コ程度の膜厚）で形成する。クロム膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０［へ］程度の膜厚を越えない範囲で形成する。クロム
膜はＮ０型半導体層ｄｏとの接触が良好である。クロム
膜は後述する第２導電膜ｄ２のアルミニウムがＮ＋型半
導体層ｄＯに拡散することを防止するいわゆるバリア層
を構成する。

第１導電膜ｄ１としては、クロム膜の他に高融点金属（
Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（Ｍ
ｏＳｉ、、ＴｉＳｉ、、ＴａＳｉ、、ＷＳｉ、）膜で形
成してもよい。

第１導電膜ｄ１を写真処理でパターニングした後、同じ
写真処理用マスクを用いて、あるいは第１導電膜ｄ１を
マスクとして、Ｎ＋型半導体層ｄｏが除去される。つま
り、１型半導体層ＡＳ上に残っていたＮ”型半導体層ｄ
ｏは第１導電膜ｄ１以外の部分がセルファラインで除去
される。

このとき、Ｎ４″型半導体層ｄｏはその厚さ分は全て除
去されるようエッチされるので、１型半導体層ＡＳも若
干その表面部分でエッチされるが、その程度はエッチ時
間で制御すればよい。

しかる後、第２導電膜ｄ２がアルミニウムのスパッタリ
ングで３０００〜５５００［人］の膜厚（この液晶表示
装置では、３５００［へ］程度の膜厚）に形成される。

アルミニウム膜はクロム膜に比べてストレスが小さく、
厚い膜厚に形成することが可能で、ソース電極ＳＤＩ、
ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低
減するように構成されている。第２導電膜ｄ２としては
アルミニウム膜の他にシリコンや銅（Ｃｕ）を添加物と
して含有させたアルミニウム膜で形成してもよい。

第２導電膜ｄ２の写真処理技術によるパターニング後、
第３導電膜ｄ３が形成される。この第３導電膜ｄ３はス
パッタリングで形成された透明導電膜（Ｉｎｄｉｕｍ−
Ｔｉｎ−Ｏｘｉｄｅ　　Ｉ　Ｔ　Ｏ：ネサ膜）からなり
、！０００〜２０００［人］の膜厚（この液晶表示装置
では、１２００［人コ程度の膜厚）で形成される。この
第３導電膜ｄ３はソース電極ＳＤＩ、ドレイン電極ＳＤ
２および映像信号線ＤＬを構成するとともに、透明画素
電極ＩＴ○１を構成するようになっている。

ソース電極ＳＤＩの第１導電膜ｄ１、ドレイン電極ＳＤ
２の第１導電膜ｄｉのそれぞれは、上層の第２導電膜ｄ
２および第３導電膜ｄ３に比べて内側に（チャネル領域
内に）大きく入り込んでいる。つまり、これらの部分に
おける第１導電膜ｄｉは第２導電膜ｄ２、第３導電膜ｄ
３とは無関係に薄膜トランジスタＴＰＴのチャネル長り
を規定できるように構成されている。

ソース電極ＳＤＩは透明画素電極ＩＴＯＩに接続されて
いる。ソース電極ＳＤＩは、ｌ型半導体層ＡＳの段差形
状（第１導電膜ｇ１の膜厚、Ｎ＋型半導体層ｄｏの膜厚
および１型半導体層ＡＳの膜厚を加算した膜厚に相当す
る段差）に沿って構成されている。具体的には、ソース
電極ＳＤ１は、ｉ型半導体層ＡＳの段差形状に沿って形
成された第１導電膜ｄｉと、この第１導電膜ｄｉの上部
にそれに比べて透明画素電極ＩＴＯＩと接続される側を
小さいサイズで形成した第２導電膜ｄ２と、この第２導
電膜ｄ２から露出する第１導電膜ｄ１に接続された第３
導電膜ｄ３とで構成されている。

ソース電極ＳＤＩの第２導電膜ｄ２は第１導電膜ｄ１の
クロム膜がストレスの増大から厚く形成できず、ｌ型半
導体層ＡＳの段差形状を乗り越えられないので、このｌ
型半導体層ＡＳを乗り越えるために構成されている。つ
まり、第２導電膜ｄ２は厚く形成することでステップカ
バレッジを向上している。第２導電膜ｄ２は厚く形成で
きるので、ソース電極ＳＤＩの抵抗値（ドレイン電極Ｓ
Ｄ２や映像信号線ＤＬについても同様）の低減に大きく
寄与している。第３導電膜ｄ３は第２導電膜ｄ２の１型
半導体層ＡＳに起因する段差形状を乗り越えることがで
きないので、第２導電膜ｄ２のサイズを小さくすること
で、露出する第１導電膜ｄｉに接続するように構成され
ている。第１導電膜ｄＩと第３導電膜ｄ３とは接着性が
良好であるばかりか、両者間の接続部の段差形状が小さ
いので、ソース電極ＳＤＩと透明画素電極ＩＴ○１とを
確実に接続することができる。

（透明画素電極ＴＴＯＩ） 透明画素電極ＩＴ○１は液晶表示部の画素電極の一方を
構成する。

透明画素電極ＩＴＯＩは薄膜トランジスタＴＦＴ　１の
ソース電極ＳＤ１および薄膜トランジスタＴＦＴ２のソ
ース電極ＳＤＩに接続されている。このため、薄膜トラ
ンジスタＴＦＴＩ、ＴＰＴ２のうちの１つたとえば薄膜
トランジスタＴＦＴＩに欠陥が発生したときには、製造
工程においてレーザ光等によって、薄膜トランジスタＴ
ＦＴＩと映像信号線ＤＬとを切り離すとともに、薄膜ト
ランジスタＴＦＴＩと透明画素電極ＩＴＯＩとを切り離
せば、点欠陥、線欠陥にはならず、しかも２つの薄膜ト
ランジスタＴＦＴ　］、ＴＰＴ２に同時に欠陥が発生す
ることはほとんどないから、点欠陥が発生する確率を極
めて小さくすることができる。

（遮光膜ＢＭ） 上部透明ガラス基板５ＵＢ２側には、外部光（第１Ａ図
、第１Ｂ図では上方からの光）がチャネル形成領域とし
て使用される１型半導体層ＡＳに入射されないように、
遮光膜ＢＭが設けられ、遮光膜ＢＭは第６図のハツチン
グに示すようなパターンとされている。なお、第６図は
第２Ａ図におけるＩＴＯ膜からなる第３導電膜ｄ３、カ
ラーフィルタＦＩＬおよび遮光膜ＢＭのみを描いた平面
図である。遮光膜ＢＭは光に対する遮蔽性が高いたとえ
ばアルミニウム膜やクロム膜等で形成されており、この
液晶表示装置ではクロム膜がスパッタリングで１３００
［Ａ］程度の膜厚に形成される。

したがって、薄膜トランジスタＴＦＴ１、ＴＦＴ２のｉ
型半導体層ＡＳは上下にある遮光膜ＢＭおよび太き目の
ゲート電極ＧＴによってサンドイッチにされ、その部分
は外部の自然光やバックライト光が当たらなくなる。遮
光膜ＢＭは第６図のハツチング部分で示すように、画素
の周囲に形成され、つまり遮光膜ＢＭは格子状に形成さ
れ（ブラックマトリクス）、この格子で１画素の有効表
示領域が仕切られている。したがって、各画素の輪郭が
遮光膜ＢＭによってはっきりとし、コントラストが向上
する。つまり、遮光膜ＢＭは１型半導体層ＡＳに対する
遮光とブラックマトリクスとの２つの機能をもつ。

また、透明画素電極ＩＴＯＩのラビング方向の根本側の
エツジ部に対向する部分（第２Ａ図右下部分）が遮光膜
ＢＭによって遮光されているから、上記部分にドメイン
が発生したとしても、ドメインが見えないので、表示特
性が劣化することはない。

なお、バックライトを上部透明ガラス基板５ＵＢ２側に
取り付け、下部透明ガラス基板５ＵＢＩを観察側（外部
露出側）とすることもできる。

（共通透明画素電極ＩＴＯ２） 共通透明画素電極ＩＴ○２は、下部透明ガラス基板５Ｕ
ＢＩ側に画素ごとに設けられた透明画素電極ＩＴＯＩに
対向し、液晶■、Ｃの光学的な状態は各画素電極ＩＴＯ
Ｉと共通透明画素電極ＩＴＯ２との間の電位差（電界）
に応答して変化する。この共通透明画素電極ＩＴＯ２に
はコモン電圧Ｖ　ｃｏｍが印加されるように構成されて
いる。

コモン電圧Ｖ　ｃｏｍは映像信号線ＤＬに印加されるロ
ウレベルの駆動電圧Ｖ　ｄ　ｍｉｎとハイレベルの駆動
電圧Ｖｄｍａｘとの中間電位である。

（カラーフィルタＦＩＬ） カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形
成される染色基材に染料を着色して構成されている。カ
ラーフィルタＦＩＬは画素に対向する位置にストライプ
状に形成され（第７図）、染め分けられている（第７図
は第３図の第３導電膜層ｄ３．遮光膜ＢＭおよびカラー
フィルタＦＩＬのみを描いたもので、Ｂ、Ｒ，Ｇの各カ
ラーフィルターＦＩＬはそれぞれ、４５６．１３５°、
クロスのハツチを施しである）。カラーフィルタＦＩＬ
は第６図に示すように透明画素電極ＩＴ○１の全てを覆
うように太き目に形成され、遮光膜Ｂ　Ｍはカラーフィ
ルタＦＩＬおよび透明画素電極ＩＴＯＩのエツジ部分と
重なるよう透明画素電極１　’Ｔ　Ｏｌの周縁部より内
側に形成されている。

カラーフィルタＦＩＬは次のように形成することができ
る。まず、上部透明ガラス基板５ＵＢ２の表面に染色基
材を形成し、フォトリソグラフィ技術で赤色フィルタ形
成領域以外の染色基材を除去する。この後、染色基材を
赤色染料で染め、固着処理を施し、赤色フィルタＲを形
成する。つぎに、同様な工程を施すことによって、緑色
フィルタＧ、青色フィルタＢを順次形成する。

（保護膜ＰＳＶ２） 保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染
め分けた染料が液晶ＬＣに漏れることを防止するために
設けられている。保護膜ＰＳＶ２はたとえばアクリル樹
脂、エポキシ樹脂等の透明樹脂材料で形成されている。

（表示装置全体等価回路） 表示マトリクス部の等価回路とその周辺回路の結線図を
第８図に示す。同図は回路図ではあるが、実際の幾何学
的配置に対応して描かれている。

ＡＲは複数の画素を二次元状に配列したマトリクス・ア
レイである。

図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、Ｂおよび
Ｒがそれぞれ緑、青および赤画素に対応して付加されて
いる。Ｙは走査信号線ＧＬを意味し、添字１，２，３．
・・・、　ｅｎｄは走査タイミングの順序に従って付加
されている。

映像信号線Ｘ（添字省略）は交互に上側（または奇数）
映像信号駆動回路Ｈｅ、下側（または偶数）映像信号駆
動回路Ｈｏに接続されている。

ＳＵＰは１つの電圧源から複数の分圧した安定化された
電圧源を得るための電源回路やホスト（上位演算処理装
置）からのＣＲＴ　（陰極線管）用の情報をＴＰＴ液晶
表示装置用の情報に交換する回路を含む回路である。

（保持容量素子Ｃａｄｄの構造） 透明画素電極ＩＴＯＩは、薄膜トランジスタＴＰＴと接
続される端部と反対側の端部において、隣りの走査信号
線Ｇ　Ｌと重なるように形成されている。この重ね合わ
せは、第２Ｂ図からも明らかなように、透明画素電極Ｉ
Ｔ○１を一方の電極ＰＬ２とし、隣りの走査信号線ＧＬ
を他方の電極ＰＬＩとする保持容量素子（静電容量素子
）Ｃａｄｄを構成する。この保持容量素子Ｃａｄｄの誘
電体膜は、薄膜トランジスタＴＰＴのゲート絶縁膜とし
て使用される絶縁膜Ｇｌと同一層で構成されている。

保持容量素子Ｃａｄｄは、第４図からも明らかなように
、走査信号線ＧＬの第１導電膜ｇｌの幅を広げた部分に
形成されている。なお、映像信号線ＤＬと交差する部分
の第１導電膜ｇｌは映像信号線ＤＬとの短絡の確率を小
さくするため細くされている。

保持容量素子Ｃａｄｄを構成するために重ね合わされる
透明画素電極ＩＴＯＩと電極ＰＬＩとの間の一部には、
ソース電極ＳＤＩと同様に、段差形状を乗り越える際に
透明画素電極ＩＴＯＩが断線しないように、第１導電膜
ｄｌおよび第２導電膜ｄ２で構成された島領域が設けら
れている。この島領域は、透明画素電極ＩＴ○１の面積
（開口率）を低下しないように、できる限り小さく構成
する。

（保持容量素子Ｃａｄｄの等価回路とその動作）第２Ａ
図に示される画素の等価回路を第９図に示す。第９図に
おいて、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電極
ＧＴとソース電極ＳＤＩとの間に形成される寄生容量で
ある。寄生容量Ｃｇｓの誘電体膜は絶縁膜Ｇｌである。

Ｃｐｉｘは透明画素電極ＩＴＯＩ　　（ＰｒＸ）と共通
透明画素電極ＩＴ○２　（ＣＯＭ）との間に形成される
液晶容量である。液晶容量Ｃｐｉｘの誘電体膜は液晶Ｌ
Ｃ。

保護膜ＰＳＶＩおよび配向膜○ＲＩＩ、○ＲＩ２である
。Ｖｌｃは中点電位である。

保持容量素子Ｃａｄｄは、薄膜トランジスタＴＰＴがス
イッチングするとき、中点電位（画素電極電位）Ｖｉｅ
に対するゲート電位変化△Ｖｇの影響を低減するように
働く。この様子を式で表すと、次式のようになる。

ΔＶ１ｃ＝　（Ｃｇｓ／（Ｃｇｓ＋Ｃａｄｄ＋Ｃｐｉｘ
））　ｘ△Ｖｇここで、△ＶｌｃはΔＶｇによる中点電
位の変化分を表わす。この変化分ΔＶｌｃは液晶ＬＣに
加わる直流成分の原因となるが、保持容量Ｃａｄｄを大
きくすればする程、その値を小さくすることができる。

また、保持容量素子Ｃａｄｄは放電時間を長くする作用
もあり、薄膜トランジスタＴＰＴがオフした後の映像情
報を長く蓄積する。液晶ＬＣに印加される直流成分の低
減は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替
え時に前の画像が残るいわゆる焼き付きを低減すること
ができる。

前述したように、ゲートｔｗｌＧＴはＩ型半導体層ＡＳ
を完全に覆うよう大きくされている分、ソース電極ＳＤ
Ｉ、ドレイン電極ＳＤ２とのオーバラップ面積が増え、
したがって寄生容量Ｃｇｓが大きくなり、中点電位Ｖｌ
ｃはゲート（走査）信号Ｖｇの影響を受は易くなるとい
う逆効果が生じる。

しかし、保持容量素子Ｃａｄｄを設けることによりこの
デメリットも解消することができる。

保持容量素子Ｃａｄｄの保持容量は、画素の書込特性か
ら、液晶容量Ｃｐｉｘに対して４〜８倍（４・Ｃｐｉｘ
＜Ｃａｄｄ（８・Ｃｐｉｘ）　、寄生容量Ｃｇｓに対し
て８〜３２倍（８・Ｃｇｓ＜　Ｃａｄｄ＜３２・Ｃｇｓ
）程度の値に設定する。

（保持容量素子Ｃａｄｄ電極線の結線方法）保持容量電
極線としてのみ使用される初段の走査信号線ＧＬ（Ｙ。

）は、第８図に示すように、共通透明画素電極ＩＴ○２
　（Ｖｃｏｍ　）に接続する。

共通透明画素電極ＩＴＯ２は、第１Ａ図、第１Ｂ図に示
すように、液晶表示装置の周縁部において銀ペースト材
ＳＬによって外部引出配線に接続されている。しかも、
この外部引出配線の一部の導電膜（ｇｌおよびｇ２）は
走査信号線ＧＬと同一製造工程で構成されている。この
結果、最終段の保持容量電極線ＧＬは、共通透明画素電
極ＩＴ○２に簡単に接続することができる。

初段の保持容量電極線Ｙ、は最終段の走査信号線Ｙ　ｅ
ｎｄに接続、Ｖ　ｃａｍ以外の直流電位点（交流接地点
）に接続するかまたは垂直走路回路Ｖから１つ余分に走
査パルスＹ。を受けるように接続してもよい。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。

たとえば、上述実施例においては、ゲート電極形成−ゲ
ート絶縁膜形成−半導体層形成−ソース・ドレイン電極
形成の逆スタガ構造を示したが、上下関係または作る順
番がそれと逆のスタガ構造でもこの発明は有効である。

【発明の効果１ 以上説明したように、本発明の液晶表示装置では、上下
非対称な構造の保護膜に起因する帯電の発生を抑制でき
、表示画面上での焼き付きと呼ばれる残像の発生を抑制
できる。また、ドレイン線と上部共通透明画素電極との
接触・短絡による線欠陥の発生を抑制できる。さらに、
透明画素電極のクラックの発生を抑制できる。

【図面の簡単な説明】

第１Ａ図は本発明の第１の実施例の液晶表示装置を示す
概略断面図（第２Ａ図のＩＩＢ−ＩＩＢ切断線における
断面と表示パネルのシール部付近の断面を示す図）、第
１Ｂ図は本発明の第２の実施例の液晶表示装置を示す第
１Ａ図と同様の概略断面図、第２Ａ図は本発明が適用さ
れるアクティブ・マトリックス方式のカラー液晶表示装
置の液晶表示部の一画素を示す要部平面図、第２Ｂ図は
第２Ａ図のｍｃ−ｎｃ切断線における断面図、第３図は
第２Ａ図に示す画素を複数配置した液晶表示部の要部平
面図、第４図〜第６図は第２Ａ図に示す画素の所定の層
のみを描いた平面図、第７図は第３図に示す画素電極層
、遮光膜およびカラーフィルタ層のみを描いた要部平面
図、第８図はアクティブ・マトリックス方式のカラー液
晶表示装置の液晶表示部を示す等価回路図、第９図は第
２Ａ図に示す画素の等価回路図である。 ＳＵＢ　１・・・下部透明ガラス基板 ＴＦＴＩ・・薄膜トランジスタ ＧＴ・・・ゲート電極 ＧＩ・・・ゲート絶縁膜 ＳＤＩ、ＳＤ２・・・薄膜トランジスタのソース・ドレ
イン電極 ＩＴＯＩ・・下部透明画素電極 ＰＳＶ　ｌ・・・保護膜 ○ＲＩＩ・・・下部配向膜 ＬＣ・・・液晶 ５ＵＢ２・・・上部透明ガラス基板 ＢＭ・・・ブラックマトリゲス ＦＩＬ・・・カラーフィルタ ＰＳＶ２・・・カラーフィルタの保護膜ＩＴ○２　（Ｃ
ＯＭ）・・・上部共通透明画素電極○ＲＩ２・・・上部
配向膜 ＧＬ・・・ゲート線 ＤＬ・・・ドレイン線

Claims (1)

1. 【特許請求の範囲】 １、薄膜トランジスタ、ドレイン線、下部透明画素電極
   、下部配向膜を設けた下部透明基板と、上部共通透明画
   素電極、上部配向膜を設けた上部透明基板とを互いの配
   向膜が向き合うように重ね合わせ、両基板間に液晶を封
   入・封止してなる液晶表示装置において、少なくとも上
   記ドレイン線と上記下部配向膜との間、および上記上部
   共通透明画素電極と上記上部配向膜との間に上下対称に
   保護膜を設け、かつ上記下部透明画素電極と上記下部配
   向膜との間、および上記下部透明画素電極に対応する箇
   所の上記上部共通透明画素電極と上記上部配向膜との間
   には上記保護膜が存在しないことを特徴とする液晶表示
   装置。 ２、下部透明画素電極、下部配向膜を設けた下部透明基
   板と、上部透明画素電極、上部配向膜を設けた上部透明
   基板とを互いの配向膜が向き合うように重ね合わせ、両
   基板間に液晶を封入・封止してなる液晶表示装置におい
   て、上記下部透明画素電極と上記下部配向膜との間、お
   よび上記上部透明画素電極と上記上部配向膜との間に電
   気的に同等の材質の膜を上下対称に設けたことを特徴と
   する液晶表示装置。