JP2012128450A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2012128450A JP2012128450A JP2012046222A JP2012046222A JP2012128450A JP 2012128450 A JP2012128450 A JP 2012128450A JP 2012046222 A JP2012046222 A JP 2012046222A JP 2012046222 A JP2012046222 A JP 2012046222A JP 2012128450 A JP2012128450 A JP 2012128450A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- fixed substrate
- adhesive layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
るための技術を提供する。
【解決手段】分離層を有する固定基板上に樹脂基板を形成する工程と、前記樹脂基板上に
少なくともTFT素子を形成する工程と、前記分離層にレーザー光を照射することにより
、前記分離層の層内または界面において前記固定基板から前記樹脂基板を剥離する工程と
を行い、前記樹脂基板を用いた柔軟性を有する表示装置を作製する。
【選択図】図3
Description
装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置お
よびその様な電気光学装置を部品として搭載した電子機器に関する。
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
、特に携帯機器への利用が注目されている。そのため、フレキシブルなプラスチックフィ
ルムの上にTFT素子を形成することが試みられている。
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置は
実現されていない。
、封止層を介して樹脂基板を接着した後、ガラス基板を剥離する技術が記載されている。
この技術を用いた場合、TFTの活性層が下地絶縁膜で保護されるのみとなっており、T
FTが劣化しやすいという問題が生じていた。
層において剥離を生じせしめた後、接着層を介して一次転写体に接合し、さらに接着層を
介して二次転写体を接合した後、一次転写体を除去する技術が記載されている。この技術
を用いた場合においても、TFTの活性層が下地絶縁膜のみで保護される状態が作製工程
中に存在するため、傷つきやすくなっており、TFTが劣化しやすいという問題が生じて
いた。
基板を含む。)を用いて高性能な電気光学装置を作製するための技術を提供することを課
題とする。
体からなる素子形成基板を第1接着層で接着した後、該素子形成基板上に必要な素子を形
成し、該素子上に第2固定基板を第2接着層で貼り合わせた後に液晶材料を封止保持した
後、第1固定基板を分離することを特徴とする。
ッチング素子として用いる半導体素子(典型的にはTFT)もしくはMIM素子を指す。
に示したように、第1固定基板に第1接着層を形成した後で素子形成基板を貼り合わせる
方法、あるいは素子形成基板に第1接着層を形成した後で第1固定基板を貼り合わせる方
法を用いればよい。
m以上の樹脂基板、例えばPES(ポリエチレンサルファイル)、PC(ポリカーボネー
ト)、PET(ポリエチレンテレフタレート)もしくはPEN(ポリエチレンナフタレー
ト)を用いることができる。なお、第1の固定基板上に接着層を形成した後、その上に有
機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層、BCB(ベンゾシクロブ
テン)層等)を成膜したものを素子形成基板と呼んでもよい。
。その場合は金属基板上に下地絶縁膜を形成して必要な素子を形成すればよい。薄い金属
基板(厚さ10〜200μm)を用いることによって軽量化、薄型化が図れるとともに可
撓性を有する反射型の液晶表示装置を得ることできる。
基板を貼り合わせた後に行うが、その手段としてレーザー光の照射により第1接着層の全
部または一部を気化させる方法を用いる。また、レーザー光の照射に代えて、例えば、特
開平8−288522号公報に記載されたエッチングにより第1固定基板を分離する方法
や、第1接着層に対して流体(圧力が加えられた液体もしくは気体)を噴射することによ
り第1固定基板を分離する方法(代表的にはウォータージェット法)を用いてもよいし、
これらを組み合わせて用いてもよい。
ザー、YVO4レーザーを用いることができる。図3(D)に示すようにレーザー光を裏
面側から第1固定基板を通過させて第1接着層を照射して第1接着層のみを気化させて第
1固定基板を分離もしくは剥離する。従って、第1固定基板としては少なくとも照射する
レーザー光が通過する基板、代表的には透光性を有する基板、例えばガラス基板、石英基
板等を用い、さらに素子形成基板よりも厚さの厚いものが好ましい。
第1固定基板を適宜選択する必要がある。例えば、第1固定基板として石英基板を用いる
のであれば、YAGレーザー(基本波(1064nm)、第2高調波(532nm)、第
3高調波(355nm)、第4高調波(266nm)
あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固
定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、また
は第3高調波を用い、好ましくは第2高調波(波長532nm)を用いて線状ビームを形
成し、ガラス基板を通過させればよい。
一部が気化するものを用いる。また、効率よく第1接着層のみにレーザー光を吸収させる
ために、第1接着層がレーザー光を吸収する特性を有するもの、例えば、YAGレーザー
の第2高調波を用いる場合、有色、あるいは黒色(例えば、黒色着色剤を含む樹脂材料)
のものを用いることが望ましい。ただし、第1接着層は素子形成工程における熱処理によ
って気化しないものを用いる。また、第1接着層は単層であっても積層であってもよく、
図2に示したように第1接着層と素子形成基板の間にアモルファスシリコン膜またはDL
C膜を設ける構成としてもよい。
0μm〜300μm、好ましくは150μm〜200μmの厚さの基板を用いても、信頼
性の高い液晶表示装置を得ることができる。また、従来ある公知の製造装置を用いて、こ
のように厚さの薄い基板上に素子形成を行うことは困難であったが、本発明は第1固定基
板に貼り合わせて素子形成を行うため、装置の改造を行うことなく厚さの厚い基板を用い
た製造装置を使用することができる。また、素子形成工程中において、素子形成基板を素
子形成基板上に形成される絶縁膜と、第1固定基板とで挟まれた状態とすることで素子形
成基板の耐熱性を向上させることができる。
けられた第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、
該絶縁膜の上にTFT素子及び画素電極を形成し、該画素電極の上に第2接着層で第2固
定基板を貼り合わせた後、レーザー光の照射により前記第1接着層を除去して前記第1固
定基板を分離することを特徴とする半導体装置の作製方法である。
た第1接着層で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁
膜の上にTFT素子及び画素電極を形成し、該画素電極の上に第2接着層で第2固定基板
を貼り合わせた後、レーザー光の照射により前記第1接着層を除去して前記第1固定基板
を分離することを特徴とする半導体装置の作製方法である。
液晶材料は、前記素子形成基板と前記第2固定基板とを貼り合わせる前記第2接着層(シ
ール材等)で保持することを特徴とする半導体装置の作製方法。
薄膜を形成してもよい。また、前記素子形成基板と第1接着層の間には、ダイヤモンド状
炭素薄膜を形成してもよい。
してレーザー光を吸収するようにしてもよい。
体(可撓性のプラスチックフィルムもしくはプラスチック基板を含む)
であることを特徴としている。また、前記素子形成基板及び前記第2固定基板としては、
第1固定基板と比べて厚さの薄いものを用いる。
て照射することを特徴としており、前記レーザー光は、パルス発振型または連続発光型の
エキシマレーザーや、YAGレーザーや、YVO4レーザーを用いることができる。
前記第1固定基板を通過させて、前記第1固定基板の表面側に設けられた前記第1接着層
に前記レーザー光を照射することを特徴としている。従って、前記第1固定基板は、使用
するレーザー光を透過することが好ましい。
液晶表示装置であることを特徴としている。
(液晶材料、画素電極、およびTFT素子含む)を挟んだ表示装置は、多少の応力が発生
しても破損しない柔軟性(フレキシビリティ)を有している。
150μm〜200μmの厚さの基板を用いても、信頼性の高い液晶表示装置を得ること
ができる。
に2通りの貼り合わせ方法がある。
101と素子形成基板103とを貼り合わせる方法である。(図1(A1))なお、貼り
合わせ後の状態を図1(B1)に示した。
基板101と素子形成基板103とを貼り合わせる方法である。(図1(A2))なお、
貼り合わせ後の状態を図1(B2)に示した。
機樹脂層(ポリイミド層、ポリアミド層、ポリイミドアミド層等)を成膜したものを素子
形成基板と同等なものとしてもよい。
―Si(アモルファスシリコン)層202Aを設ける構成としてもよい。後の工程で、こ
のa―Si層にレーザー光を照射することにより第1固定基板201を剥離させてもよい
。第1固定基板201が分離または剥離しやすいようにするため水素を多く含むa―Si
層を用いることが好ましい。レーザー光を照射することによりa―Si層に含まれる水素
を気化させて第1固定基板を分離または剥離する。
素子形成基板206を保護するためのDLC膜(具体的にはダイヤモンドライクカーボン
膜)を設けてもよい。なお、第1固定基板204は、図1中に示した第1固定基板101
と同一である。
mでコーティングしたものを用いてもよい。なお、DLC膜の成膜はスパッタ法もしくは
ECRプラズマCVD法を用いればよい。DLC膜の特徴としては、1550cm-1くら
いに非対称のピークを有し、1300cm-1くらいに肩をもつラマンスペクトル分布を有
する。また、微小硬度計で測定した時に15〜25GPaの硬度を示すという特徴をもつ
。このような炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板の表面を保護する役
割を持つ。こうして、外部からの水分や酸素等のによる劣化を促す物質が侵入することを
防ぐことができる。従って、信頼性の高い液晶表示装置が得られる。
素子形成基板を保護するための第1DLC膜208Aと、第1固定基板207が分離また
は剥離しやすいようにするための第2DLC膜208Bを設けてもよい。このような第1
DLC膜208Aとしては水素を含まない成膜条件で成膜したものを用い、第2DLC膜
208Bとしては水素を含む成膜条件で成膜したものを用いればよい。また、第2DLC
膜208Bにレーザー光を照射することにより膜中に含まれる水素を気化させて第1固定
基板207を分離または剥離させてもよい。
1(B1)及び図1(B2)と同一のものを例示する。なお、符号は図1(B1)及び図
1(B2)と同じ符号を用いた。
素子を形成する。ここでは、駆動回路104とTFT素子及び画素電極を有する画素部1
05を形成した例を示す。(図3(B))
せる。(図3(C))次ぎに液晶材料108を封止保持する。第2固定基板106として
は、樹脂基板を用いればよく、片面もしくは両面に保護膜としてDLC膜を設けたものを
用いてもよい。
せて第1固定基板101を分離する。(図3(D))従って、第1接着層102はレーザ
ー光によって層内または界面において剥離現象が生じる物質を用いる。また、レーザー光
は第1固定基板101を通過して第1接着層で吸収するものを適宜選択する。例えば、第
1固定基板として石英基板を用いるのであれば、YAGレーザー(基本波(1064nm
)、第2高調波(532nm)、第3高調波(355nm)、第4高調波(266nm)
あるいはエキシマレーザー(波長308nm)を用い、線状ビームを形成し、石英基板を
通過させればよい。なお、エキシマレーザーはガラス基板を通過しない。従って、第1固
定基板としてガラス基板を用いるのであればYAGレーザーの基本波、第2高調波、第3
高調波を用いることができ、好ましくは第2高調波(波長532nm)を用いて線状ビー
ムを形成し、ガラス基板を通過させればよい。
後に行えばよく、液晶の注入、封止の前に行ってもよい。
液晶材料が挟まれた液晶表示装置が完成する。
2固定基板106とで素子形成層(液晶材料、画素電極、及びTFT素子を含む)を挟ん
だ液晶表示装置は、多少の応力が発生しても破損しない柔軟性(フレキシビリティ)を有
している。図17(A)は曲率を与えていないときの状態を示し、図17(B)は曲率を
与えたときの状態を示す。図17(B)において、素子形成基板には圧縮応力が働き、第
2固定基板には引張応力が働くが、素子形成層においては、応力がほとんど働かず、中央
部における伸び縮みを±1μm以下とすることができる。なお、曲率半径が10cmまで
の曲率を与えても問題ない。
うこととする。
が挟まれた液晶表示装置の作製方法の一例を図3を用いて示す。なお、ここでは、全ての
工程を350℃以下、好ましくは200℃以下で行うこととする。ただし、本発明が本実
施例に限定されないことはいうまでもない。
ずれかの方法を用いて、第1固定基板101と樹脂基板である素子形成基板103とを第
1接着層102で貼り合わせた。(図3(A))
素子を形成する。ここでは、駆動回路104とTFT素子及び画素電極を有する画素部1
05を形成した例を示す。(図3(B))
素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素
を多く含む酸化窒化シリコン膜を積層形成した。
くはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1))合金などで形
成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜
を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結
晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーや
YAGレーザー、YVO4レーザーを用いることができる。
スパッタ法を用いて酸化シリコン膜を形成した。
法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法等)により成膜した
後、マスクを用いて所望の形状にパターニングして形成する。
純物元素またはp型を付与する不純物元素を適宜、添加してLDD領域やソース領域やド
レイン領域を形成する不純物領域を形成する。
化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を
行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、350℃以下
の加熱処理で活性化を行ってもよい。
を形成した後、ソース電極またはドレイン電極を形成しTFTを得る。
またはpチャネル型TFTが完成する。本実施例では比較的低温で行うことが可能な水素
プラズマを用いて水素化処理を行った。
化シリコン膜により層間絶縁膜を形成する。次いで、公知の技術を用いて画素部のドレイ
ン電極に達するコンタクトホールを形成した後、ITO、SnO2等の透明導電膜からな
る画素電極を形成する。本実施例では一例として透過型の液晶表示装置の例を示したが特
に限定されない。例えば、画素電極の材料として反射性を有する金属材料を用い、画素電
極のパターニングの変更、または幾つかの工程の追加/削除を適宜行えば反射型の液晶表
示装置を作製することが可能である。
2接着層(シール材)107で貼り合わせる。この後、液晶材料を注入して封止する。(
図3(C))第2固定基板106としては、樹脂基板を用いればよく、片面もしくは両面
に保護膜としてDLC膜を設けたものを用い、対向電極と、液晶を配向させるための配向
膜を備えている。
せて第1固定基板101を分離する。(図3(D))本実施例では、第1固定基板として
ガラス基板を用いるため、YAGレーザーの基本波、第2高調波、第3高調波を用いる。
ここでは第2高調波(波長532nm)を用いて線状ビームを形成し、第1固定基板10
1であるガラス基板を通過させて第1接着層を照射した。
液晶材料を保持した液晶表示装置が完成した。スパッタ法を用いて各膜(絶縁膜、半導体
膜、導電膜等)を形成し、全てのプロセスを350℃以下、好ましくは200℃以下で行
うことができる。
03上に下地絶縁膜404を形成する。下地絶縁膜404としては、酸化シリコン膜、窒
化シリコン膜、窒化酸化シリコン膜(SiOx Ny )、またはこれらの積層膜等を100
〜500nmの膜厚範囲で用いることができ、形成手段としては熱CVD法、プラズマC
VD法、蒸着法、スパッタ法、減圧熱CVD法等の形成方法を用いることができる。
窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く
含む酸化窒化シリコン膜を積層形成した。
03は上記実施形態で示した方法により作製されるいずれのものも適用可能である。
有する半導体膜を公知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法
、またはスパッタ法等)により成膜した後、公知の結晶化処理(レーザー結晶化法、熱結
晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行って得られた結晶質半導
体膜を所望の形状にパターニングして形成する。この半導体層405の厚さは20〜10
0nm(好ましくは30〜60nm)の厚さで形成する。結晶質半導体膜の材料に限定は
ないが、好ましくはシリコンまたはシリコンゲルマニウム(SiXGe1-X(0<X<1)
)合金などで形成すると良い。本実施例では、低温で成膜が可能なスパッタ法を用いて非
晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザ
ー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキ
シマレーザーやYAGレーザー、YVO4レーザーを用いることができる。
元素(ボロンまたはリン)のドーピングを行ってもよい。
プラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含
む絶縁膜で形成する。本実施例では、低温で成膜が可能なスパッタ法を用いて酸化シリコ
ン膜を形成した。(図4(A))
知の手段(熱CVD法、プラズマCVD法、減圧熱CVD法、蒸着法、またはスパッタ法
等)により成膜した後、マスク407を用いて所望の形状にパターニングして形成する。
導電層408の材料としては、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ば
れた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい
。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を
用いてもよい。また、AgPdCu合金を用いてもよい。本実施例では、低温で成膜が可
能なスパッタ法を用いてW膜を成膜し、パターニングした。導電層408の端部はテーパ
ー状に形成する。エッチング条件は適宣決定すれば良いが、例えば、Wの場合にはCF4
とCl2の混合ガスを用い、基板を負にバイアスすることにより良好にエッチングするこ
とができる。
純物領域(p+領域)409を形成する。この不純物領域(p+領域)
409はイオンドープ法により形成し、ボロンに代表される周期律表第13族の元素をド
ーピングする。不純物領域(p+領域)409の不純物濃度は、1×1020〜2×1021
/cm3の範囲となるようにする。
電層410を形成する。本実施例の構造ではこれをゲート電極とする。
ゲート電極の形成には2回のエッチング工程を用いるが、そのエッチング条件は適宣決定
されるものである。例えば、Wの場合にはCF4とCl2の混合ガスを用い、基板を負にバ
イアスすることにより良好に端部がテーパー形状に加工することができる。また、CF4
とCl2に酸素を混合させることにより、下地と選択性良く、Wの異方性エッチングエッ
チングをすることができる。
タ)をドーピングし、自己整合的に不純物領域(p−領域)411を形成する。不純物領
域(p−領域)411の不純物濃度は、1×1017〜2×1019/cm3の範囲となるよ
うにする。
化シリコン膜により層間絶縁膜413を形成する。また、添加された不純物元素は活性化
のために350〜500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技
術を用いて不純物領域(p+領域)に達するコンタクトホールを形成した後、ソース電極
またはドレイン電極414を形成しTFTを得る。
完成する。(図4(E))本実施例では比較的低温で行うことが可能な水素プラズマを用
いて水素化処理を行った。
Lightly Doped Drain)領域411、不純物領域(p+領域)で形成されるソースまたは
ドレイン領域409が形成されている。ここでは、pチャネル型TFTをLDD構造で示
したが、勿論シングルドレインや、或いはLDDがゲート電極とオーバーラップした構造
で作製することもできる。本実施例で示すpチャネル型TFTを用いて基本論理回路を構
成したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、
γ補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形
成しうる。例えば、液晶表示装置の駆動回路を全てpチャネル型TFTで構成することも
可能である。
図4(A)と図5(A)は同一であるため、同じ符号を用い、ここでは作製工程の説明を
省略する。
スク415を形成し、半導体膜405にイオン注入またはイオンドープ法によりn型の不
純物(ドナー)をドーピングする。(図5(B))作製される不純物領域(n−領域)4
16において、ドーピングされる濃度は1×1017〜2×1019/cm3の範囲となるよ
うにする。
ブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極417
を形成する。(図5(C))ゲート電極417の一部は不純物領域(n−領域)416と
ゲート絶縁膜を介して一部が重なるように形成する。
ナー)をドーピングし、自己整合的に不純物領域(n+領域)418を形成する。不純物
領域(n+領域)418の不純物濃度は、1×1017〜2×1019/cm3の範囲となる
ようにする。
り層間絶縁膜419を形成する。また、添加された不純物元素は活性化のために350〜
500℃の加熱処理またはレーザー光の照射を行う。さらに、公知の技術を用いて不純物
領域(n+領域)に達するコンタクトホールを形成した後、ソース電極またはドレイン電
極420を形成しTFTを得る。
完成する。(図5(E))本実施例では比較的低温で行うことが可能な水素プラズマを用
いて水素化処理を行った。
Lightly Doped Drain)領域416、不純物領域(n+領域)で形成されるソースまたは
ドレイン領域418が形成されている。また、LDD領域416はゲート電極417とオ
ーバーラップして形成され、ドレイン端における電界の集中を緩和して、ホットキャリア
による劣化を防いでいる。勿論シングルドレインや、LDD構造でnチャネル型TFTを
作製することもできる。本実施例で示すnチャネル型TFTを用いて基本論理回路を構成
したり、さらに複雑なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ
補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成
しうる。
例えば、液晶表示装置の駆動回路を全てnチャネル型TFTで構成することも可能である
。
OS回路を作製する例であり、図6、図7を用いて説明する。
に下地絶縁膜を形成した後、半導体層501、502を形成する。(図6(A))
を形成する。(図6(B))本実施例では、第1導電膜504を窒化タンタルまたはチタ
ンで50〜100nmの厚さに形成し、第2導電膜505をタングステンで100〜30
0nmの厚さに形成する。
成するための第1のエッチング処理を行う。エッチング方法に限定はないが、好適にはI
CP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッ
チング用ガスにCF4とCl2を混合し、0.5〜2Pa、好ましくは1Paの圧力でコイ
ル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行
う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実
質的に負の自己バイアス電圧を印加する。CF4とCl2を混合した場合にはタングステン
膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングするこ
とができる。
圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は15〜45
°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするために
は、10〜20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化窒
化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理に
より、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。こうし
て、第1のエッチング処理により第1導電膜と第2導電膜から成る第1形状の導電層50
7、508(第1の導電層507a、508aと第2導電層507b、508b)を形成
する。509はゲート絶縁膜であり、第1の形状の導電層で覆われない領域は20〜50
nm程度エッチングされ薄くなる。
エッチング処理を行う。エッチングはICPエッチング法を用い、エッチングガスにCF
4とCl2とO2を混合して、1Paの圧力でコイル型の電極に500WのRF電力(13.
56MHz)を供給してプラズマを生成する。基板側(試料ステージ)には50WのRF
(13.56MHz)電力を投入し、第1のエッチング処理に比べ低い自己バイアス電圧
を印加する。このような条件によりタングステン膜を異方性エッチングし、第1の導電層
である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第2形状の導
電層509、510(第1の導電膜509a、510aと第2の導電膜509b、510
b)を形成する。511はゲート絶縁膜であり、第2の形状の導電層509、510で覆
われない領域は除去された。なお、ここでは除去した例を示したが絶縁膜を薄く残しても
よい。
7(A))その方法はイオンドープ法若しくはイオン注入法で行う。n型を付与する不純
物元素として15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。
この場合、第2形状の導電層509b、510bはドーピングする元素に対してマスクと
なり、加速電圧を適宣調節(例えば、70〜120keV)して、ゲート絶縁膜511及
び第2の導電膜509a、510aのテーパ部を通過した不純物元素により不純物領域(
n−領域)512を形成する。例えば、不純物領域(n−領域)におけるリン(P)濃度
は1×1017〜1×1019/cm3の範囲となるようにする。
ドーピング処理を行う。第1のドーピング処理よりもドーズ量を上げ低加速電圧の条件で
n型の不純物(ドナー)をドーピングする。例えば、加速電圧を20〜60keVとし、
1×1013〜5×1014/cm2のドーズ量で行い、不純物領域(n+領域)514を形
成する。例えば、不純物領域(n+領域)におけるリン(P)濃度は1×1020〜1×1
021/cm3の範囲となるようにする。
5を形成し、pチャネル型TFTを形成する島状半導体層501にp型の不純物(アクセ
プタ)をドーピングする。典型的にはボロン(B)を用いる。
不純物領域(p+領域)516、517の不純物濃度は2×1020〜2×1021/cm3
となるようにし、含有するリン濃度の1.5〜3倍のボロンを添加して導電型を反転させ
る。
509、510はゲート電極となる。その後、図7(D)に示すように、窒化シリコン膜
または酸化窒化シリコン膜から成る保護絶縁膜518をプラズマCVD法で形成する。そ
して導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化
する工程を行う。
行うことが可能な水素プラズマを用いて水素化処理を行った。
プラズマCVD法でTEOS(Tetraethyl Ortho silicate)を用いて形成される酸化シ
リコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが
望ましい。
、タンタル(Ta)などを用いて、ソース配線またはドレイン配線521〜523を形成
する。
MOS回路を得ることができる。
て機能する不純物領域516、517を有している。
域512a(Gate Overlapped Drain:GOLD領域)、ゲート電極の外側に形成される
不純物領域512b(LDD領域)とソース領域またはドレイン領域として機能する不純
物領域514を有している。
することを可能とする。それ以外にも、このようなnチャネル型TFTまたはpチャネル
型TFTは、画素部を形成するトランジスタに応用することができる。
なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも
構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能であ
る。
族に属する元素(好ましくはリン)もしくは周期表の13族に属する元素(好ましくはボ
ロン)を添加することによりエンハンスメント型とデプレッション型とを作り分けること
ができる。
ント型TFT同士で形成する場合(以下、EEMOS回路という)と、エンハンスメント
型とデプレッション型とを組み合わせて形成する場合(以下、EDMOS回路という)が
ある。
8(A)において、31、32はどちらもエンハンスメント型のnチャネル型TFT(以
下、E型NTFTという)である。また、図8(B)において、33はE型NTFT、3
4はデプレッション型のnチャネル型TFT(以下、D型NTFTという)である。
であり、VDLは負の電圧が印加される電源線(負電源線)である。負電源線は接地電位の
電源線(接地電源線)としても良い。
路を用いてシフトレジスタを作製した例を図9に示す。図9において、40、41はフリ
ップフロップ回路である。また、42、43はE型NTFTであり、E型NTFT42の
ゲートにはクロック信号(CL)が入力され、E型NTFT43のゲートには極性の反転
したクロック信号(CLバー)が入力される。また、44で示される記号はインバータ回
路であり、図9(B)に示すように、図8(A)に示したEEMOS回路もしくは図8(
B)に示したEDMOS回路が用いられる。従って、液晶表示装置の駆動回路を全てnチ
ャネル型TFTで構成することも可能である。
いて図10〜図13を用い、以下に説明する。
晶材料封止前の状態)を図10に示す。なお、駆動回路には基本単位となるCMOS回路
を示し、画素部には一つの画素を示す。このCMOS回路及び画素部のTFTは実施例4
に従えば得ることができる。
であり、その上にはnチャネル型TFT605とpチャネル型TFT604からなる駆動
回路608、nチャネル型TFTからなる画素TFT606および保持容量607とが形
成されている。また、本実施例では、TFTはすべてトップゲート型TFTで形成されて
いる。
良いので省略する。また、nチャネル型TFTからなる画素TFT606の説明は実施例
1または実施例3を参照すればよいので省略する。また、画素TFT606はソース領域
およびドレイン領域の間に二つのチャネル形成領域を有した構造(ダブルゲート構造)と
なっているが、実施例3でのnチャネル型TFTの構造の説明を参照すれば容易に理解で
きるので説明は省略する。なお、本実施例はダブルゲート構造に限定されることなく、チ
ャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲ
ート構造であっても良い。
とした。その画素電極610の材料としては、AlまたはAgを主成分とする膜、または
それらの積層膜等の反射性の優れた材料を用いることが望ましい。また、画素電極610
を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化
させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好
ましい。
機能する導電層712は隣接する画素の保持容量の一方の電極を兼ね、画素電極752と
接続する半導体層753と重なる部分で容量を形成している。
また、ソース配線707と画素電極724及び隣接する画素電極751との配置関係は、
画素電極724、751の端部をソース配線707上に設け、重なり部を形成することに
より、迷光を遮り遮光性を高めている。
、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングす
ることによって基板間隔を保持するための柱状のスペーサ(図示しない)を所望の位置に
形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい
。
色層、遮光層を形成した後、平坦化膜を形成する。次いで、平坦化膜上に透明導電膜から
なる対向電極を少なくとも画素部に形成し、対向基板の全面に配向膜を形成し、ラビング
処理を施した。
本実施例ではシール材)で貼り合わせる。第2接着層にはフィラーが混入されていて、こ
のフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。
その後、両基板の間に液晶材料を注入し、封止剤(図示せず)によって完全に封止する。
液晶材料には公知の液晶材料を用いれば良い。
したようにレーザー照射により第1固定基板を分離した。その後の液晶表示装置の状態に
ついて図11を用いて説明する。
exible Printed Circuit)を貼り付ける外部入力端子、外部入力端子と各回路の入力部ま
でを接続する配線81などが形成された素子形成基板と、カラーフィルタなどが設けられ
た対向基板82とがシール材83を介して貼り合わされている。
ス側駆動回路85と重なるように第2固定基板側に遮光層86bが形成されている。また
、画素部87上の第2固定基板側に設けられたカラーフィルタ88は遮光層と、赤色(R
)、緑色(G)、青色(B)の各色の着色層とが各画素に対応して設けられている。実際
に表示する際には、赤色(R)の着色層、緑色(G)の着色層、青色(B)の着色層の3
色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
に限定されず、素子形成基板上に素子を作製する際、素子形成基板上にカラーフィルタを
形成してもよい。
域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層86a、
86bを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部と
して組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、素
子形成基板上に必要な素子を作製する際、素子形成基板に遮光層を形成してもよい。
する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所(各画
素電極の間隙)や、駆動回路を遮光してもよい。
で貼り合わされている。さらに補強板で機械的強度を高めている。
できる。
側駆動回路90、画素部91及びゲート側駆動回路92を有している。
なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含
めた総称である。
(トランスファゲート)90cを設けている。また、ゲート側駆動回路92は、シフトレ
ジスタ92a、レベルシフタ92b、バッファ92cを設けている。なお、シフトレジス
タ90a、92aとしては図16に示したシフトレジスタを用いれば良い。また、必要で
あればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
素子が設けられている。
形成することができる。この場合、全ての回路は図8(A)に示したEEMOS回路を基
本単位として形成されている。ただし、従来のCMOS回路に比べると消費電力は若干上
がってしまう。
FTで形成することもできる。
ゲート側駆動回路を設けても良い。
わりにラッチ(A)93b、ラッチ(B)93cを設ければよい。ソース側駆動回路93
は、シフトレジスタ93a、ラッチ(A)93b、ラッチ(B)93c、D/Aコンバー
タ93d、バッファ93eを設けている。また、ゲート側駆動回路95は、シフトレジス
タ95a、レベルシフタ95b、バッファ95cを設けている。なお、シフトレジスタ9
3a、95aとしては図9に示したシフトレジスタを用いれば良い。また、必要であれば
ラッチ(B)93cとD/Aコンバータ93dとの間にレベルシフタ回路を設けてもよい
。
FTで形成することができる。
FTで形成することもできる。
とができる。また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の
製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。
晶表示装置の例を図14に示す。図14(A)は、画素部の画素の一つを拡大した上面図
であり、図14(A)において、点線A−A'で切断した部分が、図14(B)の画素部
の断面構造に相当する。
基板であり、まず、実施の形態に従い、第1固定基板50aと第1接着層51(分離層)
で貼りつけた素子形成基板50bを用意する。なお、必要があれば素子形成基板上に下地
絶縁膜を形成してもよい。
ゲート電極52が形成され、その上に窒化珪素からなる第1絶縁膜53a、酸化珪素から
なる第2絶縁膜53bが設けられている。また、第2絶縁膜上には、活性層としてn+ 領
域54〜56と、チャネル形成領域57、58と、前記n+ 型領域とチャネル形成領域の
間にn- 型領域59、60が形成される。また、チャネル形成領域57、58は絶縁層6
1、62で保護される。絶縁層61、62及び活性層を覆う第1の層間絶縁膜63にコン
タクトホールを形成した後、n+ 領域54に接続する配線64が形成され、n+ 領域56
に配線65が接続され、さらにその上にパッシベーション膜66が形成される。そして、
その上に第2の層間絶縁膜67が形成される。さらに、その上に第3の層間絶縁膜68が
形成され、ITO、SnO2等の透明導電膜からなる画素電極69が配線65と接続され
る。また、70は画素電極69と隣接する画素電極である。
ば、画素電極の材料として反射性を有する金属材料を用い、画素電極のパターニングの変
更、または幾つかの工程の追加/削除を適宜行えば反射型の液晶表示装置を作製すること
が可能である。
が、オフ電流のバラツキを低減するために、トリプルゲート構造等のマルチゲート構造と
しても構わない。また、開口率を向上させるためにシングルゲート構造としてもよい。
、n+ 領域56とで形成されている。
とはいうまでもない。
形成基板上の全てのTFTをNチャネル型TFTで構成すれば、Pチャネル型TFTを形
成する工程を省略できるため、液晶表示装置の製造工程を簡略化することができる。また
、それに伴って製造工程の歩留まりが向上し、液晶表示装置の製造コストを下げることが
できる。
した液晶表示装置の例を図15に示す。なお、実施例6の図10と同一である箇所に相当
するところは同じ符号を用いた。
であり、まず、実施の形態に従い、第1固定基板601と第1接着層602(分離層)で
貼りつけた素子形成基板603上に下地絶縁膜を形成する。
駆動回路、Nチャネル型TFTからなる画素TFT1103および保持容量1104が形
成されている。なお、Nチャネル型TFTの説明は実施例3を参照すれば良いので省略す
る。
した後、透明導電膜からなる画素電極1107をパターニングにより形成した後、コンタ
クトホールを形成して画素電極1107と画素TFT1103のドレイン領域とを接続す
る接続電極1108を形成した。また、同様にして画素電極1107と保持容量1104
における半導体領域とを接続する接続電極1109を形成した。
貼り合わせた後、第1接着層602にレーザーを照射して第1固定基板601を分離して
、液晶表示装置を完成させればよい。
より画素部および駆動回路をすべてNチャネル型TFTで形成することが可能となる。従
って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コストを低減することが可能となる
。
プとする場合にも本実施例は実施できる。
よびD型NTFTを組み合わせて形成してもよい。
した液晶表示装置の例を図16に示す。なお、実施例6の図10と同一である箇所に相当
するところは同じ符号を用いた。
であり、まず、実施の形態に従い、第1固定基板601と第1接着層602(分離層)で
貼りつけた素子形成基板603上に下地絶縁膜を形成する。
駆動回路、Pチャネル型TFTからなる画素TFT1203および保持容量1204が形
成されている。なお、Pチャネル型TFTの説明は実施例2を参照すれば良いので省略す
る。
した後、透明導電膜からなる画素電極1207をパターニングにより形成した後、コンタ
クトホールを形成して画素電極1207と画素TFT1203のドレイン領域とを接続す
る接続電極1208を形成した。また、同様にして画素電極1207と保持容量1204
における半導体領域とを接続する接続電極1209を形成した。
貼り合わせた後、第1接着層602にレーザーを照射して第1固定基板601を分離して
、液晶表示装置を完成させればよい。
より画素部および駆動回路をすべてPチャネル型TFTで形成することが可能となる。従
って、アクティブマトリクス型の電気光学装置を作製する上でTFT工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コストを低減することが可能となる
。
プとする場合にも本実施例は実施できる。
施例は、その場合の例を以下に示す。
m)を用いる。まず、実施の形態に従って第1固定基板とステンレス基板とを第1接着層
で貼り合わせる。
成して必要な素子を形成すればよい。なお、実施例1とは異なり、耐熱性が高いステンレ
ス基板を用いているため、実施例1よりも高い温度(約500℃以下)でのプロセスを使
用してTFTを作製することができる。
照射しても素子形成基板上に形成された素子に全く影響を与えることなく第1固定基板を
分離することができる。
表示装置となる。
とともに可撓性を有する発光装置を得ることができる。また、金属基板を用いているため
、素子基板上に形成されたTFT素子の放熱効果が得られる。
る。
トリクス型液晶ディスプレイ、アクティブマトリクス型ELディスプレイ、アクティブマ
トリクス型ECディスプレイ)に用いることができる。即ち、それら電気光学装置を表示
部に組み込んだ電子機器全てに本願発明を実施できる。
イ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピ
ュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げ
られる。それらの一例を図18及び図19に示す。
示部2003、キーボード2004等を含む。本発明を画像入力部2002、表示部20
03やその他の駆動回路に適用することができる。
3、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表
示部2102やその他の駆動回路に適用することができる。
カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
本発明は表示部2205やその他の駆動回路に適用できる。
部2303等を含む。本発明は表示部2302やその他の駆動回路に適用することができ
る。
ヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、
操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig
tial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明は表示部2402やその他の駆動回路に
適用することができる。
、操作スイッチ2504、受像部(図示しない)等を含む。本願発明を表示部2502や
その他の駆動回路に適用することができる。
03、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本願発明を
音声出力部2902、音声入力部2903、表示部2904やその他の駆動回路に適用す
ることができる。
3、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表
示部3002、3003やその他の駆動回路に適用することができる。
等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
とが可能である。また、本実施例の電子機器は実施例1〜10のどのような組み合わせか
らなる構成を用いても実現することができる。
Claims (1)
- 第1固定基板と素子形成基板とを該素子形成基板に設けられた第1接着層で貼り合
わせ、該素子形成基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の上にTFT素子
及び画素電極を形成し、該画素電極の上に第2接着層で第2固定基板を貼り合わせた後、
レーザー光の照射により前記第1接着層を除去して前記第1固定基板を分離することを特徴とする半導体装置の作製方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012046222A JP5608694B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012046222A JP5608694B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009181178A Division JP5292217B2 (ja) | 2009-08-04 | 2009-08-04 | 半導体装置の作製方法及び電子書籍の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013121806A Division JP5764616B2 (ja) | 2013-06-10 | 2013-06-10 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012128450A true JP2012128450A (ja) | 2012-07-05 |
JP5608694B2 JP5608694B2 (ja) | 2014-10-15 |
Family
ID=46645445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012046222A Expired - Lifetime JP5608694B2 (ja) | 2012-03-02 | 2012-03-02 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5608694B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496128B1 (en) | 2015-10-15 | 2016-11-15 | International Business Machines Corporation | Controlled spalling utilizing vaporizable release layers |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5854316A (ja) * | 1981-09-25 | 1983-03-31 | Sharp Corp | 液晶表示装置の製造方法 |
JPH04195022A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | 液晶表示装置 |
JPH0764037A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | フレキシブル液晶表示パネルの製造方法 |
JPH07325297A (ja) * | 1994-05-31 | 1995-12-12 | Fujimori Kogyo Kk | プラスチックス基板付き積層シートおよび基板処理方法 |
JPH0850282A (ja) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | 表示装置の製造方法 |
JPH09105896A (ja) * | 1995-10-13 | 1997-04-22 | Sharp Corp | 液晶表示素子製造用治具及びそれを用いた液晶表示素子の製造方法 |
JPH11312811A (ja) * | 1998-02-25 | 1999-11-09 | Seiko Epson Corp | 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置 |
JP2000174289A (ja) * | 1994-10-07 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
JP2002031818A (ja) * | 2000-07-17 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2012
- 2012-03-02 JP JP2012046222A patent/JP5608694B2/ja not_active Expired - Lifetime
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5854316A (ja) * | 1981-09-25 | 1983-03-31 | Sharp Corp | 液晶表示装置の製造方法 |
JPH04195022A (ja) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | 液晶表示装置 |
JPH0764037A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | フレキシブル液晶表示パネルの製造方法 |
JPH0850282A (ja) * | 1994-05-30 | 1996-02-20 | Sanyo Electric Co Ltd | 表示装置の製造方法 |
JPH07325297A (ja) * | 1994-05-31 | 1995-12-12 | Fujimori Kogyo Kk | プラスチックス基板付き積層シートおよび基板処理方法 |
JP2000174289A (ja) * | 1994-10-07 | 2000-06-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH09105896A (ja) * | 1995-10-13 | 1997-04-22 | Sharp Corp | 液晶表示素子製造用治具及びそれを用いた液晶表示素子の製造方法 |
JPH11312811A (ja) * | 1998-02-25 | 1999-11-09 | Seiko Epson Corp | 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置 |
JP2001267578A (ja) * | 2000-03-17 | 2001-09-28 | Sony Corp | 薄膜半導体装置及びその製造方法 |
JP2002031818A (ja) * | 2000-07-17 | 2002-01-31 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5608694B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4727024B2 (ja) | 半導体装置の作製方法 | |
JP5292217B2 (ja) | 半導体装置の作製方法及び電子書籍の作製方法 | |
JP4869471B2 (ja) | 半導体装置の作製方法 | |
US9666601B2 (en) | Semiconductor device, and manufacturing method thereof | |
JP4118485B2 (ja) | 半導体装置の作製方法 | |
JP5147794B2 (ja) | 表示装置の作製方法及び電子書籍の作製方法 | |
JP5764616B2 (ja) | 半導体装置の作製方法 | |
JP4118706B2 (ja) | 液晶表示装置の作製方法 | |
JP4916620B2 (ja) | 液晶表示装置及び電気光学装置 | |
JP6378372B2 (ja) | 半導体装置の作製方法 | |
JP6280969B2 (ja) | 半導体装置の作製方法 | |
JP6166761B2 (ja) | 半導体装置の作製方法 | |
JP2014211638A (ja) | 半導体装置の作製方法 | |
JP6100950B2 (ja) | 半導体装置の作製方法 | |
JP2018142721A (ja) | 半導体装置の作製方法 | |
JP2020074368A (ja) | 半導体装置の作製方法 | |
JP5608694B2 (ja) | 半導体装置の作製方法 | |
JP5577384B2 (ja) | 半導体装置の作製方法 | |
JP6395786B2 (ja) | 電子機器の作製方法 | |
JP6085015B2 (ja) | 表示装置の作製方法 | |
JP5955914B2 (ja) | 発光装置の作製方法 | |
JP6457615B2 (ja) | 発光装置の作製方法 | |
JP2013051430A (ja) | 装置の作製方法 | |
JP2020079944A (ja) | 電子機器の作製方法 | |
JP2019035986A (ja) | 電子機器の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5608694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |