JP3005043B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は液晶表示装置、特に薄膜トランジスタ等を
使用したアクティブ・マトリクス方式の液晶表示装置に
関する。

【従来の技術】

アクティブ・マトリクス方式の液晶表示装置は、マト
リクス状に配列された複数の画素電極のそれぞれに対応
して非線形素子（スイッチング素子）を設けたものであ
る。各画素における液晶は理論的には常時駆動（デュー
ティ比1.0）されているので、時分割駆動方式を採用し
ている、いわゆる単純マトリクス方式と比べてアクティ
ブ方式はコントラストが良く、特にカラー液晶表示装置
では欠かせない技術となりつつある。スイッチング素子
として代表的なものとしては薄膜トランジスタ（TFT）
がある。 第14図は従来のアクティブ・マトリクス方式の液晶表
示装置の一部を示す断面図である。この液晶表示装置お
いては、透明ガラス基板SUB1上にゲート電極GTが設けら
れ、ゲート電極GT上にゲート絶縁膜として使用される絶
縁膜GIが設けられ、絶縁膜GI上にｉ型半導体層ASが設け
られ、絶縁膜GI上に映像信号線DLが設けられ、ｉ型半導
体層ASの両側にソース電極SD11、ドレイン電極SD21が設
けられ、ソース電極SD11に接続して透明画素電極ITO11
が設けられている。 第15図は従来の他のアクティブ・マトリクス方式の液
晶表示装置（プロシーディングス オブ ザ エスアイ
デイ（Proceedings of the SID）Vol.31/1,1990 13〜1
7頁）の一部を示す断面図である。この液晶表示装置に
おいては、透明ガラス基板SUB1上にゲート電極GTが設け
られ、ゲート電極GT上に窒化シリコン膜からなる絶縁膜
GI1が設けられ、絶縁膜GI1上に透明画素電極ITO12が設
けられ、透明画素電極ITO12上に窒化シリコン膜からな
る絶縁膜GI2が設けられ、絶縁膜GI12上にｉ型半導体層A
Sが設けられ、絶縁膜GI12上に映像信号線DLが設けら
れ、ｉ型半導体層ASの両側にソース電極SD11、ドレイン
電極SD21が設けられ、絶縁膜GI2に設けられたスルーホ
ールを介してソース電極SD11と透明画素電極ITO12とを
接続している。 なお、薄膜トランジスタのゲート電極上に上記ゲート
電極を構成する金属の陽極酸化膜を設ける公知例は特開
昭61−133662号公報および特開平２−106723号公報があ
る。しかし、何れの公知例にも保持容量素子の具体的な
構成までは考慮されていなかった。

【発明が解決しようとする課題】

第14図に示した液晶表示装置においては、映像信号線
DLと透明画素電極ITO11とが同一平面上に形成されてい
るから、隣接する映像信号線DLと透明画素電極ITO11と
が短絡し、点欠陥が生じ、表示特性が劣化する。 また、第15図に示した液晶表示装置においては、映像
信号線DLと透明画素電極ITO12とが同一平面上に形成さ
れていないから、映像信号線DLと透明画素電極ITO12と
が短絡することはほとんどない。しかし、２層の絶縁膜
GI1、GI2を設けており、絶縁膜GI1、GI2をプラズマCVD
法によって形成したときには、プラズマCVD装置内での
プラズマ反応による発塵が極めて多く、絶縁膜GI1、GI2
に欠陥が発生しやすいから、たとえばゲート電極GTとソ
ース電極SD11、ドレイン電極SD21との短絡等の欠陥の発
生が増加して、点欠陥が生じ、表示特性が劣化する。 この発明は上述の課題を解決するためになされたもの
で、表示特性が良好である液晶表示装置を提供すること
を目的とする。

【課題を解決するための手段】

この目的を達成するため、この発明においては、薄膜
トランジスタと画素電極と保持容量素子とを画素の構成
要素として含みかつ上記薄膜トランジスタを介して映像
信号線の電圧を上記画素電極に印加するアクティブ・マ
トリクス方式の液晶表示装置において、上記薄膜トラン
ジスタのゲート電極はアルミニウムからなりかつその上
面および側面はアルミニウムの酸化物からなる第１の絶
縁膜が設けられ、上記保持容量素子を構成する第１の電
極はアルミニウムからなりかつその上面および側面はア
ルミニウムの酸化物からなる第１の絶縁膜が設けられか
つ上記ゲート電極が形成される面上に該ゲート電極に対
し各々に形成される第１の絶縁膜が接しないように離間
して設けられ、上記画素電極は上記ゲート電極が形成さ
れる面の該ゲート電極の側面および上面を覆う第１の絶
縁膜と上記第１の電極の側面および上面を覆う第１の絶
縁膜とに挟まれた領域上に該第１の絶縁膜の夫々と離間
して形成され、上記第１の絶縁膜および該第１の絶縁膜
の各々と上記画素電極との間を覆うように窒化シリコン
からなる第２の絶縁膜が形成され、上記画素電極に接し
かつ上記第２の絶縁膜上に上記第１の電極と対向するよ
うに延びた上記保持容量素子を構成する第２の電極が形
成され、かつ上記映像信号線は上記第２の絶縁膜上にか
つ上記薄膜トランジスタの上記画素電極とは反対側に形
成されていることを特徴とする。 この場合、上記第２の電極を、上記映像信号線と同じ
材料で構成する。 また、上記第１の電極を、上記画素に隣接する別の画
素の上記ゲート電極と一体に形成する。

【作用】

この発明の液晶表示装置においては、画素電極と映像
信号線との間に第２の絶縁膜を形成するから、画素電極
と映像信号線とが短絡することがない。また、保持容量
素子の誘電体膜が第１の絶縁膜および第２の絶縁膜で構
成されているから、保持容量素子部で短絡することがな
い。

【実施例】

以下、この発明の構成について、アクティブ・マトリ
クス方式のカラー液晶表示装置にこの発明を適用した実
施例とともに説明する。 なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。 第１図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示装置の一画素とその周辺を示す平
面図、第2A図は第１図のII A−II A切断線における断面
と表示パネルのシール部付近の断面を示す図、第2B図は
第１図のII B−II B切断線における断面図である。ま
た、第３図（要部平面図）には第１図に示す画素を複数
配置したときの平面図を示す。 （画素配置） 第１図に示すように、各画素は隣接する２本の走査信
号線（ゲート信号線または水平信号線）GLと、隣接する
２本の映像信号線（ドレイン信号線または垂直信号線）
DLとの交差領域内（４本の信号線で囲まれた領域内）に
配置されている。各画素は薄膜トランジスタTFT、透明
画素電極ITO1および保持容量素子Caddを含む。走査信号
線GLは列方向に延在し、行方向に複数本配置されてい
る。映像信号線DLは行方向に延在し、列方向に複数本配
置されている。 （表示部断面全体構造） 第2A図に示すように、液晶LCを基準に下部透明ガラス
基板SUB1側には薄膜トランジスタTFTおよび透明画素電
極ITO1が形成され、上部透明ガラス基板SUB2側にはカラ
ーフィルタFIL、遮光用ブラックマトリクスパターンを
形成する遮光膜BMが形成されている。下部透明ガラス基
板SUB1はたとえば1.1［mm］程度の厚さで構成されてい
る。また、透明ガラス基板SUB1、SUB2の両面にはディッ
プ処理等によって形成された酸化シリコン膜SIOが設け
られている。このため、透明ガラス基板SUB1、SUB2の表
面に鋭い傷があったとしても、鋭い傷を酸化シリコン膜
SIOで覆うことができるので、走査信号線GL、カラーフ
ィルタFILが損傷するのを有効に防止することができ
る。 第2A図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板SUB1、SUB2の左側縁部分で外部引
出配線の存在する部分の断面を示しており、右側は透明
ガラス基板SUB1、SUB2の右側縁部分で外部引出配線の存
在しない部分の断面を示している。 第2A図の左側、右側のそれぞれに示すシール材SLは液
晶LCを封止するように構成されており、液晶封入口（図
示していない）を除く透明ガラス基板SUB1、SUB2の縁周
囲全体に沿って形成されている。シール材SLはたとえば
エポキシ樹脂で形成されている。 上部透明ガラス基板SUB2側の共通透明画素電極ITO2
は、少なくとも一個所において、銀ペースト材SILによ
って下部透明ガラス基板SUB1側に形成された外部引出配
線に接続されている。この外部引出配線はゲート電極G
T、ソース電極SD1、ドレイン電極SD2のそれぞれと同一
製造工程で形成される。 配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素
電極ITO2、保護膜PSV1、PSV2、絶縁膜GIのそれぞれの層
は、シール材SLの内側に形成される。偏光板POL1、POL2
はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基
板SUB2の外側の表面に形成されている。 液晶LCは液晶分子の向きを設定する下部配向膜ORI1と
上部配向膜ORI2との間に封入され、シール部SLによって
シールされている。 下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜
PSV1の上部に形成される。 上部透明ガラス基板SUB2の内側（液晶LC側）の表面に
は、遮光膜BM、カラーフィルタFIL、保護膜PSV2、共通
透明画素電極ITO2（COM）および上部配向膜ORI2が順次
積層して設けられている。 この液晶表示装置は下部透明ガラス基板SUB1側、上部
透明ガラス基板SUB2側のそれぞれの層を別々に形成し、
その後上下透明ガラス基板SUB1、SUB2を重ね合わせ、両
者間に液晶LCを封入することによって組み立てられる。 （薄膜トランジスタTFT） 薄膜トランジスタTFTは、ゲート電極GTに正のバイア
スを印加すると、ソース−ドレイン間のチャネル抵抗が
小さくなり、バイアスを零にすると、チャネル抵抗は大
きくなるように動作する。 各画素の薄膜トランジスタTFTは、画素内において２
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）TFT1およびTFT2で構成されている。薄膜ト
ランジスタTFT1、TFT2のそれぞれは実質的に同一サイズ
（チャネル長、チャネル幅が同じ）で構成されている。
この分割された薄膜トランジスタTFT1、TFT2のそれぞれ
は、主にゲート電極GT、ゲート絶縁膜GI、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Si）からなるｉ型半導体層AS、一対の
ソース電極SD1、ドレイン電極SD2で構成されている。な
お、ソース・ドレインは本来その間のバイアス極性によ
って決まり、この液晶表示装置の回路ではその極性は動
作中反転するので、ソース・ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明でも、便宜上一
方をソース、他方をドレインと固定して表現する。 （ゲート電極GT） ゲート電極GTは第４図（第１図の第２導電膜g2および
ｉ型半導体層ASのみを描いた平面図）に詳細に示すよう
に、走査信号線GLから垂直方向（第１図および第４図に
おいて上方向）に突出する形状で構成されている（Ｔ字
形状に分岐されている）。ゲート電極GTは薄膜トランジ
スタTFT1、TFT2のそれぞれの形成領域まで突出するよう
に構成されている。薄膜トランジスタTFT1、TFT2のそれ
ぞれのゲート電極GTは、一体に（共通ゲート電極とし
て）構成されており、走査信号線GLに連続して形成され
ている。ゲート電極GTは、単層の第２導電膜g2で構成す
る。第２導電膜g2はたとえばスパッタで形成されたアル
ミニウム膜を用い、1000〜5500［Å］程度の膜厚で形成
する。また、ゲート電極GT上にはアルミニウムの陽極酸
化膜AOFが設けられている。 このゲート電極GTは第１図、第2A図および第４図に示
されているように、ｉ型半導体層ASを完全に覆うよう
（下方からみて）それより大き目に形成される。したが
って、下部透明ガラス基板SUB1の下方に蛍光灯等のバッ
クライトBLを取り付けた場合、この不透明なアルミニウ
ムからなるゲート電極GTが影となって、ｉ型半導体層AS
にはバックライト光が当たらず、光照射による導電現象
すなわち薄膜トランジスタTFTのオフ特性劣化は起きに
くくなる。なお、ゲート電極GTの本来の大きさは、ソー
ス電極SD1とドレイン電極SD2との間をまたがるに最低限
必要な（ゲート電極GTとソース電極SD1、ドレイン電極S
D2との位置合わせ余裕分も含めて）幅を持ち、チャネル
幅Ｗを決めるその奥行き長さはソース電極SD1とドレイ
ン電極SD2との間の距離（チャネル長）Ｌとの比、すな
わち相互コンダクタンスgmを決定するファクタW/Lをい
くつにするかによって決められる。 この液晶表示装置におけるゲート電極GTの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 （走査信号線GL） 走査信号線GLは第２導電膜g2で構成されている。この
走査信号線GLの第２導電膜g2はゲート電極GTの第２導電
膜g2と同一製造工程で形成され、かつ一体に構成されて
いる。 （陽極酸化膜AOF） 陽極酸化膜（Al₂O₃）AOFは第２導電膜g2を陽極酸化す
ることによって形成されている。この陽極酸化膜AOFは
走査信号線GLの映像信号線DLとの交差部、ゲート電極GT
部、電極PL1部に設けられている。このため、薄膜トラ
ンジスタTFT部での電極間の短絡、配線交差部での信号
線間の短絡を防止することができ、しかも走査信号線GL
の一部にのみ陽極酸化膜AOFを設けているから、走査信
号線GLの配線抵抗を低く抑えることができる。また、Al
₂O₃の比誘電率は9.2であり、窒化シリコンの比誘電率は
6.7であるから、Al₂O₃の比誘電率は窒化シリコンの比誘
電率より30％高いので、薄膜トランジスタTFTの相互コ
ンダクタンスgmを約1.5倍向上することができ、しかも
保持容量素子Caddの面積を小さくすることができるた
め、開口率を向上することができる。さらに、従来のよ
うに窒化シリコン膜からなる２層の絶縁膜GI1、GI2を設
ける場合と相違して、高価なプラズマCVD装置を余分に
必要としないから、製造コストが高価となることはな
い。 （絶縁膜GI） 絶縁膜GIは薄膜トランジスタTFT1、TFT2のそれぞれの
ゲート絶縁膜として使用される。絶縁膜GIはゲート電極
GT、走査信号線GL、透明画素電極ITO1の上層に形成され
ている。絶縁膜GIはたとえばプラズマCVDで形成された
窒化シリコン膜を用いる。 つぎに、絶縁膜GIの膜厚、陽極酸化膜AOFの膜厚につ
いて説明する。第10図はゲート絶縁膜を陽極酸化膜AOF
および絶縁膜GIで構成した場合の、絶縁膜GIの膜厚、陽
極酸化膜AOFの膜厚と一般の絶縁膜GI（膜厚が0.3［μ
ｍ］）の相互コンダクタンスgmを１としたときの相互コ
ンダクタンスgmの増加比との関係を示すグラフである。
このグラフの斜線で示す領域となるように、絶縁膜GIの
膜厚、陽極酸化膜AOFの膜厚を定めれば、相互コンダク
タンスgmを改善することができる。一方、実際の作動状
態ではゲート電極GTとソース電極SD1、ドレイン電極SD2
との間に最大25Vの電圧が印加され、この３倍の75Vのス
クリーニングが行なわれる。そして、絶縁膜GIのない部
分、陽極酸化膜AOFのない部分があると考えなければな
らないから、絶縁膜GIの膜厚、陽極酸化膜AOFの膜厚そ
れぞれが75Vの電圧に耐えうる膜厚であることが必要で
ある。そして、75Vの電圧に耐えうる絶縁膜GIの膜厚は1
200［Å］であり、また75Vの電圧に耐えうる陽極酸化膜
AOFの膜厚は1100［Å］であり、これは陽極酸化電圧80V
に対応する。さらに、第11図は陽極酸化膜AOFのリーク
電流特性を示すグラフである。ところで、薄膜トランジ
スタTFTのオフ電流は約10^-8A/cm²であるから、リーク電
流は10^-8A/cm²以下でなければならない。そして、リー
ク電流が10^-8A/cm²以下となるのは、陽極酸化電圧が80V
以上のときである。この点からも陽極酸化膜AOFの膜厚
を1100［Å］以上にする必要がある。一方、陽極酸化電
圧が陽極酸化時のレジストの耐圧を越えると、レジスト
が破壊されるとともに、レジストの下の第２導電膜g2が
消失するから、陽極酸化電圧を高くすることは適当では
なく、陽極酸化電圧を150V（このときの陽極酸化膜AOF
膜厚は約2100［Å］）以下にすることが望ましい。以上
のことから、絶縁膜GIの膜厚を1200〜2200［Å］とし、
陽極酸化膜AOFの膜厚を1100〜2100［Å］とすること、
すなわち絶縁膜GIの膜厚、陽極酸化膜AOFの膜厚を第10
図の格子網目で示す領域内の値にするのが望ましい。 また、絶縁膜GIに開口部HOPが設けられており、開口
部HOPの端部を介して透明画素電極ITO1とソース電極SD1
とが接続されている。そして、開口部HOPを設けること
により、透明画素電極ITO1上の絶縁膜GIを実質的に除去
しているから、透明画素電極ITO1上に形成される絶縁膜
の膜厚が薄くなるので、液晶LCに作用する電圧を大きく
することができる。しかも、透明画素電極ITO1と映像信
号線DLとの間に絶縁膜GIが形成されているから、透明画
素電極ITO1と映像信号線DLとが短絡することがないの
で、点欠陥が生ずることがないため、表示特性が良好で
ある。 （ｉ型半導体層AS） ｉ型半導体層ASは、第４図に示すように、複数に分割
された薄膜トランジスタTFT1、TFT2のそれぞれのチャネ
ル形成領域として使用される。ｉ型半導体層ASは非晶質
シリコン膜または多結晶シリコン膜で形成し、200〜100
0［Å］程度の膜厚で形成する。 このｉ型半導体層ASは、供給ガスの成分を変えてSi₃N
₄からなるゲート絶縁膜として使用される絶縁膜GIの形
成に連続して、同じプラズマCVD装置で、しかもそのプ
ラズマCVD装置から外部に露出することなく形成され
る。また、オーミックコンタクト用のＰをドープしたN⁺
型半導体層d0（第2A図）も同様に連続して200〜500
［Å］の厚さに形成される。しかる後、下部透明ガラス
基板SUB1はCVD装置から外に取り出され、写真処理技術
によりN⁺型半導体層d0およびｉ型半導体層ASは第１図、
第2A図および第４図に示すように独立した島状にパター
ニングされる。 ｉ型半導体層ASは、第１図および第４図に詳細に示す
ように、走査信号線GLと映像信号線DLとの交差部（クロ
スオーバ部）の両者間にも設けられている。この交差部
のｉ型半導体層ASは交差部における走査信号線GLと映像
信号線DLとの短絡を低減するように構成されている。 （ソース電極SD1、ドレイン電極SD2） 複数に分割された薄膜トランジスタTFT1、TFT2のそれ
ぞれのソース電極SD1とドレイン電極SD2とは、第１図、
第2A図および第５図（第１図の第１〜第３導電膜d1〜d3
のみを描いた平面図）で詳細に示すように、ｉ型半導体
層AS上にそれぞれ離隔して設けられている。 ソース電極SD1、ドレイン電極SD2のそれぞれは、N⁺型
半導体層d0に接触する下層側から、第２導電膜d2、第３
導電膜d3を順次重ね合わせて構成されている。ソース電
極SD1の第２導電膜d2および第３導電膜d3は、ドレイン
電極SD2の第２導電膜d2および第３導電膜d3と同一製造
工程で形成される。 第２導電膜d2はスパッタで形成したクロム膜を用い、
500〜1000［Å］の膜厚（この液晶表示装置では、600
［Å］程度の膜厚）で形成する。クロム膜は膜厚を厚く
形成するとストレスが大きくなるので、2000［Å］程度
の膜厚を越えない範囲で形成する。クロム膜はN⁺型半導
体層d0との接触が良好である。クロム膜は後述する第３
導電膜d3のアルミニウムがN⁺型半導体層d0に拡散するこ
とを防止するいわゆるバリア層を構成する。第２導電膜
d2としては、クロム膜の他に高融点金属（Mo、Ti、Ta、
Ｗ）膜、高融点金属シリサイド（MoSi₂、TiSi₂、TaS
i₂、WSi₂）膜で形成してもよい。 第２導電膜d2を写真処理でパターニングした後、同じ
写真処理用マスクを用いて、あるいは第２導電膜d2をマ
スクとして、N⁺型半導体層d0が除去される。つまり、ｉ
型半導体層AS上に残っていたN⁺型半導体層d0は第２導電
膜d2以外の部分がセルフアラインで除去される。このと
き、N⁺型半導体層d0はその厚さ分は全て除去されるよう
エッチされるので、ｉ型半導体層ASも若干その表面部分
でエッチされるが、その程度はエッチ時間で制御すれば
よい。 しかる後、第３導電膜d3がアルミニウムの抵抗加熱蒸
着またはスパッタリングで3000〜8000［Å］の膜厚（こ
の液晶表示装置では、3500［Å］程度の膜厚）に形成さ
れる。アルミニウム膜はクロム膜に比べてストレスが小
さく、厚い膜厚に形成することが可能で、ソース電極SD
1、ドレイン電極SD2および映像信号線DLの抵抗値を低減
するように構成されている。 ソース電極SD1の第２導電膜d2、ドレイン電極SD2の第
２導電膜d2のそれぞれは、上層の第３導電膜d3に比べて
内側に（チャネル領域内に）大きく入り込んでいる。つ
まり、これらの部分における第２導電膜d2は第３導電膜
d3とは無関係に薄膜トランジスタTFTのチャネル長Ｌを
規定できるように構成されている。 ソース電極SD1は透明画素電極ITO1に接続されてい
る。ソース電極SD1は、ｉ型半導体層ASの段差形状（第
２導電膜g2の膜厚、N⁺型半導体層d0の膜厚およびｉ型半
導体層ASの膜厚を加算した膜厚に相当する段差）に沿っ
て構成されている。具体的には、ソース電極SD1は、ｉ
型半導体層ASの段差形状に沿って形成された第２導電膜
d2と、この第２導電膜d2の上部に形成した第３導電膜d3
とで構成されている。ソース電極SD1の第３導電膜d3は
第２導電膜d2のクロム膜がストレスの増大から厚く形成
できず、ｉ型半導体層ASの段差形状を乗り越えられない
ので、このｉ型半導体層ASを乗り越えるために構成され
ている。つまり、第３導電膜d3は厚く形成することでス
テップカバレッジを向上している。第３導電膜d3は厚く
形成できるので、ソース電極SD1の抵抗値（ドレイン電
極SD2や映像信号線DLについても同様）の低減に大きく
寄与している。 （透明画素電極ITO1） 透明画素電極ITO1は液晶表示部の画素電極の一方を構
成する。透明画素電極ITO1は絶縁膜GIに設けられた開口
部HOPを介してソース電極SD1に接続されている。 透明画素電極ITO1は第１導電膜d1によって構成されて
いる。この第１導電膜d1はスパッタリングで形成された
透明導電膜（Indium−Tin−Oxide ITO:ネサ膜）からな
り、1000〜2000［Å］の膜厚（この液晶表示装置では、
1200［Å］程度の膜厚）で形成される。 透明画素電極ITO1は薄膜トランジスタTFT1のソース電
極SD1および薄膜トランジスタTFT2のソース電極SD1に接
続されている。このため、薄膜トランジスタTFT1、TFT2
のうちの１つたとえば薄膜トランジスタTFT1に欠陥が発
生したときには、製造工程においてレーザ光等によっ
て、薄膜トランジスタTFT1と映像信号線DLとを切り離す
とともに、薄膜トランジスタTFT1と透明画素電極ITO1と
を切り離せば、点欠点、線欠陥にはならず、しかも２つ
の薄膜トランジスタTFT1、TFT2に同時に欠陥が発生する
ことはほとんどないから、点欠陥が発生する確率を極め
て小さくすることができる。 また、透明画素電極ITO1はゲート電極GTと陽極酸化膜
AOFで分離されており、しかも映像信号線DLとは絶縁膜G
Iで分離されているから、点欠陥が極めて少ないので、
表示特性が良好である。 さらに、透明画素電極ITO1がゲート電極GTと同一平面
に形成されているから、絶縁膜の数を少なくすることが
できるので、製造コストが安価である。 （保護膜PSV1） 薄膜トランジスタTFTおよび透明画素電極ITO1上には
保護膜PSV1が設けられている。保護膜PSV1は主に薄膜ト
ランジスタTFTを湿気等から保護するために形成されて
おり、透明性が高くしかも耐湿性の良いものを使用す
る。保護膜PSV1はたとえばプラズマCVD装置で形成した
酸化シリコン膜や窒化シリコン膜で形成されており、１
［μｍ］程度の膜厚で形成する。 （ゲート端子GTM） 第2D図に示すように、ゲート端子GTMは第１導電膜g1
と第１導電膜d1とで構成されている。 第１導電膜g1はたとえばスパッタで形成されたクロム
（Cr）膜を用い、1000［Å］程度の膜厚で形成する。 （遮光膜BM） 上部透明ガラス基板SUB2側には、外部光（第2A図では
上方からの光）がチャネル形成領域として使用されるｉ
型半導体層ASに入射されないように、遮光膜BMが設けら
れ、遮光膜BMは第６図のハッチングに示すようなパター
ンとされている。なお、第６図は第１図におけるITO膜
からなる第１導電膜d1、カラーフィルタFILおよび遮光
膜BMのみを描いた平面図である。遮光膜BMは光に対する
遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形
成されており、この液晶表示装置ではクロム膜がスパッ
タリングで1300［Å］程度の膜厚に形成される。 したがって、薄膜トランジスタTFT1、TFT2のｉ型半導
体層ASは上下にある遮光膜BMおよび大き目のゲート電極
GTによってサンドイッチにされ、その部分は外部の自然
光やバックライト光が当たらなくなる。遮光膜BMは第６
図のハッチング部分で示すように、画素の周囲に形成さ
れ、つまり遮光膜BMは格子状に形成され（ブラックマト
リクス）、この格子で１画素の有効表示領域が仕切られ
ている。したがって、各画素の輪郭が遮光膜BMによって
はっきりとし、コントラストが向上する。つまり、遮光
膜BMはｉ型半導体層ASに対する遮光とブラックマトリク
スとの２つの機能をもつ。 また、透明画素電極ITO1のラビング方向の根本側のエ
ッジ部に対向する部分（第１図右下部分）が遮光膜BMに
よって遮光されているから、上記部分にドメインが発生
したとしても、ドメインが見えないので、表示特性が劣
化することはない。 なお、バックライトを上部透明ガラス基板SUB2側に取
り付け、下部透明ガラス基板SUB1を観察側（外部露出
側）とすることもできる。 （共通透明画素電極ITO2） 共通透明画素電極ITO2は、下部透明ガラス基板SUB1側
に画素ごとに設けられた透明画素電極ITO1に対向し、液
晶LCの光学的な状態は各画素電極ITO1と共通透明画素電
極ITO2との間の電位差（電界）に応答して変化する。こ
の共通透明画素電極ITO2にはコモン電圧Vcomが印加され
るように構成されている。コモン電圧Vcomは映像信号線
DLに印加されるロウレベルの駆動電圧Vdminとハイレベ
ルの駆動電圧Vdmaxとの中間電位である。 （カラーフィルタFIL） カラーフィルタFILはアクリル樹脂等の樹脂材料で形
成される染色基材に染料を着色して構成されている。カ
ラーフィルタFILは画素に対向する位置にストライプ状
に形成され（第７図）、染め分けられている（第７図は
第３図の第１導電膜d1、遮光膜BMおよびカラーフィルタ
FILのみを描いたもので、Ｂ、Ｒ、Ｇの各カラーフィル
ターFILはそれぞれ、45゜、135゜、クロスのハッチを施
してある）。カラーフィルタFILは第６図に示すように
透明画素電極ITO1の全てを覆うように大き目に形成さ
れ、遮光膜BMはカラーフィルタFILおよび透明画素電極I
TO1のエッジ部分と重なるよう透明画素電極ITO1の周縁
部より内側に形成されている。 カラーフィルタFILは次のように形成することができ
る。まず、上部透明ガラス基板SUB2の表面に染色基材を
形成し、フォトリソグラフィ技術で赤色フィルタ形成領
域以外の染色基材を除去する。この後、染色基材を赤色
染料で染め、固着処理を施し、赤色フィルタＲを形成す
る。つぎに、同様な工程を施すことによって、緑色フィ
ルタＧ、青色フィルタＢを順次形成する。 （保護膜PSV2） 保護膜PSV2はカラーフィルタFILを異なる色に染め分
けた染料が液晶LCに漏れることを防止するために設けら
れている。保護膜PSV2はたとえばアクリル樹脂、エポキ
シ樹脂等の透明樹脂材料で形成されている。 （表示装置全体等価回路） 表示マトリクス部の等価回路とその周辺回路の結線図
を第８図に示す。同図は回路図ではあるが、実際の幾何
学的配置に対応して描かれている。ARは複数の画素を二
次元状に配列したマトリクス・アレイである。 図中、Ｘは映像信号線DLを意味し、添字Ｇ、Ｂおよび
Ｒがそれぞれ緑、青および赤画素に対応して付加されて
いる。Ｙは走査信号線GLを意味し、添字1,2,3,…,endは
走査タイミングの順序に従って付加されている。 映像信号線Ｘ（添字省略）は交互に上側（または奇
数）映像信号駆動回路He、下側（または偶数）映像信号
駆動回路Hoに接続されている。 SUPは１つの電圧源から複数の分圧した安定化された
電圧源を得るための電源回路やホスト（上位演算処理装
置）からのCRT（陰極線管）用の情報をTFT液晶表示装置
用の情報に交換する回路を含む回路である。 （保持容量素子Caddの構造） 透明画素電極ITO1の薄膜トランジスタTFTと接続され
る端部と反対側の端部に第２、第３導電膜d2、d3が接続
されており、この第２、第３導電膜d2、d3が隣りの走査
信号線GLと重なるように形成されている。この重ね合わ
せは、第2B図からも明らかなように、第２、第３導電膜
d2、d3を一方の電極PL2とし、隣りの走査信号線GLを他
方の電極PL1とする保持容量素子（静電容量素子）Cadd
を構成する。この保持容量素子Caddの誘電体膜は、陽極
酸化膜AOFおよび絶縁膜GIで構成されている。このた
め、電極PL1と電極PL2とが短絡することがないから、点
欠陥が生ずることがないので、表示特性が良好である。 保持容量素子Caddは、第４図からも明らかなように、
走査信号線GLの第２導電膜g2の幅を広げた部分に形成さ
れている。なお、映像信号線DLと交差する部分の第２導
電膜g2は映像信号線DLとの短絡の確率を小さくするため
細くされている。 （保持容量素子Caddの等価回路とその動作） 第１図に示される画素の等価回路を第９図に示す。第
９図において、Cgsは薄膜トランジスタTFTのゲート電極
GTとソース電極SD1との間に形成される寄生容量であ
る。寄生容量Cgsの誘電体膜は陽極酸化膜AFOおよび絶縁
膜GIである。Cpixは透明画素電極ITO1（PIX）と共通透
明画素電極ITO2（COM）との間に形成される液晶容量で
ある。液晶容量Cpixの誘電体膜は液晶LC、絶縁膜GI、保
護膜PSV1および配向膜ORI1、ORI2である。Vlcは中点電
位である。 保持容量素子Caddは、薄膜トランジスタTFTがスイッ
チングするとき、中点電位（画素電極電位）Vlcに対す
るゲート電位変化ΔVgの影響を低減するように働く。こ
の様子を式で表すと、次式のようになる。 ΔVlc＝｛Cgs/（Cgs＋Cadd＋Cpix）｝×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わ
す。この変化分ΔVlcは液晶LCに加わる直流成分の原因
となるが、保持容量Caddを大きくすればする程、その値
を小さくすることができる。また、保持容量素子Caddは
放電時間を長くする作用もあり、薄膜トランジスタTFT
がオフした後の映像情報を長く蓄積する。液晶LCに印加
される直流成分の低減は、液晶LCの寿命を向上し、液晶
表示画面の切り替え時に前の画像が残るいわゆる焼き付
きを低減することができる。 前述したように、ゲート電極GTはｉ型半導体層ASを完
全に覆うよう大きくされている分、ソース電極SD1、ド
レイン電極SD2とのオーバラップ面積が増え、したがっ
て寄生容量Cgsが大きくなり、中点電位Vlcはゲート（走
査）信号Vgの影響を受け易くなるという逆効果が生じ
る。しかし、保持容量素子Caddを設けることによりこの
デメリットも解消することができる。 保持容量素子Caddの保持容量は、画素の書込特性か
ら、液晶容量Cpixに対して４〜８倍（４・Cpix＜Cadd＜
８・Cpix）、寄生容量Cgsに対して８〜32倍（８・Cgs＜
Cadd＜32・Cgs）程度の値に設定する。 （保持容量素子Cadd電極線の結線方法） 保持容量電極線としてのみ使用される初段の走査信号
線GL（Y₀）は、第８図に示すように、共通透明画素電極
ITO2（Vcom）に接続する。共通透明画素電極ITO2は、第
2A図に示すように、液晶表示装置の周縁部において銀ペ
ースト材SLによって外部引出配線に接続されている。し
かも、この外部引出配線の一部の導電膜（g1およびg2）
はゲート端子GTM、走査信号線GLと同一製造工程で構成
されている。この結果、最終段の保持容量電極線GLは、
共通透明画素電極ITO2に簡単に接続することができる。 初段の保持容量電極線Y₀は最終段の走査信号線Yendに
接続し、Vcom以外の直流電位点（交流接地点）に接続す
るかまたは垂直走路回路Ｖから１つ余分に走査パルスY₀
を受けるように接続してもよい。 つぎに、第１図等に示した液晶表示装置の製造方法に
ついて説明する。まず、7059ガラス（商品名）からなる
下部透明ガラス基板SUB1の両面に酸化シリコン膜SIOを
ディップ処理により設けたのち、500℃、60分間のベー
クを行なう。つぎに、下部透明ガラス基板SUB1上に膜厚
が1100［Å］のクロムからなる第１導電膜g1をスパッタ
リングにより設ける。つぎに、エッチング液として硝酸
第２セリウムアンモニウム溶液を使用した写真蝕刻技術
で第１導電膜g1を選択的にエッチングすることによっ
て、第12図に示すように、ゲート端子GTMおよびドレイ
ン端子DTMを形成するとともに、ゲート端子GTMを接続す
る陽極酸化給電線ASL、陽極酸化給電線ASLに接続された
パッドPADを形成する。つぎに、レジストを剥離液S502
（商品名）で除去したのち、O₂アッシャーを１分間行な
う。つぎに、膜厚が2600［Å］のアルミニウムからなる
第２導電膜g2をスパッタリングにより設ける。つぎに、
エッチング液としてリン酸と硝酸と酢酸との混酸を使用
した写真蝕刻技術で第２導電膜g2を選択的にエッチング
することにより、走査信号線GL、ゲート電極GTおよび保
持容量素子Caddの電極PL1を形成する。この場合、第２
導電膜g2の第１導電膜g1との重ね合わせ部をくし形にす
るとともに、上記重ね合わせ部の近傍を線幅が10［μ
ｍ］以下のストライプ状にする。つぎに、ドライエッチ
ング装置にSF₆ガスを導入して、シリコン等の残渣を除
去したのち、レジストを除去する。つぎに、厚さ３［μ
ｍ］のレジストを塗布し、ホトエッチングプロセスによ
り走査信号線GLの映像信号線DLとの交差部、ゲート電極
GT部、電極PL1部のレジストを除去する。つぎに、３％
酒石酸溶液をアンモニアで中和し、エチレングリコール
もしくはプロピレングリコールで1:9に稀釈し、Ph7±0.
5に調整した陽極酸化液に浸し、パッドPADに陽極酸化電
圧を印加することにより、第２導電膜g2を陽極酸化し
て、陽極酸化膜AOFを設ける。この場合、最初は電流密
度が0.5〜10mA/cm²となるように電圧を０から徐々に＋1
20Vまで昇圧し（定電流酸化）、＋120Vになったらその
ままその電圧を保持する（定電圧酸化）。すると、約30
分で約1100［Å］の第２導電膜g2が酸化され、約1700
［Å］の陽極酸化膜AOFが得られる。つぎに、レジスト
を除去したのち、大気中または真空中で200〜400℃で60
分間加熱する。つぎに、膜厚が1000［Å］のITO膜から
なる第１導電膜d1をスパッタリングにより設ける。つぎ
に、エッチング液として塩酸と硝酸との混酸を使用した
写真蝕刻技術で第１導電膜d1を選択的にエッチングする
ことにより、透明画素電極ITO1およびゲート端子GTM、
ドレイン端子DTMの最上層を形成する。つぎに、プラズ
マCVD装置にアンモニアガス、シランガス、窒素ガスを
導入して、膜厚が1200〜2000［Å］の窒化シリコン層
（GI）を設け、プラズマCVD装置にシランガス、水素ガ
スを導入して、膜厚が200〜1000［Å」のｉ型非晶質シ
リコン層（AS）を設けたのち、プラズマCVD装置に水素
ガス、ホスフィンガスを導入して、膜厚が200〜500
［Å］のＰを0.6〜2.5％ドープしたN⁺型シリコン層（d
0）膜を設ける。つぎに、ドライエッチングガスとしてS
F₆、CCl₄を使用した写真蝕刻技術でN⁺型シリコン層（d
0）、ｉ型非晶質シリコン層（AS）を選択的にエッチン
グすることにより、ｉ型半導体層ASを形成する。つぎ
に、レジストを除去したのち、ドライエッチングガスと
してSF₆を使用した写真蝕刻技術で、窒化シリコン層（G
I）を選択的にエッチングすることによって、絶縁膜GI
を形成するとともに、開口部HOPを設ける。つぎに、レ
ジストを除去したのち、膜厚が500〜1000［Å］のクロ
ムからなる第２導電膜d2をスパッタリングにより設け
る。つぎに、写真蝕刻技術で第２導電膜d2を選択的にエ
ッチングすることにより、映像信号線DL、ソース電極SD
1、ドレイン電極SD2、電極PL2の第１層を形成するとと
もに、ドレイン電極DTMを接続しかつ第１図に示す陽極
酸化給電線ASLと接続された静電破壊防止線（図示せ
ず）を形成する。つぎに、レジストを除去する前に、ド
ライエッチング装置にCCl₄、SF₆を導入して、N⁺型シリ
コン層（d0）を選択的にエッチングすることにより、N⁺
型半導体層d0を形成する。つぎに、レジストを除去した
のち、O₂アッシャーを１分間行なう。つぎに、膜厚が30
00〜8000［Å］のアルミニウムからなる第３導電膜d3を
抵抗加熱蒸着またはスパッタリングにより設ける。つぎ
に、写真蝕刻技術で第３導電膜d3を選択的にエッチング
することにより、映像信号線DL、ソース電極SD1、ドレ
イン電極SD2、電極PL2の第２層を形成する。つぎに、レ
ジストを除去したのち、O₂アッシャーを１分間行なう。
つぎに、レジストを除去したのち、プラズマCVD装置に
アンモニアガス、シランガス、窒素ガスを導入して、膜
厚が１［μｍ］の窒化シリコン層（PSV1）を設ける。つ
ぎに、ドライエッチングガスとしてSF₆を使用した写真
蝕刻技術で窒化シリコン層（PSV1）を選択的にエッチン
グすることによって、保護膜PSV1を形成する。 この液晶表示装置の製造方法においては、第２導電膜
g2の第１導電膜g1との重ね合わせ部をくし形にするとと
もに、上記重ね合わせ部の近傍を線幅が10［μｍ］以下
のストライプ状にするから、ホイスカが発生するのを防
止することができる。すなわち、発明者等の実験によれ
ば、アルミニウム膜の線幅が70［μｍ］のときのホイス
カ密度は4.9×10^-6個/cm²であり、アルミニウム膜の線
幅が25［μｍ］のときのホイスカ密度は3.6×10^-6個/cm
²であり、アルミニウム膜の線幅が10［μｍ］のときの
ホイスカ密度は０個/cm²であった。また、陽極酸化膜AO
Fを設けたのち、200〜400℃で60分間加熱するから、第1
3図からも明らかなように、陽極酸化膜AOFのリーク電流
を１桁以上減少することができる。なお、熱処理温度を
400℃より高くすると、第２導電膜g2が剥離することが
あるから、熱処理温度を400℃以下にするのが望まし
い。 以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、この発明は、前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
において種々変更可能であることは勿論である。 たとえば、上述実施例においては、透明画素電極ITO1
をITO膜からなる第１導電膜d1によって構成したが、反
射型の場合には画素電極を金属膜で構成してもよい。ま
た、上述実施例においては、第３導電膜d3としてアルミ
ニウム膜を用いたが、シリコンまたはパラジウムを含ん
だアルミニウム膜を用いてもよい。さらに、上述実施例
においては、隣接した走査信号線GLとの間で保持容量素
子Caddを形成したが、自段の走査信号線GLとの間で保持
容量素子を形成してもよい。また、上述実施例において
は、絶縁膜GIに開口部HOPを設けたが、絶縁膜GIにスル
ーホールを設け、そのスルーホールを介して透明画素電
極ITO1とソース電極SD1、電極PL2とを接続してもよい。
さらに、窒化シリコン膜からなる絶縁膜GIに開口部HOP
を形成するときに、開口部HOPの周囲部にｉ型非晶質シ
リコン層（AS）、N⁺型シリコン層（d0）からなる孤立パ
ターンを形成すれば、開口部HOPの端面が傾斜面となる
ので、透明画素電極ITO1とソース電極SD1とを開口部HOP
を介して確実に接続することができる。

【発明の効果】

以上説明したように、この発明に係る液晶表示装置に
おいては、画素電極と映像信号線との間に第２の絶縁膜
を形成するから、画素電極と映像信号線とが短絡するこ
とがないので、点欠陥が生ずることがないため、表示特
性が良好である。また、保持容量素子の誘電体膜が第１
の絶縁膜および第２の絶縁膜で構成されているから、保
持容量素子部で短絡することがないので、点欠陥が生ず
ることがないため、表示特性が良好である。このよう
に、この発明の効果は顕著である。

【図面の簡単な説明】

第１図はこの発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素を示
す要部平面図、第2A図は第１図のII A−II A切断線で切
った部分とシール部周辺部の断面図、第2B図は第１図の
II B−II B切断線における断面図、第2C図は第１図に示
す液晶表示装置のゲート端子部を示す断面図、第３図は
第１図に示す画素を複数配置した液晶表示部の要部平面
図、第４図〜第６図は第１図に示す画素の所定の層のみ
を描いた平面図、第７図は第３図に示す画素電極層、遮
光膜およびカラーフィルタ層のみを描いた要部平面図、
第８図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、第９図は第１図
に示す画素の等価回路図、第10図は絶縁膜の膜厚、陽極
酸化膜の膜厚と相互コンダクタンスgmの増加比との関係
を示すグラフ、第11図は陽極酸化膜のリーク電流特性を
示すグラフ、第12図は第１図等に示した液晶表示装置の
製造方法の説明図、第13図は熱処理温度とリーク電流と
の関係を示すグラフ、第14図、第15図はそれぞれ従来の
液晶表示装置の一部を示す断面図である。 SUB……透明ガラス基板 GL……走査信号線 DL……映像信号線 GI……絶縁膜 GT……ゲート電極 AS……ｉ型半導体層 SD……ソース電極またはドレイン電極 PSV……保護膜 BM……遮光膜 LC……液晶 TFT……薄膜トランジスタ ITO……透明画素電極 ｇ、ｄ……導電膜 Cadd……保持容量素子 Cgs……寄生容量 Cpix……液晶容量 AOF……陽極酸化膜 HOP……開口部

フロントページの続き (72)発明者 谷口 秀明 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 山本 英明 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松丸 治男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 平１−267618（ＪＰ，Ａ) 特開 平１−274116（ＪＰ，Ａ) 特開 平２−85826（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/136

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】薄膜トランジスタと画素電極と保持容量素
   子とを画素の構成要素として含みかつ上記薄膜トランジ
   スタを介して映像信号線の電圧を上記画素電極に印加す
   るアクティブ・マトリクス方式の液晶表示装置におい
   て、 上記薄膜トランジスタのゲート電極はアルミニウムから
   なりかつその上面および側面はアルミニウムの酸化物か
   らなる第１の絶縁膜が設けられ、 上記保持容量素子を構成する第１の電極はアルミニウム
   からなりかつその上面および側面はアルミニウムの酸化
   物からなる第１の絶縁膜が設けられかつ上記ゲート電極
   が形成される面上に該ゲート電極に対し各々に形成され
   る第１の絶縁膜が接しないように離間して設けられ、 上記画素電極は上記ゲート電極が形成される面の該ゲー
   ト電極の側面および上面を覆う第１の絶縁膜と上記第１
   の電極の側面および上面を覆う第１の絶縁膜とに挟まれ
   た領域上に該第１の絶縁膜の夫々と離間して形成され、 上記第１の絶縁膜および該第１の絶縁膜の各々と上記画
   素電極との間を覆うように窒化シリコンからなる第２の
   絶縁膜が形成され、 上記画素電極に接しかつ上記第２の絶縁膜上に上記第１
   の電極と対向するように延びた上記保持容量素子を構成
   する第２の電極が形成され、かつ 上記映像信号線は上記第２の絶縁膜上にかつ上記薄膜ト
   ランジスタの上記画素電極とは反対側に形成されている ことを特徴とする液晶表示装置。
2. 【請求項２】上記第２の電極は、上記映像信号線と同じ
   材料で構成されていることを特徴とする特許請求の範囲
   第１項に記載の液晶表示装置。
3. 【請求項３】上記第１の電極は、上記画素に隣接する別
   の画素の上記ゲート電極と一体に形成されていることを
   特徴とする特許請求の範囲第１項に記載の液晶表示装
   置。