JP2741886B2

JP2741886B2 - 液晶表示装置

Info

Publication number: JP2741886B2
Application number: JP1053858A
Authority: JP
Inventors: 彰石井; 善樹渡辺
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-03-08
Filing date: 1989-03-08
Publication date: 1998-04-22
Anticipated expiration: 2013-04-22
Also published as: JPH02234122A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、液晶表示装置に係り、特に、薄膜トランジ
スタ（TFT）と画素電極とを画素の一構成要素とするア
クティブ・マトリックス方式の液晶表示装置に適用して
有効な技術に関するものである。

〔従来の技術〕

アクティブ・マトリックス方式のカラー液晶表示装置
は、マトリックス状に複数の画素が配置された液晶表示
部（液晶表示パネル）を有している。液晶表示部の各画
素は、隣接する２本の走査信号線（ゲート信号線または
水平信号線とも称す）と隣接する２本の映像信号線（ド
レイン信号線または垂直信号線とも称す）との交差領域
内に配置されている。走査信号線は、列方向（水平方
向）に延在し、行方向（垂直方向）に複数本配置されて
いる。一方、映像信号線は、走査信号線と交差する行方
向に延在し、列方向に複数本配置されている。

液晶表示部は、第１の透明ガラス基板（下部透明ガラ
ス基板）状に薄膜トランジスタおよび透明画素電極、薄
膜トランジスタの保護膜、液晶分子の向きを設定するた
めの配向膜が順次設けられた第１の基板（下部基板）
と、第２の透明ガラス基板（上部透明ガラス基板）上に
カラーフィルタ、カラーフィルタの保護膜、共通透明画
素電極、配向膜が順次設けられた第２の基板（上部基
板）と、両基板の各配向膜の間に封入された液晶と、液
晶封入口を除く第１および第２の基板の周囲の縁部全体
に沿って設けられた液晶の封止部材（シール材）とによ
って構成されている。

液晶表示部は、上記第１の基板と、上記第２の基板と
を別々に作製し、両基板の互いの配向膜が向き合うよう
に、両基板間に複数の小さな球状あるいは円筒状のスペ
ーサ材を介在させることにより所定の間隔を置いて重ね
合わせ、両基板間に液晶封入口から液晶を封入し、基板
の周囲の縁部に設けられるシール材によって封止するこ
とによって組み立てられる。なお、第１の基板側にはバ
ックライトが配置される。この場合は、第２の基板が表
示画面側となる。または第２の基板側にバックライトを
配置してもよく、この場合は、第１の基板側が表示画面
側となる。

上記のように、画素は、主として、液晶、この液晶を
介在させて配置された透明画素電極および共通透明画素
電極、薄膜トランジスタ、カラーフィルタで構成されて
いる。透明画素電極、薄膜トランジスタ、カラーフィル
タのそれぞれは、画素ごとに設けられている。また、薄
膜トランジスタのソース電極、ドレイン電極のうち一方
の電極は、透明画素電極に接続され、もう一方の電極
は、映像信号線に接続され、かつ、ゲート電極は、走査
信号線に接続されている。カラーフィルタは、アクリル
樹脂等の樹脂材料で形成される染色基材に染色を着色し
て構成され、画素に対向する位置に各画素毎に構成さ
れ、染め分けられている。すなわち、カラーフィルタ
は、画素と同様に、隣接する２本の走査信号線と隣接す
る２本の映像信号線との交差領域内に構成されている。

また、第２の透明ガラス基板側から侵入する光が薄膜
トランジスタに照射されると、該薄膜トランジスタがオ
ンしてしまう問題を避けるために、走行信号線、映像信
号線、薄膜トランジスタに対応する部分の第２の透明ガ
ラス基板上に、例えば、クロム等から成る遮光用金属膜
（ブラックマトリックス）が設けられている。これによ
り第２の透明ガラス基板側からの光が薄膜トランジスタ
に当たるのを防止することができるとともに、第１の透
明ガラス基板側からの光をこの遮光用金属膜でさえぎる
ことにより画素の輪郭が明確になるので、液晶表示のコ
ントラストを向上させることができる。

上述のように、液晶表示装置の第１および第２の透明
ガラス基板の周囲の縁部には、上述のように液晶封止用
のシール材が設けられている。シール材は例えば、エポ
キシ樹脂等で形成されるので、光が透過する。バックラ
イトの光がシール部を透過すると、表示画面側に光が漏
れ、画質が悪くなる（見にくくなる）問題がある。そこ
で、走査信号線、映像信号線、薄膜トランジスタに対応
する部分の第２の透明ガラス基板上に遮光用金属膜（ブ
ラックマトリックス）を設けたのと同様に、シール材が
設けられた箇所においても、シール材は光を透過するの
で、シール部に遮光膜を設けてバックライトの光をさえ
ぎる必要がある。

このシール部の遮光に関する２つの従来技術について
説明する。

まず、第１の従来例においては、シール部の遮光を行
なうための膜として、第２の透明ガラス基板上に設けら
れたカラーフィルタを用いている。カラーフィルタは上
述のように、赤、緑、青の３色設けるが、遮光用金属膜
としては明度が低いので遮光効果の高い青色フィルタを
用いている。すなわち、第２の透明ガラス基板上に青色
フィルタを設けるときに、シール部（すなわち、第２の
透明ガラス基板の周囲の縁部と該基板とシール材との
間）にも青色フィルタを残存させる。なお、青色フィル
タではなく、赤、緑、青の３色の染料で染めたフィル
タ、あるいは黒色染料で染めた黒色フィルタ等を用いて
もよい。

第２の従来例においては、シール部の遮光を行なうた
めの膜として、上述のクロム等から成る遮光用金属膜
（ブラックマトリックス）を用いている。すなわち、第
２の透明ガラス基板上に遮光用金属膜を設けるときに、
シール部にも遮光用金属膜を設ける。

〔発明が解決しようとする課題〕

上記第１および第２の従来例においては、次のような
問題がある。

まず、上記第１の従来例のように、シール部の遮光を
行なうための膜としてカラーフィルタを用いる場合は、
カラーフィルタと透明ガラス基板との密着性が非常に悪
いので、製造工程において外部から加わるストレスによ
り、あるいは信頼性試験において第１の基板と第２の基
板とが剥がれてしまい、歩留りや信頼性が悪いという問
題があった。

また、上記第２の従来例のように、シール部の遮光を
行なうための膜として、クロム等から成る遮光用金属膜
（ブラックマトリックス）を用いる場合は、該金属膜の
端部が基板端部側に露出して存在するので、装置使用時
に水分がこの露出した金属膜端部に付着すると、シール
部近傍には配線（画素電極）が存在するため、電気的に
短絡（ショート）したり、あるいは水分の付着により電
気分解が起こり、電食や配線断線等の原因となり、さら
に電食が進むと、シール部がはがれてしまうため、信頼
性が悪いという問題があった。

本発明の目的は、シール部の剥がれや、ショート、電
食、断線を防止し、歩留りや信頼性を向上させることが
できる液晶表示装置を提供することにある。

〔課題を解決するための手段〕

上記の目的を達成するために、本発明の液晶表示装置
は、シール材と透明ガラス基板との間には少なくとも遮
光用金属膜が該基板と接して設けられ、かつ、上記金属
膜の外側端部が少なくとも上記カラーフィルタで覆われ
ていることを特徴とする。

なお、上記金属膜上（すなわち、該金属膜とシール材
との間）、および上記金属膜の外側端部を覆うカラーフ
ィルタ上には保護膜を残存させておいてもよい。

第１図（Ａ）は、本発明の液晶表示装置の構成の一例
を示す要部概略断面図、第１図（Ｂ）は、本発明の液晶
表示装置の構成の一例を説明するための液晶表示部の概
略平面図である。

第１図（Ａ）、（Ｂ）において、SUB1は第１の透明ガ
ラス基板、SUB2は第２の透明ガラス基板、FILはカラー
フィルタ、Ｒは赤色フィルタ、Ｇは縁色フィルタ、Ｂは
青色フィルタ、PSVはカラーフィルタを保護するための
保護膜、ITOは画素電極、LCは液晶、SLはシール材、MF
は遮光用金属膜、Ｅは金属膜MFの外側端部、SEは液晶封
入口（第１図（Ｂ））である。なお、この図において、
本発明に直接関係のない部分、例えば、配向膜等は図示
省略してある。

第１の透明ガラス基板SUB1と第２の透明ガラス基板SU
B2とは所定の間隔を置いて重ね合わせられ、両基板の間
には液晶LCが封入され、液晶LCは両基板の周囲の縁部
（第１図（Ｂ）参照）に設けられたシール材SLによって
封止され、シール材SLと第２の透明ガラス基板SUB2との
間には金属膜MFが該基板と接して設けられ、金属膜MFの
上に保護膜PSVが設けられ、かつ、金属膜MFの外側端部
ＥはカラーフィルタFILの青色フィルタＢおよび保護膜P
SVで覆われている。

〔作用〕

本発明の液晶表示装置では、透明ガラス基板とシール
材との間に、該透明ガラス基板と接触する金属膜を設け
てシール部の遮光を行なう。金属膜とガラス基板との密
着性は良いので、従来生じたようなシール部の剥がれ
（第２の透明ガラス基板とシール材との剥離）を防止す
ることができる。なお、金属膜の材料は、ガラス基板と
の密着性が良いように無機金属を用いるのが望ましい。

また、上記金属膜の外側端部はカラーフィルタによっ
て覆われているので、金属膜への水分の付着に起因する
ショート、電食、断線を防止することができる。なお、
カラーフィルタ用の保護膜で金属膜の外側端部を覆う場
合を考えると、該保護膜は非常に薄く、付着水分による
悪影響防止効果が十分でないので、厚さの厚いカラーフ
ィルタで金属膜の外側端部を覆うことによって付着水分
による悪影響を効果的に防止することができる。金属膜
の外側端部を覆うカラーフィルタとしてはシール部端部
の遮光効果が高いように明度の一番低い青色フィルタを
用いるのが望ましい。カラーフィルタの厚さは赤色フィ
ルタ、緑色フィルタ、青色フィルタの順に厚くなる。こ
れは赤色、縁色、青色の順で染料の分子が大きいためで
ある。厚さの一番厚い青色フィルタを用いることによ
り、金属膜の外側端部を覆って保護する効果を大きくす
ることができる。このように、金属膜の外側端部を覆う
カラーフィルタとしては、遮光効果の点から明度が低
く、また金属膜の保護の点から厚さの比較的厚いものが
望ましく、これらの点から青色フィルタを用いるのが望
ましいが、その他の色のフィルタや黒色フィルタを用い
てもよい。

さらに、本発明の遮光膜である金属膜は、従来の遮光
膜であるカラーフィルタより厚さを薄く設けることがで
きるのて、基板間ギャップの制御がしやすい。

〔実施例〕

第２図は、本発明を適用すべきアクティブ・マトリッ
クス方式のカラー液晶表示装置の液晶表示部の一画素の
要部平面図、第３図は、第２図のII−II切断線で切った
部分とシール部周辺部の断面図、第４図は、第２図に示
す画素を複数配置した液晶表示部の要部平面図である。

本実施例の液晶表示装置は、第３図に示すように、シ
ール材SLと透明ガラス基板SUB2との間に、例えばスパッ
タ法により形成されたCr等から成る遮光用金属膜MFが該
基板SUB2と接して設けられ、その上に保護膜PSV2が設け
られ、かつ、この金属膜MFの外側端部がカラーフィルタ
FILの青色フィルタＢおよび保護膜PSV2で覆われてい
る。

このように、本実施例の液晶表示装置では、透明ガラ
ス基板SUB2とシール材SLとの間に、該透明ガラス基板SU
B2と接触する金属膜MFを設けてシール部の遮光を行な
う。金属膜とガラス基板との密着性は良いので、従来生
じたようなシール部の剥がれ（第２の透明ガラス基板SU
B2とシール材SLとの剥離）を防止することができる。

また、金属膜MFの外側端部はカラーフィルタFILによ
って覆われているので、金属膜への水分の付着に起因す
るショート、電食、断線等を防止することができる。な
お、保護膜PSV2は非常に薄く、付着水分による悪影響防
止効果が十分でないので、厚さの厚いカラーフィルタFI
Lで金属膜MFの外側端部を覆うことによって付着水分に
よる悪影響を効果的に防止することができる。本実施例
では、金属膜MFの外側端部を覆うカラーフィルタFILと
して青色フィルタＢを用いている。カラーフィルタの厚
さは赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢ
の順に厚くなる。これは赤色、緑色、青色の順で染料の
分子が大きいためである。本実施例では、厚さの一番厚
い青色フィルタＢを用いているので、金属膜MFの外側端
部を覆って保護する効果が大きい。また、青色フィルタ
Ｂは明度が３色の中で一番低いので、シール部端部の遮
光の面でも望ましい。

さらに、遮光膜である金属膜MFは、従来の遮光膜であ
るカラーフィルタより厚さを薄く設けることができるの
で、基板間ギャップ（SUB1とSUB2との間のギャップ）の
制御がしやすい。

第３図に示すように、下部透明ガラス基板SUB1の内側
（液晶側）の表面上に、薄膜トランジスタTFTおよび透
明画素電極ITOが設けられている。下部透明ガラス基板S
UB1は例えば1.1mm程度の厚さで構成されている。

第４図に示すように、各画素は、隣接する２本の走査
信号線（ゲート信号線または水平信号線）GLと、隣接す
る２本の映像信号線（ドレイン信号線または垂直信号
線）DLとの交差領域内（４本の信号縁で囲まれた領域
内）に配置されている。走査信号線GLは、第２図および
第４図に示すように、列方向（水平方向）に延材し、か
つ行方向（垂直方向）に複数本配置されている。映像信
号線DLは、行方向に延在し、かつ列方向に複数本配置さ
れている。

各画素の薄膜トランジスタTFTは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）TFT1、TFT2およびTFT3で構成されている。
薄膜トランジスタTFT1〜TFT3のそれぞれは、実質的に同
一寸法（チャネル長とチャネル幅が同じ）で構成されて
いる。この分割された薄膜トランジスタTFF1〜TFT3のそ
れぞれは、主にゲート電極GT、絶縁膜GI、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
シリコン（Si）からなるｉ型半導体層AS、１対のソース
電極SD1およびドレイン電極SD2で構成されている。な
お、ソース・ドレインは本来その間のバイアス極性によ
って決まり、この液晶表示装置の回路ではその極性は動
作中反転するので、ソース・ドレインは動作中入れ替わ
ると理解されたい。しかし、以下の説明でも、便宜上一
方のSD1をソース、他方のSD2をドレインと固定して表現
する。

ゲート電極GTは、第５図（所定の製造工程における画
素の要部平面図）に詳細に示すように、走査信号線GLか
ら行方向（第２図および第５図において下方向）に突出
するＴ字形状で構成されている（Ｔ字形状に分岐されて
いる）。すなわち、ゲート電極GTは、映像信号線DLと実
質的に平行に延材するように構成されている。ゲート電
極GTは、薄膜トランジスタTFT1〜TFT3のそれぞれの形成
領域まで突出するように構成されている。薄膜トランジ
スタTFT1〜TFT3のそれぞれのゲート電極GTは、一体に
（共通ゲート電極）として構成されており、同一の走査
信号線GLに連続して設けられている。ゲート電極GTは、
薄膜トランジスタTFTの形成領域において大きい段差を
なるべく作らないように、単層の第１導電膜g1で構成す
る。第１導電膜g1は、例えばスパッタ法で設けられたク
ロム（Cr）膜を用い、1100Å程度の膜厚で設ける。

このゲート電極GTは、第２図、第３図および第６図
（所定の製造工程における画素の要部平面図）に示され
ているように、ｉ型半導体層ASを（下方から見て）完全
に覆うようにそれより大き目に設けられる。従って、下
部透明ガラス基板SUB1の下方に蛍光燈等のバックライト
を取り付けた場合、この不透明のCrゲート電極GTが影と
なって、半導体層ASにはバックライト光が当たらず、上
述した光照射による導電現象すなわちTFTのオフ特性劣
化は起きにくくなる。なお、ゲート電極GTの本来の大き
さは、ソース・ドレイン電極SD1、SD2間をまたがるに最
低限必要な（ゲート電極とソース・ドレイン電極の位置
合わせ余裕分も含めた）幅を持ち、チャネル幅Ｗを決め
るその奥行き長さはソース・ドレイン電極間の距離（チ
ャネル長）Ｌとの比、すなわち相互コンダクタンスgmを
決定するファクタW/Lをいくつにするかによって決めら
れる。

この液晶表示装置におけるゲート電極の大きさはもち
ろん、上述した本来の大きさよりも大きくされる。

ゲート電極GTのゲートおよび遮光の機能面からだけで
考えれば、ゲート電極GTおよびその配線GLは単一の層で
一体に設けてもよく、この場合不透明導電材料としてSi
を含有させたアルミニウム（Al）、純Al、およびパラジ
ウム（Pd）を含有させたAl等を選ぶことができる。

ここでは走査信号線GLは、第１導電膜g1およびその上
部に設けられた第２導電膜g2からなる複合膜で構成され
ている。この走査信号線GLの第１導電膜g1は、ゲート電
極GTの第１導電膜g1と同一製造工程で設けられ、かつ一
体に構成されている。第２導電膜g2は例えばスパッタ法
で設けられたAl膜を用い、900〜4000Å程度の膜厚で設
ける。第２導電膜g2は、走査信号線GLの抵抗値を低減
し、信号伝達速度の高速化（画素の情報の書き込み特
性）を図ることができるように構成されている。

また、走査信号線GLは、第１導電膜g1の幅に比べて第
２導電膜g2の幅を小さく構成している。すなわち、走査
信号線GLは、その側壁の段差形状をゆるやかにすること
ができるので、その上層に設ける絶縁膜GIの表面を平坦
化できるように構成されている。

絶縁膜GIは、薄膜トランジスタTFT1〜TFT3のそれぞれ
のゲート絶縁膜として使用される。絶縁膜GIは、ゲート
電極GTおよび走査信号線GLの上層に設けられている。絶
縁膜GIは例えばプラズマCVD法で設けられた窒化珪素膜
を用い、3000Å程度の膜厚で設ける。上述のように、絶
縁膜GIの表面は、薄膜トランジスタTFT1〜TFT3のそれぞ
れの形成領域および走査信号線GLの形成領域において平
坦化されている。

ｉ型半導体層ASは、第６図（所定の製造工程における
要部平面図）で詳細に示すように、複数に分割された薄
膜トランジスタTFT1〜TFT3のそれぞれのチャネル形成領
域として使用される。複数に分割された薄膜トランジス
タTFT1〜TFT3のそれぞれのｉ型半導体層ASは、画素内に
おいて一体に構成されている。すなわち、画素の分割さ
れた複数の薄膜トランジスタTFT1〜TFT3のそれぞれは、
１つの（共通の）ｉ型半導体層Asの島領域で構成されて
いる。ｉ型半導体層ASは、非晶質シリコン膜または多結
晶シリコン膜で形成し、約1800Å程度の膜厚で設ける。

このｉ型半導体層ASは、供給ガスの成分を変えてSi₃N
₄からなる絶縁膜GIの形成に連続して、同じプラズマCVD
装置で、しかも下部透明ガラス基板SUB1はその装置から
外部に取り出すことなく設けられる。また、オーミック
コンタクト用のＰをドープしたN⁺型半導体層d0（第３
図）も同様に連続して約400Åの厚さに設けられる。そ
の後、下部透明ガラス基板SUB1はCVD装置から外に取り
出され、フォトリソグラフィー（写真処理）技術によ
り、N⁺型半導体層d0およびｉ型半導体層ASは第２図、第
３図および第６図に示すように独立した島状にパターニ
ングされる。

このように、一画素において複数に分割された薄膜ト
ランジスタTFT1〜TFT3のそれぞれのｉ型半導体層ASを一
体に構成することにより、薄膜トランジスタTFT1〜TFT3
のそれぞれに共通のドレイン電極SD2がｉ型半導体層AS
（実際には、第１導電膜g1の膜厚、N⁺型半導体層d0の膜
厚およびｉ型半導体層ASの膜厚とを加算した膜厚に相当
する段差）をドレイン電極SD2側からｉ型半導体層AS側
に向って１度乗り越えるだけなので、ドレイン電極SD2
が断線する確率が低くなり、点欠陥の発生する確率を低
減することができる。すなわち、この液晶表示装置で
は、ドレイン電極SD2がｉ型半導体層ASの段差を乗り越
える際に画素内に発生する点欠陥を３分の１に低減でき
る。

また、この液晶表示装置のレイアウトと異なるが、ｉ
型半導体層ASを映像信号線DLが直接乗り越え、この乗り
越えた部分の映像信号線DLをドレイン電極SD2として構
成する場合、映像信号線DL（ドレイン電極SD2）がｉ型
半導体層ASを乗り越える際の断線に起因する線欠陥の発
生する確率を低減することができる。すなわち、一画素
内で複数に分割された薄膜トランジスタTFT1〜TFT3のそ
れぞれのｉ型半導体層ASを一体に構成することにより、
映像信号線DL（ドレイン電極SD2）がｉ型半導体層ASを
１度だけしか乗り越えないためである（実際には、乗り
始めと乗り終わりの２度である）。

ｉ型半導体層ASは、第２図、第６図および第７図（所
定の製造工程における画素の要部平面図）に詳細に示す
ように、走査信号線GLと映像信号線DLとの交差部（クロ
スオーバ部）の両者間まで延在させて設けられている。
この延在させたｉ型半導体層ASは、交差部における走査
信号線GLと映像信号線DLとの短絡を低減するように構成
されている。

第１導電膜d1をフォトリソグラフィー技術でパターニ
ングした後、同じフォトマスクを用いて、あるいは第１
導電膜d1をマスクとしてN⁺型半導体層d0が除去される。
すなわち、ｉ型半導体層AS上に残っていたN⁺型半導体層
d0は第１導電膜d1以外の部分が自己整合（セルフアライ
ン）で除去される。このとき、N⁺型半導体層d0はその厚
さ分はすべて除去されるようにエッチングされるのでｉ
型半導体層ASも若干その表面部分でエッチングされる
が、その程度はエッチング時間で制御すればよい。

その後、第２導電膜d2がAlをスパッタすることにより
3000〜5500Åの膜厚（この液晶表示装置では、3500Å程
度の膜厚）に設けられる。Al膜は、Cr膜に比べてストレ
スが小さく、厚い膜厚に設けることが可能で、ソース電
極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を
低減するように構成されている。すなわち、第２導電膜
d2は、薄膜トランジスタTFTの動作速度の高速化および
映像信号線DLの信号伝達速度の高速化を図ることができ
るように構成されている。従って、第２導電膜d2によ
り、画素の書き込み特性を向上することができる。第２
導電膜d2としては、Al膜の他に、Siや銅（Cu）やPdを添
加物として含有させたAl膜で設けてもよい。

第２導電膜d2がフォトリソグラフィー技術によりパタ
ーニングされた後、1000〜2000Åの膜厚（この液晶表示
装置では、1200Å程度の膜厚）でスパッタ法で設けられ
た透明導電膜（ITO:ネサ膜）によって、第３導電膜d3が
設けられる。この第３導電膜d3は、ソース電極SD1、ド
レイン電極SD2および映像信号線DLを構成するととも
に、透明画素電極ITOを構成するようになっている。

ソース電極SD1およびドレイン電極SD2の第１導電膜d1
は、第１導電膜d1と第２導電膜d2および第３導電膜d3と
の間の製造工程においてマスク合わせずれが生じても、
第２導電膜d2および第３導電膜d3に比べて大きい寸法に
なるようにチャネルが設けられる側が大きい寸法になる
ように構成されている（第１導電膜d1〜第３導電膜d3の
それぞれのチャネル形成領域側がオンザラインでもよ
い）。また、ソース電極SD1およびドレイン電極SD2の第
１導電膜d1のそれぞれは、薄膜トランジスタTFTのゲー
ト長Ｌを規定するように構成されている。

このように、一画素内で複数に分割された薄膜トラン
ジスタTFT1〜TFT3において、ソース電極SD1、ドレイン
電極SD2のそれぞれの第１導電膜d1のチャネル形成領域
側を第２導電膜d2および第３導電膜d3に比べて大きい寸
法で構成することにより、ソース電極SD1、ドレイン電
極SD2のそれぞれの第１導電膜d1間の寸法で、薄膜トラ
ンジスタTFTのゲート長Ｌを規定することができる。第
１導電膜d1間の離隔寸法（ゲート長Ｌ）は、加工精度
（パターニング精度）で規定することができるので、薄
膜トランジスタTFT1〜TFT3のそれぞれのゲート長Ｌを均
一にすることができる。

ソース電極SD1は、上述のように、透明画素電極ITOに
接続されている。ソース電極SD1は、ｉ型半導体層Asの
段差形状（第１導電膜g1の膜厚、N⁺型半導体層d0の膜厚
およびｉ型半導体層ASの膜厚とを加算した膜厚に相当す
る段差）に沿って構成されている。具体的には、ソース
電極SD1は、ｉ型半導体層ASの段差形状に沿って設けら
れた第１導電膜d1と、この第１導電膜d1の上部にそれに
比べて透明画素電極ITOと接続される側を小さい寸法で
設けた第２導電膜d2と、この第２導電膜から露出する第
１導電膜d1に接続された第３導電膜d3とで構成されてい
る。ソース電極SD1の第１導電膜d1は、N⁺型半導体層d0
との接着性が良好であり、かつ主に第２導電膜d2からの
拡散物に対するバリア層として構成されている。ソース
電極SD1の第２導電膜d2は、第１導電膜d1のCr膜がスト
レスの増大のため厚く設けることができ、ｉ型半導体層
ASの段差形状を乗り越えられないので、このｉ型半導体
層ASを乗り越えるために構成されている。すなわち、第
２導電膜d2は、厚く設けることでステップカバレッジ
（段差被覆）を向上している。第２導電膜d2は、厚く設
けることができるので、ソース電極SD1の抵抗値（ドレ
イン電極SD2や映像信号線DLについても同様）の低減に
大きく寄与している。第３導電膜d3は、第２導電膜d2の
ｉ型半導体層ASに起因する段差形状を乗り越えることが
できないので、第２導電膜d2の寸法を小さくすること
で、露出する第１導電膜d1に接続するように構成されて
いる。第１導電膜d1と第３導電膜d3とは、接着性が良好
であるばかりか、両者間の接続部の段差形状が小さいの
で、確実に接続することができる。

このように、薄膜トランジスタTFTのソース電極SD1
を、少なくともｉ型半導体層ASに沿って設けられたバリ
ア層としての第１導電膜d1と、この第１導電膜d1の上部
に設けられ、第１導電膜d1に比べて比抵抗値が小さく、
かつ第１導電膜d1に比べて小さい寸法の第２導電膜d2と
で構成し、この第２導電膜d2から露出する第１導電膜d1
に透明画素電極ITOである第３導電膜d3を接続すること
により、薄膜トランジスタTFTと透明画素電極ITOとを確
実に接続することができるので、断線に起因する点欠陥
を低減することができる。しかも、ソース電極SD1は、
第１導電膜d1がバリア効果を有するので、抵抗値の小さ
い第２導電膜d2（Al膜）を用いることができるので、抵
抗値を低減することができる。

ドレイン電極SD2は、映像信号線DLと一体に構成され
ており、同一製造工程で設けられている。ドレイン電極
SD2は、映像信号線DLと交差する列方向に突出したＬ字
形状で構成されている。すなわち、一画素内で複数に分
割された薄膜トランジスタTFT1〜TFT3のそれぞれのドレ
イン電極SD2は、同一の映像信号線DLに接続されてい
る。

透明画素電極ITOは、各画素ごとに設けられており、
液晶表示部の画素電極の一方を構成する。透明画素電極
ITOは、一画素内で複数に分割された薄膜トランジスタT
FT1〜TFT3のそれぞれに対応して３つの透明画素電極
（分割透明画素電極）ITO1、ITO2およびITO3に分割され
ている。透明画素電極ITO1は、薄膜トランジスタTFT1の
ソース電極SD1に接続されている。透明画素電極ITO2
は、薄膜トランジスタTFT2のソース電極SD1に接続され
ている。透明画素電極ITO3は、薄膜トランジスタTFT3の
ソース電極SD1に接続されている。

透明画素電極ITO1〜ITO3のそれぞれは、薄膜トランジ
スタTFT1〜TFT3のそれぞれと同様に、実質的に同一寸法
で構成されている。透明画素電極ITO1〜ITO3のそれぞれ
は、薄膜トランジスタTFT1〜TFT3のそれぞれのｉ型半導
体層ASを一体に構成してある（分割されたそれぞれの薄
膜トランジスタTFTを一箇所に集中的に配置してある）
ので、Ｌ字形状で構成している。

このように、隣接する２本の走査信号線GLと隣接する
２本の映像信号線DLとの交差領域内に配置された一画素
内で薄膜トランジスタTFTを複数の薄膜トランジスタTFT
1〜TFT3に分割し、この複数に分割された薄膜トランジ
スタTFT1〜TFT3のそれぞれに複数に分割した透明画素電
極ITO1〜ITO3のそれぞれを接続することにより、画素の
分割された一部分（例えば、薄膜トランジスタTFT1）が
点欠陥になるだけで、画素の全体としては点欠陥でなく
なる（薄膜トランジスタTFT2およびTFT3が点欠陥でな
い）ので、画素全体としての点欠陥を低減することがで
きる。

また、上記画素の分割された一部の点欠陥は、画素の
全体の面積に比べて小さい（この液晶表示装置の場合、
画素の３分の１の面積）ので、上記点欠陥を見にくくす
ることができる。

また、上記画素の分割された透明画素電極ITO1〜ITO3
のそれぞれを実質的に同一寸法で構成することにより、
画素内の点欠陥の面積を均一にすることができる。

さらに、上記画素の分割された透明画素電極ITO1〜IT
O3のそれぞれを実質的に同一寸法で構成することによ
り、透明画素電極ITO1〜ITO3のそれぞれと上部透明ガラ
ス基板SUB2の共通透明画素電極ITOとで構成されるそれ
ぞれの液晶容量（Cpix）と、この透明画素電極ITO1〜IT
O3のそれぞれに付加される透明画素電極ITO1〜ITO3とゲ
ート電極GTとの重ね合わせで生じる重ね合わせ容量（Cg
s）とを均一にすることができる。すなわち、透明画素
電極ITO1〜ITO3のそれぞれは液晶容量および重ね合わせ
容量を均一にすることができるので、この重ね合わせ容
量に起因する液晶LCの液晶分子に印加されようとする直
流成分を均一とすることができ、この直流成分を相殺す
る方法も採用した場合、各画素の液晶にかかる直流成分
のばらつきを小さくすることができる。

薄膜トランジスタTFTおよび透明画素電極ITO上には、
保護膜PSV1が設けられている。保護膜PSV1は、主に薄膜
トランジスタTFTを湿気等から保護するために設けられ
ており、透明性が高く、しかも耐湿性の良いものを使用
する。保護膜PSV1は、例えばプラズマCVD法で設けた酸
化珪素膜や窒化珪素膜で形成されており、5000〜11000
Åの膜厚（この液晶表示装置では8000Å程度の膜厚）で
設ける。

薄膜トランジスタTFT上の保護膜PSV1の上部には、外
部光がチャネル形成領域として使用されるｉ型半導体層
ASに入射されないように、遮蔽膜LSが設けられている。
第２図に示すように、遮蔽膜LSは、点線で囲まれた領域
内に構成されている。遮蔽膜LSは、光に対する遮蔽性が
高い、例えばAl膜やCr膜等で設けられており、スパッタ
法で1000Å程度の膜厚に設ける。

従って、薄膜トランジスタTFT1〜TFT3の共通半導体層
ASは、上下にある遮光膜LSおよびゲート電極GTによって
サンドイッチにされ、これによりｉ型半導体層ASには外
部の自然光やバックライト光が当たらなくなる。遮光膜
LSとゲート電極GTは半導体層ASより寸法が大き目でほぼ
それと相似形に設けられ、両者の大きさはほぼ同じとさ
れる（図では境界線が判るようにゲート電極GTを遮光膜
LSより小さ目に描いている）。

なお、バックライトを上部透明ガラス基板SUB2側に取
り付け、下部透明ガラス基板SUB1を観察側（外部露出
側）とすることもでき、この場合は遮光膜LSはバックラ
イト光の、ゲート電極GTは自然光の遮光体として働く。

薄膜トランジスタTFTは、ゲート電極GTに正のバイア
スを印加すると、ソース−ドレイン間のチャネル抵抗が
小さくなり、バイアスを０にすると、チャネル抵抗は大
きくなるように構成されている。すなわち、薄膜トラン
ジスタTFTは、透明画素電極ITOに印加される電圧をゲー
ト電極GTに印加するバイアスにより制御されるように構
成されている。

液晶LCは、下部透明ガラス基板SUB1と上部透明ガラス
基板SUB2との間に設けられた空間内で、液晶分子の向き
を設定する下部配向膜ORI1および上部配向間ORI2との間
に封入されている。

下部配向膜ORI1は、下部透明ガラス基板SUB1側の保護
膜PSV1の上部に設けられる。

上部透明ガラス基板SUB2の内側（液晶側）の表面に
は、カラーフィルタFIL、保護膜PSV2、共通透明画素電
極（COM）ITOおよび上部配向膜ORI2が順次積層して設け
られている。

共通透明画素電極ITOは、下部透明ガラス基板SUB1側
に画素ごとに設けられた透明画素電極ITOに対向し、隣
接する他の共通透明画素電極ITOと一体の構成されてい
る。この共通透明画素電極ITOには、コモン電圧Vcomが
印加されるように構成されている。コモン電圧Vcomは、
映像信号線DLに印加されるロウレベルの駆動電圧Vd min
とハイレベルの駆動電圧Vd maxとの中間電位である。

カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材に染料を着色して構成されている。
カラーフィルタFILは、画素に対向する位置に各画素ご
とに構成され、染め分けられている。すなわち、カラー
フィルタFILは、画素と同様に、隣接する２本の走査信
号線GLと隣接する２本の映像信号線DLとの交差領域内に
構成されている。各画素は、カラーフィルタFILの個々
の所定の色フィルタ内において、複数に分割されてい
る。

カラーフィルタFILは、次のように設けることができ
る。まず、上部透明ガラス基板SUB2の表面に染色基材を
設け、フオトリソグラフィー技術で赤色フィルタ形成領
域以外の染色基材を除去する。この後、染色基材を赤色
染料で染め、固着処理を施し、赤色フィルタＲを設け
る。次に、同様な工程を施すことによって、緑色フィル
タＧ、青色フィルタＢを順次設ける。

このように、カラーフィルタFILの各色フィルタを各
画素と対向する交差領域内に設けることにより、カラー
フィルタFILの各色フィルタ間に、走査信号線GL、映像
信号線DLのそれぞれが存在するので、それらの存在に相
当する分、各画素とカラーフィルタFILの各色フィルタ
との位置合わせ余裕寸法を確保する（位置合わせマージ
ンを大きくする）ことができる。さらに、カラーフィル
タFILの各色フィルタを設ける際に、異色フィルタ間の
位置合わせ余裕寸法を確保することができる。

すなわち、この液晶表示装置では、隣接する２本の走
査信号線GLと隣接する２本の映像信号線DLとの交差領域
内に画素を構成し、この画素を複数に分割し、この画素
に対向する位置にカラーフィルタFILの各色フィルタを
設けることにより、上述の点欠陥を低減することができ
るとともに、各画素と各色フィルタとの位置合わせ余裕
寸法を確保することができる。

保護膜PSV2は、カラーフィルタFILを異なる色に染め
分けた染料が液晶LCに漏れることを防止するために設け
られている。保護膜PSV2は、例えば、アクリル樹脂、エ
ポキシ樹脂等の透過樹脂材料で形成されている。

この液晶表示装置は、下部透明ガラス基板SUB1側のそ
れぞれの層と、上部透明ガラス基板SUB2側のそれぞれの
層とを別々に設け、その後、下部透明ガラス基板SUB1と
上部透明ガラス基板SUB2とを重ね合わせ、両者間に液晶
LCを封入することによって組み立てられる。

液晶表示部の各画素は、第４図に示すように、走査信
号線GLが延在する方向と同一列方向に複数配置され、画
素列X₁,X₂,X₃,X₄,…のそれぞれを構成している。各画素
列X₁,X₂,X₃,X₄,…のそれぞれの画素は、薄膜トランジス
タTFT1〜TFT3および透明画素電極ITO1〜ITO3の配置位置
を列単位において同一に構成している。すなわち、画素
列X₁,X₃,…のそれぞれの画素は、薄膜トランジスタTFT1
〜TFT3の配置位置を左側、透明画素電極ITO1〜ITO3の配
置位置を右側に構成している。画素列X₁,X₃,…のそれぞ
れの行方向の次段の画素列X₂,X₄,…のそれぞれの画素
は、画素列X₁,X₃,…のそれぞれの画素を映像信号線DLに
対して線対称で配置した画素で構成されている。すなわ
ち、画素列X₂,X₄,…のそれぞれの画素は、薄膜トランジ
スタTFT1〜TFT3の配置位置を右側、透明画素電極ITO1〜
ITO3の配置位置を左側に構成している。そして、画素列
X₂,X₄,…のそれぞれの画素は、画素列X₁,X₃,…のそれぞ
れの画素に対し、列方向に半画素間隔移動させて（ずら
して）配置されている。すなわち、画素列Ｘの各画素間
隔を1.0（1.0ピッチ）とすると、次段の画素列Ｘは、各
画素間隔を1.0とし、前段の画素列Ｘに対して列方向に
0.5画素間隔（0.5ピッチ）ずれている。各画素間を行方
向に延在する映像信号線DLは、各画素列Ｘ間において、
半画素間隔分（0.5ピッチ分）列方向に延在するように
構成されている。

このように液晶表示部において、薄膜トランジスタTF
Tおよび透明画素電極ITOの配置位置が同一である画素を
列方向に複数配置して画素列Ｘを構成し、画素列Ｘの次
段の画素列Ｘを、前段の画素列Ｘの画素を映像信号線DL
に対して線対称で配置した画素で構成し、次段の画素列
を前段の画素列に対して半画素間隔移動させて構成する
ことにより、第８図（画素とカラーフィルタとを重ね合
わせた状態における要部平面図）で示すように、前段の
画素列Ｘの所定の色フィルタが設けられた画素（例え
ば、画素列X₃の赤色フィルタＲが設けられた画素）と次
段の画素列Ｘの同一色フィルタが設けられた画素（例え
ば、画素列X₄の赤色フィルタＲが設けられた画素）とを
1.5画素間隔（1.5ピッチ）離隔することができる。すな
わち、前段の画素列Ｘの画素は、最も近傍の次段の画素
列の同一色フィルタが設けられた画素と常時1.5画素間
隔分離隔するように構成されており、カラーフィルタFI
LはGRBの三角形配置構造を構成している。カラーフィル
タFILのRGBの三角形配置構造は、各色の混色を良くする
ことができるので、、カラー画像の解像度を向上するこ
とができる。

また、映像信号線DLは、各画素列Ｘ間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線DLと交差しなくなる。従って、映像信号線DLの引き
回しを無くし、その占有面積を低減することができ、ま
た、映像信号線DLの迂回を無くし、多層配線構造を廃止
することができる。

この液晶表示部の構成を回路的に示すと、第９図（液
晶表示部の等価回路図）に示すようになる。第９図に示
すXiG,Xi＋1G,…は、縁色フィルタＧが設けられる画素
に接続された映像信号DLである。XiB,Xi＋1B,…は、青
色フィルタＢが設けられる画素に接続された映像信号線
DLである。Xi＋1R,Xi＋2Rは，…は、赤色フィルタＲが
設けられる画素に接続された映像信号線DLである。これ
らの映像信号線DLは、映像信号駆動回路で選択される。
Yiは第４図および第８図に示す画素列X₁を選択する走査
信号線GLである。同様に、Yi＋1,Yi＋2,…のそれぞれ
は、画素列X₂,X₃,…のそれぞれを選択する走査信号線GL
である。これらの走査信号線GLは、垂直走査回路に接続
されている。

第３図の中央部は一画素部分の断面を示しているが、
左側は下部透明ガラス基板SUB1および上部透明ガラス基
板SUB2の左側縁部分で外部引出配線の存在する部分の断
面を示している。右側は、透明ガラス基板SUB1およびSU
B2の右側縁部分で外部引出配線の存在しない部分の断面
を示している。

第３図の左側、右側のそれぞれに示すシール材SLは、
液晶LCを封止するように構成されており、液晶封入口
（図示していない）を除く透明ガラス基板SUB1およびSU
B2の縁周囲全体に沿って設けられている。シール材SL
は、例えばエポキシ樹脂で形成されている。

上部透明ガラス基板SUB2側の共通透明画素電極ITO
は、少なくとも一箇所において、銀ペースト材SILによ
って、下部透明ガラス基板SUB1側に設けられた外部引出
配線に接続されている。この外部引出配線は、上述した
ゲート電極GT、ソース電極SD1、ドレイン電極SD2のそれ
ぞれと同一製造工程で設けられる。

配向間ORI1およびORI2、透明画素電極ITO、共通透明
画素電極ITO、保護膜PSV1およびPSV2、絶縁膜GIのそれ
ぞれの層は、シール材SLの内側に設けられる。偏光板PO
Lは、下部透明ガラス基板SUB1、上部透明ガラス基板SUB
2のそれぞれの外側の表面に設けられている。

第10図は本発明を適用すべき他のアクティブ・マトリ
ックス方式のカラー液晶表示の液晶表示部の画素の要部
およびシール部周辺部の断面図、第11図は第10図に示し
た液晶表示装置の液晶表示部の一画素を示す平面図、第
12図は第11図のＡ−Ａ切断線で切った部分の断面図、第
13図は第11図に示す画素を複数配置した液晶表示部の要
部平面図、第14図〜第16図は第11図に示す画素の所定の
製造工程における要部平面図、第17図は第13図に示す画
素とカラーフィルタとを重ね合わせた状態における要部
平面図である。

この液晶表示装置においては、液状表示部の各画素の
開口率を向上することができるとともに、液晶にかかる
直流成分を小さくし、液晶表示部の点欠陥を低減し、か
つ黒むらを低減することができる。

本実施例の液晶表示装置は、第10図に示すように、シ
ール材SLと透明ガラス基板SUB2との間に、例えばスパッ
タ法により形成されたCr等から成る遮光用金属膜MFが該
基板SUB2と接して設けられ、その上に保護膜PSV2が設け
られ、かつ、この金属膜MFの外側端部がカラーフィルタ
FIL（青色フィルタＢ）および保護膜PSV2で覆われてい
る。

このように、本実施例の液晶表示装置では、透明ガラ
ス基板SUB2のシール材SLとの間に、該透明ガラス基板SU
B2と接触する金属膜MFを設けてシール部の遮光を行な
う。金属膜と透明ガラス基板との密着性は良いので、従
来生じたようなシール部の剥がれ（第２の透明ガラス基
板SUB2とシール材SLとの剥離）を防止することができ
る。

また、金属膜MFの外側端部はカラーフィルタFILによ
って覆われているので、金属膜への水分の付着に起因す
るショート、電食、断線等を防止することができる。な
お、保護膜PSV2は非常に薄く、付着水分にる悪影響防止
効果が十分でないので、厚さの厚いカラーフィルタFIL
で金属膜MFの外側端部を覆うことによって付着水分によ
る悪影響を効果的に防止することができる。本実施例で
は、金属膜MFの外側端部を覆うカラーフィルタFILとし
て青色フィルタＢを用いている。カラーフィルタの厚さ
は赤色フィルタＲ、縁色フィルタＧ、青色フィルタＢの
順に厚くなる。これは赤色、縁色、青色の順で染料の分
子が大きいためである。本実施例では、厚さの一番厚い
青色フィルタＢを用いているので、金属膜MFの外側端部
を覆って保護する効果が大きい。また、青色フィルタＢ
は明度が３色の中で一番低いので、シール部端部の遮光
の面でも望ましい。

この液晶表示装置は、第11図に示すように、液晶表示
部の各画素内のｉ型半導体層ASが薄膜トランジスタTFT1
〜TFT3ごとに分割して構成されている。すなわち、一画
素内で複数に分割された薄膜トランジスタTFT1〜TFT3の
それぞれは、独立したｉ型半導体層ASの島領域で構成さ
れている。

また、薄膜トランジスタTFT1〜TFT3のそれぞれに接続
される透明画素電極ITO1〜ITO3のそれぞれは、薄膜トラ
ンジスタTFT1〜TFT3と接続される辺と反対側の辺におい
て、行方向の次段の走査信号線GLと重ね合わされてい
る。この重ね合わせは、透明画素電極ITO1〜ITO3のそれ
ぞれを一方の電極とし、次段の走査信号線GLを他方の電
極とする保持容量素子（静電容量素子）Caddを構成す
る。この保持容量素子Caddの誘電体膜は、薄膜トランジ
スタTFTのゲート絶縁膜として使用される絶縁膜GIと同
一層で構成されている。

ゲート電極GTは、第２図等に示した液晶表示装置と同
様、ｉ型半導体層ASより大き目に設けられるが、この液
晶表示装置では薄膜トランジスタTFT1〜TFT3が独立した
ｉ型半導体層ASごとに設けられているため、各薄膜トラ
ンジスタTFTごとに大き目のパターンが設けられてい
る。

また、上部透明ガラス基板SUB2の走査信号線GL、映像
信号線DL、薄膜トランジスタTFTに対応する部分にブラ
ックマトリックスパターンBMが設けられているから、画
素の輪郭が明瞭になるので、コントラストが向上すると
ともに、外部の自然光が薄膜トランジスタTFTに当たる
のを防止することができる。

第11図に示される画素の等価回路を第18図に示す。第
18図において、上述と同様に、Cgsは薄膜トランジスタT
FTのゲート電極GTおよびソース電極SD1で形成される重
ね合わせ容量である。重ね合わせ容量Cgsの誘電体膜は
絶縁膜GIである。Cpixは透明画素電極ITO（PIX）および
共通透明画素電極ITO（COM）間で形成される液晶容量で
ある。液晶容量Cpixの誘電体膜は液晶LC、保護膜PSV1お
よび配向膜ORI1、ORI2である。なお、Vlcは中点電位で
ある。

保持容量素子Caddは、薄膜トランジスタTFTがスイッ
チングするとき、中点電位（画素電極電位）Vlcに対す
るゲート電位変化ΔVgの影響を低減するように働く。こ
の様子を式で表すと次式となる。

ΔVlc＝｛（Cgs/（Cgs＋Cadd＋Opix）｝×ΔVg ここで、ΔVlcはΔVgによる中点電位の変化分を表わ
す。この変化分ΔVlcは液晶に加わる直流成分の原因と
なるが、保持容量素子Caddの保持容量を大きくすればす
る程、その値を小さくすることができる。また、保持容
量素子Caddは放電時間を長くする作用もあり、薄膜トラ
ンジスタTFTがオフした後の映像情報を長く蓄積する。
液晶LCに印加される直流成分の低減は、液晶LCの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。

上述したように、ゲート電極GTは半導体層ASを完全に
覆うように大きく設けられている分、ソース・ドレイン
電極SD1、SD2とのオーバラップ面積が増え、従って、寄
生容量Cgsが大きくなり中点電位Vlcはゲート（走査）信
号Vgの影響を受け易くなるという逆効果が生じる。しか
し、保持容量素子Caddを設けることによりこのデメリッ
トも解消することができる。

また、２本の走査信号線GLと２本の映像信号線Dlとの
交差領域内に画素を有する液晶表示装置において、上記
２本の走査信号線GLのうちの一方の走査信号線GLで選択
される画素の薄膜トランジスタTFTを複数に分割し、こ
の分割された薄膜トランジスタTFT1〜TFT3のそれぞれに
透明画素電極ITOを複数に分割したITO1〜ITO3をそれぞ
れ接続し、この分割された透明画素電極ITO1〜ITO3のそ
れぞれにこの画素電極ITOを一方の電極とし、上記２本
の走査信号線GLのうちの他方の走査信号線GLを容量電極
線として用いて他方の電極とする保持容量素子Caddを構
成することにより、上述のように、画素の分割された一
部分が点欠陥になるだけで、画素の全体としては点欠陥
でなくなるので、画素の点欠陥を低減することができる
とともに、保持容量素子Caddで液晶LCに加わる直流成分
を低減することができるので、液晶LCの寿命を向上する
ことができる。特に、画素を分割することにより、薄膜
トランジスタTFTのゲート電極GTとソース電極SD1または
ドレイン電極SD2との短絡に起因する点欠陥を低減する
ことができるとともに、透明画素電極ITO1〜ITO3のそれ
ぞれと保持容量素子Caddの他方の電極（容量電極線）と
の短絡に起因する点欠陥を低減することができる。後者
側の点欠陥はこの液晶表示装置の場合、３分の１にな
る。この結果、上記画素の分割された一部の点欠陥は、
画素の全体の面積に比べて小さいので、上記点欠陥を見
にくくすることができる。

保持容量素子Caddの保持容量は、画素の書き込み特性
から、液晶容量Cpixに対して４〜８倍（４・Cpix＜Cadd
＜８・Cpix）、重ね合わせ容量Cgsに対して８〜32倍
（８・Cgs＜Cadd＜32・Cgs）程度の値に設定する。

また、走査信号線GLを第１導電膜（Cr膜）g1に第２導
電膜（Al膜）g2を重ね合わせた複合膜で構成し、保持容
量素子Caddの他方の電極、すなわち容量電極線の分岐さ
れた部分を上記複合膜のうちの一層の第１導電膜g1から
なる単層膜で構成することにより、走査信号線GLの抵抗
値を低減し、書き込み特性を向上することができるとと
もに、保持容量素子Caddの他方の電極に基づく段差部に
沿って確実に保持容量素子Caddの一方の電極（透明画素
電極ITO）を絶縁膜GI上に接着させることができるの
で、保持容量素子Caddの一方の電極の断線を低減するこ
とができる。

また、保持容量素子Caddの他方の電極を単層の第１導
電膜g1で構成し、Al膜である第２導電膜g2を構成しない
ことにより、Al膜のヒロックによる保持容量素子Caddの
他方の電極と一方の電極との短絡を防止することができ
る。

保持容量素子Caddを構成するために重ね合される透明
画素電極IT1O〜ITO3のそれぞれと容量電極線の分岐され
た部分との間の一部には、ソース電極SD1と同様に、分
岐された部分の段差形状を乗り越える際に透明画素電極
ITOが断線しないように、第１導電膜d1および第２導電
膜d2で構成された島領域が設けられている。この島領域
は、透明画素電極ITOの面積（開口率）を低下しないよ
うに、できる限り小さく構成する。

このように、保持容量素子Caddの一方の電極とその誘
電体膜として使用できる絶縁膜GIとの間に、第１導電膜
d1とその上に設けられた第１導電膜d1に比べて比抵抗値
が小さく、かつ寸法が小さい第２導電膜d2とで設けられ
た下地層を構成し、上記一方の電極（第３導電膜d3）を
上記下地層の第２導電膜d2から露出する第１導電膜d1に
接続することにより、保持容量素子Caddの他方の電極に
基づく段差部に沿って確実に保持容量素子Caddの一方の
電極を接着させることができるので、保持容量素子Cadd
の一方の電極の断線を低減することができる。

画素の透明画素電極ITOに保持容量素子Caddを設けた
液晶表示装置の液晶表示部は、第20図（液晶表示部を示
す等価回路図）に示すように構成されている。液晶表示
部は、画素、走査信号線GLおよび映像信号線DLを含む単
位基本パターンの繰り返しで構成されている。容量電極
線として使用される最終段の走査信号線GL（または初段
の走査信号線GL）は、第20図に示すように、共通透明画
素電極（Vcom）ITOに接続される。共通透明画素電極ITO
は、第３図に示すように、液晶表示装置の周縁部におい
て銀ペースト材SLによって外部引出配線に接続されてい
る。しかも、この外部引出配線の一部の導電層（g1およ
びg2）は走査信号線GLと同一製造工程で構成されてい
る。この結果、最終段の走査信号線GL（容量電極線）
は、共通透明画素電極ITOに簡単に接続することができ
る。

このように、容量電極線の最終段を画素の共通透明画
素電極（Vcom）ITOに接続することにより、最終段の容
量電極線は外部引出配線の一部の導電層と一体に構成す
ることができ、しかも共通透明画素電極ITOはこの外部
引出配線に接続されているので、簡単な構成最終段の容
量電極線を共通透明画素電極ITOに接続することができ
る。

また、液晶表示装置は、特願昭62−95125号に記載さ
れる直流相殺方式（DCキャンセル方式）に基づき、第19
図（タイムチャート）に示すように、走査信号線DLの駆
動電圧を制御することによって、さらに液晶LCに加わる
直流成分を低減することができる。第19図において、Vi
は任意の走査信号線GLの駆動電圧、Vi＋１はその次段の
走査信号線GLの駆動電圧である。Veeは走査信号線GLに
印加されるロウレベルの駆動電圧Vd min、Vddは走査信
号線GLに印加されるハイレベルの駆動電圧Vd maxであ
る。各時刻ｔ＝t₁〜t₄における中点電位Vlc（第18図参
照）の電圧変化分ΔV₁〜ΔV₄は、画素の合計の容量（Cg
s＋Cpix＋Cadd）をＣとすると、次式のようになる。

ΔV₁＝−（Cgs/C）・V2 ΔV₂＝＋（Cgs/C）・（V1＋V2） −（Cadd/C）・V2 ΔV₃＝−（Cgs/C）・V1 ＋（Cadd/C）・（V1＋V2） ΔV₄＝−（Cadd/C）・V1 ここで、走査信号線GLに印加される駆動電圧が充分あ
れば（下記［注］参照）、液晶LCに加わる直流電圧は、
次式で表される。

ΔV₃＋ΔV₄＝（Cadd・V2−Cgs・V1）/C このため、Cadd・V2＝Cgs・V1とすると、液晶LCに加
わる直流電圧は０になる。

［注］時刻t₁、t₂で走査線Viの変化分が中点電位Vlcに
影響を及ぼすが、t₂〜t₃の期間に中点電位Vlcは信号線X
iを通じて映像信号電位と同じ電位にされる（映像信号
の十分な書き込み）。液晶LCにかかる電位は薄膜トラン
ジスタTFTがオフした直後の電位でほぼ決定される（薄
膜トランジスタTFTのオフ期間がオン期間より圧倒的に
長い）。従って、液晶LCにかかる直流分の計算は、期間
t₁〜t₃はほぼ無視でき、薄膜トランジスタTFTがオフ直
後の電位、すなわち時刻t₃、t₄における過渡時の影響を
考えればよい。なお、映像信号Viはフレームごと、ある
いはラインごとに極性が反転し、映像信号そのものによ
る直流分は０とされている。

すなわち、直流相殺方式は、重ね合わせ容量Cgsによ
る中点電位Vlcの引き込みによる低下分を、保持容量素
子Caddおよび次段の走査信号線GL（容量電極線）に印加
される駆動電圧によって押し上げ、液晶LCに加わる直流
成分を極めて小さくすることができる。この結果、液晶
表示装置は液晶LCの寿命を向上することができる。もち
ろん、遮光効果を上げるためにゲート電極GTを大きくし
た場合、それに伴って保持容量素子Caddの保持容量を大
きくすればよい。

この直流相殺方式は、第21図（液晶表示部を示す等価
回路図）で示すように、初段の走査信号線GL（または容
量電極線）を最終段の容量電極線（または走査信号線G
L）に接続することによって採用することができる。第2
1図には便宜上４本の走査信号線GLしか記載されていな
いが、実際には数百程度の走査信号線GLが配置されてい
る。初段の走査信号線GLと最終段の容量電極線との接続
は、液晶表示部内の内部配線あるいは外部引出配線によ
って行なう。

このように、液晶表示装置は、初段の走査信号線GLを
最終段の容量電極線に接続することにより、走査信号線
GLおよび容量電極線のすべてを垂直走査回路に接続する
ことができるので、直流相殺方式（DCキャンセル方式）
を採用することができる。この結果、液晶LCに加わる直
流成分を低減することができるので、液晶LCの寿命を向
上することができる。

以上、本発明を上記実施例に基づき具体的に説明した
が、本発明は上記実施例に限定されるものではなく、そ
の要旨を逸脱しない範囲において種々変更可能であるこ
とはもちろんである。

例えば、遮光用金属膜MF上あるいは金属膜MFの外側端
部を覆うカラーフィルタ上の保護膜PSVは削除してもよ
い。上記実施例では金属膜M4の外側端部を覆うのに青色
フィルタＢを用いたが、その他の色のフィルタや黒色フ
ィルタ等を用いてもよい。また、本発明の液晶表示装置
では、バックライトを第１の透明ガラス基板側あるいは
第２の透明ガラス基板側に設ける場合のどちらにも有効
である。

また、本発明は液晶表示部の各画素を２分割あるいは
４分割した液晶表示装置に適用することができる。ただ
し、画素の分割数がまあり多くなると、開口率が低下す
るので、上述のように、２〜４分割程度が妥当である。
また、画素は分割しなくても、遮光効果は得られる。さ
らに、上述実施例においては、ゲート電極形状→ゲート
絶縁膜形成→半導体形成→ソース・ドレイン電極形成の
逆スタガ構造を示したが、上下関係または作る順番がそ
れと逆のスタガ構造でも本発明は有効である。

〔発明の効果〕

以上説明したように、本発明の液晶表示装置では、シ
ール部を遮光多するのに透明ガラス基板との密着性の良
い金属膜を用いるので、従来生じたようにシール部の剥
がれ（第２の透明ガラス基板とシール材との剥離）を防
止することができる。また、上記金属膜の外側端部はカ
ラーフィルタによって覆われているので、金属膜への水
分の付着に起因するショート、電食、断線等を防止する
ことができる。なお、厚さの厚いカラーフィルタで金属
膜外側端部を覆うので、水分の付着によるこれらの悪影
響を効果的に防止することができる。さらに、本発明の
遮光膜である金属膜は、従来の遮光膜であるカラーフィ
ルタより厚さを薄く設けることができるので、基板間ギ
ャップの制御がしやすい効果もある。従って、本発明に
よれば、製品の信頼性や歩留りを向上させることができ
る。

【図面の簡単な説明】

第１図（Ａ）は、本発明の液晶表示装置の構成の一例を
示す要部概略断面図、第１図（Ｂ）は、本発明の液晶表
示装置の構成の一例を説明するための液晶表示部の概略
平面図、第２図は、本発明を適用すべきアクティブ・マ
トリックス方式のカラー液晶表示装置の液晶表示部の一
画素を示す要部平面図、第３図は、第２図のII−II切断
線で切った部分とシール部周辺部の断面図、第４図は、
第２図に示す画素を複数配置した液晶表示部の要部平面
図、第５図〜第７図は、第２図に示す画素の所定の製造
工程における要部平面図、第８図は、第４図に示す画素
とカラーフィルタとを重ね合わせた状態における要部平
面図、第９図は、上記のアクティブ・マトリックス方式
のカラー液晶表示装置の液晶表示部を示す等価回路図、
第10図は、本発明を適用すべき他のアクティブ・マトリ
ックス方式のカラー液晶表示装置の液晶表示部の画素の
要部およびシール部周辺部の断面図、第11図は、第10図
に示した液晶表示装置の液晶表示部の一画素を示す平面
図、第12図は、第11図のＡ−Ａ切断線で切った部分の断
面図、第13図は、第11図に示す画素を複数配置した液晶
表示部の要部平面図、第14図〜第16図は、第11図に示す
画素の所定の製造工程における要部平面図、第17図は、
第13図に示す画素とカラーフィルタとを重ね合わせた状
態における要部平面図、第18図は、第11図に記載される
画素の等価回路図、第19図は、直流相殺方式による走査
信号線の駆動電圧を示すタイムチャート、第20図、第21
図は、それぞれ第13図に示したアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部を示す等価回
路図である。 SUB1……第１の透明ガラス基板 SUB2……第２の透明ガラス基板 SL……シール材 FIL……カラーフィルタＢ……青色フィルタ MF……遮光用金属膜Ｅ……金属膜の外側端部 PSV……保護膜 ITO……画素電極 LC……液晶 SE……液晶封入口

Claims

(57)【特許請求の範囲】

【請求項１】第１の透明ガラス基板と、上記第１の透明
ガラス基板上に設けられた第１の画素電極と、第２の透
明ガラス基板と、上記第２の透明ガラス基板上に設けら
れたカラーフィルタと、上記カラーフィルタ上に設けら
れた保護膜と、上記保護膜上に設けられた第２の画素電
極とを有し、上記第１の透明ガラス基板と上記第２の透
明ガラス基板とは所定の間隔を置いて重ね合わせられ、
両基板の間には液晶が封入され、上記液晶は上記両基板
の周囲の縁部に設けられたシール材によって封止され、
上記シール材と上記第２の透明ガラス基板との間には少
なくとも遮光用金属膜が該基板と接して設けられ、か
つ、上記金属膜の外側端部が少なくとも上記カラーフィ
ルタで覆われていることを特徴とする液晶表示装置。