JPH0528829Y2 - - Google Patents
Info
- Publication number
- JPH0528829Y2 JPH0528829Y2 JP14446886U JP14446886U JPH0528829Y2 JP H0528829 Y2 JPH0528829 Y2 JP H0528829Y2 JP 14446886 U JP14446886 U JP 14446886U JP 14446886 U JP14446886 U JP 14446886U JP H0528829 Y2 JPH0528829 Y2 JP H0528829Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output signal
- phase
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 20
- 230000001360 synchronised effect Effects 0.000 description 20
- 230000010363 phase shift Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、PLL(フエーズロツクドループ)回
路の改良に関するもので、特に周波数の異なる複
数の入力信号に位相同期する事が出来るPLL回
路の改良に関する。
路の改良に関するもので、特に周波数の異なる複
数の入力信号に位相同期する事が出来るPLL回
路の改良に関する。
(ロ) 従来の技術
一般にFMステレオ受信機では、ステレオIF
(中間周波)信号をPLL回路の一端の入力に印加
し、前記PLL回路の出力信号(前記ステレオIF
信号周波数と周波数が等しく、位相が90度ずれた
信号)によつて、前記ステレオ信号を直交同期検
波し、その検波出力信号中のステレオパイロツト
信号をバンドパスフイルタによつて抽出し、ステ
レオ放送を受信している事を判別する。その様な
例は、例えば実公昭55−8373号公報に記載されて
いる。ところで、所謂音声多重放送やAMステレ
オ放送では複数のパイロツト信号が存在する。そ
の為、その各々を識別する必要がある。従来、そ
の判別は検波出力信号を複数個のバンドパスフイ
ルタに印加することで、行なわれていた。しかし
ながら、複数個のバンドパスフイルタを用いる事
は、選択度Qの安定性の点や経済性の点、特に
IC(集積回路)化に適さないなどの欠点がある。
(中間周波)信号をPLL回路の一端の入力に印加
し、前記PLL回路の出力信号(前記ステレオIF
信号周波数と周波数が等しく、位相が90度ずれた
信号)によつて、前記ステレオ信号を直交同期検
波し、その検波出力信号中のステレオパイロツト
信号をバンドパスフイルタによつて抽出し、ステ
レオ放送を受信している事を判別する。その様な
例は、例えば実公昭55−8373号公報に記載されて
いる。ところで、所謂音声多重放送やAMステレ
オ放送では複数のパイロツト信号が存在する。そ
の為、その各々を識別する必要がある。従来、そ
の判別は検波出力信号を複数個のバンドパスフイ
ルタに印加することで、行なわれていた。しかし
ながら、複数個のバンドパスフイルタを用いる事
は、選択度Qの安定性の点や経済性の点、特に
IC(集積回路)化に適さないなどの欠点がある。
そこで、バンドパスフイルタを使わずに周波数
の異なる複数のパイロツト信号を判別するものと
して、第2図の如き回路が考えられる。
の異なる複数のパイロツト信号を判別するものと
して、第2図の如き回路が考えられる。
第2図において、1は異なつた周波数を有する
複数のパイロツト信号が印加される入力端子、2
は位相比較器3、ローパスフイルタ4、電圧(電
流)制御発振器(以下VCOと称す)5、及び分
周器6から成る第1PLL回路、7は入力端子1か
らの信号を第1PLL回路2の分周器6の出力信号
により同期検波する第1同期検波回路、8及び9
は第1PLL回路2と同様の構成を有する第2及び
第3PLL回路、10及び11は第1同期検波回路
8と同様の構成を有する第2及び第3同期検波回
路である。
複数のパイロツト信号が印加される入力端子、2
は位相比較器3、ローパスフイルタ4、電圧(電
流)制御発振器(以下VCOと称す)5、及び分
周器6から成る第1PLL回路、7は入力端子1か
らの信号を第1PLL回路2の分周器6の出力信号
により同期検波する第1同期検波回路、8及び9
は第1PLL回路2と同様の構成を有する第2及び
第3PLL回路、10及び11は第1同期検波回路
8と同様の構成を有する第2及び第3同期検波回
路である。
今、あらかじめその到来が予想されるパイロツ
ト信号の周波数を1,2及び3とすると、第
1PLL回路2の分周器6の出力信号の周波数を1
とし、第2PLL回路8のそれを2とし、第3PLL回
路9のそれを3とすれば、入力端子1に周波数が
1のパイロツト信号が到来したとき第1PLL回路
2の位相比較器3において、前記パイロツト信号
と分周器6の出力信号とが比較され、第1PLL回
路2が前記パイロツト信号にロツクする。その
為、分周器6の出力信号は、第1同期検波回路7
に直交同期信号として印加され、前記パイロツト
信号が第1同期検波回路7で検波される。従つ
て、前記検波動作に応じた出力信号が第1出力端
子12に発生し、周波数1のパイロツト信号を受
信してる事が判別出来る。又、同様に周波数2の
パイロツト信号が到来したとき、第2PLL回路8
のループが動作し、第2同期検波回路10の第2
出力端子13に判別信号が得られる。
ト信号の周波数を1,2及び3とすると、第
1PLL回路2の分周器6の出力信号の周波数を1
とし、第2PLL回路8のそれを2とし、第3PLL回
路9のそれを3とすれば、入力端子1に周波数が
1のパイロツト信号が到来したとき第1PLL回路
2の位相比較器3において、前記パイロツト信号
と分周器6の出力信号とが比較され、第1PLL回
路2が前記パイロツト信号にロツクする。その
為、分周器6の出力信号は、第1同期検波回路7
に直交同期信号として印加され、前記パイロツト
信号が第1同期検波回路7で検波される。従つ
て、前記検波動作に応じた出力信号が第1出力端
子12に発生し、周波数1のパイロツト信号を受
信してる事が判別出来る。又、同様に周波数2の
パイロツト信号が到来したとき、第2PLL回路8
のループが動作し、第2同期検波回路10の第2
出力端子13に判別信号が得られる。
尚、各PLL回路のキヤプチヤレンジはそれぞ
れ異なつており、あるPLL回路の系が動作して
いる時に他の系が動作することは無い。
れ異なつており、あるPLL回路の系が動作して
いる時に他の系が動作することは無い。
(ハ) 考案が解決しようとする問題点
しかしながら、第2図の回路においては各
PLL回路に各々VCOが必要となり、それぞれ調
整を行なわなければならず、調整の複雑化を招く
という問題がある。一般にVCOの発振周波数は、
温度変化や経時変化更には振動等によつても影響
を受け、その値が変動する。その為、その調整に
は第2図に示す如く、各VCOに調整用の可変抵
抗及び精度の高いコンデンサが必要となる。又、
第2図の回路はIC(集積回路)化する際、外付回
路及びピン数の増加が起こるという問題もある。
PLL回路に各々VCOが必要となり、それぞれ調
整を行なわなければならず、調整の複雑化を招く
という問題がある。一般にVCOの発振周波数は、
温度変化や経時変化更には振動等によつても影響
を受け、その値が変動する。その為、その調整に
は第2図に示す如く、各VCOに調整用の可変抵
抗及び精度の高いコンデンサが必要となる。又、
第2図の回路はIC(集積回路)化する際、外付回
路及びピン数の増加が起こるという問題もある。
(ニ) 問題点を解決するための手段
本考案は、上述の点に鑑み成されたもので、
VCOと、該VCOの出力信号を分周するn個の分
周器と、該分周器の出力信号と入力端子からの入
力信号とを位相比較するn個の位相比較器と、該
位相比較器の出力信号中の不要高域成分を除去す
るn個のローパスフイルタとから成る事を特徴と
する。
VCOと、該VCOの出力信号を分周するn個の分
周器と、該分周器の出力信号と入力端子からの入
力信号とを位相比較するn個の位相比較器と、該
位相比較器の出力信号中の不要高域成分を除去す
るn個のローパスフイルタとから成る事を特徴と
する。
(ホ) 作用
本考案に依れば、あらかじめ到来が予想される
入力信号の周波数と等しい周波数の信号を単一の
VCOによつて複数個作成し、前記入力信号と位
相比較しているので、用意されたいずれかの
PLL系が前記入力信号に同期する様になる。
入力信号の周波数と等しい周波数の信号を単一の
VCOによつて複数個作成し、前記入力信号と位
相比較しているので、用意されたいずれかの
PLL系が前記入力信号に同期する様になる。
(ヘ) 実施例
第1図は、本考案の一実施例を示す回路図で、
14は異なつた周波数1,2,3の3つのパイロ
ツト信号が印加される入力端子、15はVCO、
16はVCO15の出力信号を1/n1分周し、周
波数が1の出力信号を発生する第1分周器、17
はVCO15の出力信号を1/n2分周し、周波数
が2の出力信号を発生する第2分周器、18は
VCO15の出力信号を1/n3分周し、周波数が
3の出力信号を発生する第3分周器、19は入力
端子14からのパイロツト信号と、第1分周器1
6の出力信号との位相比較を行なう第1位相比較
器、20は前記パイロツト信号と、第2分周器1
7の出力信号との位相比較を行なう第2位相比較
器、21は前記パイロツト信号と、第3分周器1
8の出力信号との位相比較を行なう第3位相比較
器、22,23及び24は第1乃至第3位相比較
器19,20及び21の各出力信号中から不要高
域成分を除去する第1乃至第3ローパスフイル
タ、26乃至28は第1乃至第3分周器16乃至
18の出力信号を90度移相して、前記パイロツト
信号の位相に一致させる移相回路、29乃至31
は第1乃至第3同期検波回路である。
14は異なつた周波数1,2,3の3つのパイロ
ツト信号が印加される入力端子、15はVCO、
16はVCO15の出力信号を1/n1分周し、周
波数が1の出力信号を発生する第1分周器、17
はVCO15の出力信号を1/n2分周し、周波数
が2の出力信号を発生する第2分周器、18は
VCO15の出力信号を1/n3分周し、周波数が
3の出力信号を発生する第3分周器、19は入力
端子14からのパイロツト信号と、第1分周器1
6の出力信号との位相比較を行なう第1位相比較
器、20は前記パイロツト信号と、第2分周器1
7の出力信号との位相比較を行なう第2位相比較
器、21は前記パイロツト信号と、第3分周器1
8の出力信号との位相比較を行なう第3位相比較
器、22,23及び24は第1乃至第3位相比較
器19,20及び21の各出力信号中から不要高
域成分を除去する第1乃至第3ローパスフイル
タ、26乃至28は第1乃至第3分周器16乃至
18の出力信号を90度移相して、前記パイロツト
信号の位相に一致させる移相回路、29乃至31
は第1乃至第3同期検波回路である。
次に、動作を説明する。今、入力端子14に周
波数1のパイロツト信号が到来したとすると、前
記パイロツト信号は第1乃至第3位相比較器19
乃至21に印加されるとともに、第1乃至第3同
期検波回路29乃至31に印加される。そして、
第1位相比較器19において周波数1の前記パイ
ロツト信号と第1分周器16からの周波数1の出
力信号との位相比較が行なわれ、その位相差に応
じた信号が第1ローパスフイルタ22を通過して
VCO15に印加される。この時、第2位相比較
器20においても、前記パイロツト信号と第2分
周器17からの周波数2の出力信号との位相比較
が行なわれる。しかしながら、互いの周波数が異
なる為に、その差に応じた信号は第2ローパスフ
イルタ23を通過出来ない。それ故、VCO15
は第2ローパスフイルタ23によつて制御されな
い。又、第3ローパスフイルタ24についても同
様である。
波数1のパイロツト信号が到来したとすると、前
記パイロツト信号は第1乃至第3位相比較器19
乃至21に印加されるとともに、第1乃至第3同
期検波回路29乃至31に印加される。そして、
第1位相比較器19において周波数1の前記パイ
ロツト信号と第1分周器16からの周波数1の出
力信号との位相比較が行なわれ、その位相差に応
じた信号が第1ローパスフイルタ22を通過して
VCO15に印加される。この時、第2位相比較
器20においても、前記パイロツト信号と第2分
周器17からの周波数2の出力信号との位相比較
が行なわれる。しかしながら、互いの周波数が異
なる為に、その差に応じた信号は第2ローパスフ
イルタ23を通過出来ない。それ故、VCO15
は第2ローパスフイルタ23によつて制御されな
い。又、第3ローパスフイルタ24についても同
様である。
従つて、第1位相比較器19、第1ローパスフ
イルタ22、VCO15、及び第1分周器16か
ら成る第1PLL回路が前記パイロツト信号にロツ
クされる。その結果、第1分周器16の出力信号
の周波数は、前記パイロツト信号の周波数と等し
くなり、前記出力信号の位相は、前記パイロツト
信号の位相と正確に90度ずれたものとなる。
イルタ22、VCO15、及び第1分周器16か
ら成る第1PLL回路が前記パイロツト信号にロツ
クされる。その結果、第1分周器16の出力信号
の周波数は、前記パイロツト信号の周波数と等し
くなり、前記出力信号の位相は、前記パイロツト
信号の位相と正確に90度ずれたものとなる。
第1分周器16の出力信号は、移相回路26を
通過して90度移相され、その位相は前記パイロツ
ト信号の位相と一致させられる。そして、前記出
力信号は第1同期検波回路29に同期信号として
印加され、前記パイロツト信号が第1同期検波回
路29で検波される。その為、第1出力端子32
には「H」レベルの出力信号が発生し、周波数1
のパイロツト信号を受信している事が判別され
る。尚、この場合、第2及び第3同期検波回路3
0及び31においては周波数が異なる為にそのビ
ート成分が発生するだけでいずれの判別も行なわ
れない。
通過して90度移相され、その位相は前記パイロツ
ト信号の位相と一致させられる。そして、前記出
力信号は第1同期検波回路29に同期信号として
印加され、前記パイロツト信号が第1同期検波回
路29で検波される。その為、第1出力端子32
には「H」レベルの出力信号が発生し、周波数1
のパイロツト信号を受信している事が判別され
る。尚、この場合、第2及び第3同期検波回路3
0及び31においては周波数が異なる為にそのビ
ート成分が発生するだけでいずれの判別も行なわ
れない。
次に周波数2のパイロツト信号が到来した場合
も、前述の場合と同様に、第2位相比較器20、
第2ローパスフイルタ23、VCO15、及び第
2分周器17から成る第2PLL回路が前記パイロ
ツト信号にロツクされる様になる。そして前記パ
イロツト信号と周波数が等しく、位相が一致した
信号が第2同期検波回路30に印加され、前記パ
イロツト信号が第2同期検波回路30で検波され
る。従つて、第2出力端子33には「H」レベル
の出力信号が発生し、周波数2のパイロツト信号
を受信している事が判別される。
も、前述の場合と同様に、第2位相比較器20、
第2ローパスフイルタ23、VCO15、及び第
2分周器17から成る第2PLL回路が前記パイロ
ツト信号にロツクされる様になる。そして前記パ
イロツト信号と周波数が等しく、位相が一致した
信号が第2同期検波回路30に印加され、前記パ
イロツト信号が第2同期検波回路30で検波され
る。従つて、第2出力端子33には「H」レベル
の出力信号が発生し、周波数2のパイロツト信号
を受信している事が判別される。
ところで、第1図の回路において各ローパスフ
イルタの通過帯域を各々の中心周波数に応じて設
定すれば、各ローパスフイルタのキヤプチヤレン
ジを互いに等しく出来る。従つて、各パイロツト
信号の周波数に対してキヤプチヤレンジが等しい
PLL回路を得る事が出来、安定な動作を行なう
事が出来る。
イルタの通過帯域を各々の中心周波数に応じて設
定すれば、各ローパスフイルタのキヤプチヤレン
ジを互いに等しく出来る。従つて、各パイロツト
信号の周波数に対してキヤプチヤレンジが等しい
PLL回路を得る事が出来、安定な動作を行なう
事が出来る。
(ト) 考案の効果
以上述べた如く、本考案に依れば1つのVCO
を使用するだけで異なつた周波数を持つ複数の入
力信号に同期するPLL回路を提供出来る。その
為、1つのVCOの発振周波数を調整するだけで
済み、調整の簡略化、IC化に際しての外付回路
の増加を防止するとともにピン数の削減を計るこ
とが出来る。又、実施例の如く90度移相回路及び
同期検波回路を接続すれば、どの周波数の信号を
受信しているか判別する事が出来る。
を使用するだけで異なつた周波数を持つ複数の入
力信号に同期するPLL回路を提供出来る。その
為、1つのVCOの発振周波数を調整するだけで
済み、調整の簡略化、IC化に際しての外付回路
の増加を防止するとともにピン数の削減を計るこ
とが出来る。又、実施例の如く90度移相回路及び
同期検波回路を接続すれば、どの周波数の信号を
受信しているか判別する事が出来る。
第1図は、本考案の一実施例を示す回路図、及
び第2図は従来のPLL回路を示す回路図である。 14……入力端子、15……VCO、16乃至
18……分周器、19乃至21……位相比較器、
22乃至24……ローパスフイルタ。
び第2図は従来のPLL回路を示す回路図である。 14……入力端子、15……VCO、16乃至
18……分周器、19乃至21……位相比較器、
22乃至24……ローパスフイルタ。
Claims (1)
- VCOと、該VCOの出力信号を分周するn個の
分周器と、該分周器の出力信号と入力端子からの
入力信号とを位相比較するn個の位相比較器と、
該位相比較器の出力信号中の不要高域成分を除去
し、直流電圧を発生するn個のローパスフイルタ
とから成り前記ローパスフイルタの出力信号に応
じて前記VCOの発振周波数を制御する様にした
事を特徴とするPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14446886U JPH0528829Y2 (ja) | 1986-09-19 | 1986-09-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14446886U JPH0528829Y2 (ja) | 1986-09-19 | 1986-09-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6349831U JPS6349831U (ja) | 1988-04-04 |
JPH0528829Y2 true JPH0528829Y2 (ja) | 1993-07-23 |
Family
ID=31055099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14446886U Expired - Lifetime JPH0528829Y2 (ja) | 1986-09-19 | 1986-09-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0528829Y2 (ja) |
-
1986
- 1986-09-19 JP JP14446886U patent/JPH0528829Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6349831U (ja) | 1988-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0644657B1 (en) | Phase-locked oscillator circuit | |
JPH0528829Y2 (ja) | ||
EP0176703B1 (en) | Intermediate frequency signal processing circuit | |
JPH0879013A (ja) | パイロット信号検出用のスイッチドキャパシタ帯域通過フィルタ | |
JPS6124380A (ja) | テレビ音声多重信号検波用pll回路 | |
JPS60134525A (ja) | 同期信号回路 | |
JPH08125884A (ja) | Pll回路 | |
JP2735210B2 (ja) | Fmステレオ復調装置 | |
JPS6348997Y2 (ja) | ||
JPH0422575Y2 (ja) | ||
JPS6336688B2 (ja) | ||
JPH0614713B2 (ja) | Afc回路 | |
JPH02206916A (ja) | 位相同期用クロツク切替型位相同期発振回路 | |
JPH03113975A (ja) | クロック発生回路 | |
JPH0685803A (ja) | クロック切替回路 | |
JPH0669912A (ja) | 位相同期発振器 | |
JPH07123340A (ja) | テレビジョン音声多重放送の判別システム | |
JPS5833735B2 (ja) | Fmステレオ復調回路 | |
JPH10261956A (ja) | クロック生成回路 | |
JPH0575590A (ja) | 同期クロツク生成回路 | |
JPH03112205A (ja) | Fm復調器 | |
JPH036196A (ja) | クロック発生装置 | |
JPS645493B2 (ja) | ||
JPH0362681A (ja) | 映像信号クランプ回路 | |
JPH02192319A (ja) | フェーズロックドループ回路 |