JPH0340972B2 - - Google Patents

Info

Publication number
JPH0340972B2
JPH0340972B2 JP58120419A JP12041983A JPH0340972B2 JP H0340972 B2 JPH0340972 B2 JP H0340972B2 JP 58120419 A JP58120419 A JP 58120419A JP 12041983 A JP12041983 A JP 12041983A JP H0340972 B2 JPH0340972 B2 JP H0340972B2
Authority
JP
Japan
Prior art keywords
clock pulse
filter
component
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58120419A
Other languages
English (en)
Other versions
JPS5923614A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS5923614A publication Critical patent/JPS5923614A/ja
Publication of JPH0340972B2 publication Critical patent/JPH0340972B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0642—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being arbitrary or irrational

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Complex Calculations (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Amplifiers (AREA)
  • Stereophonic System (AREA)

Description

【発明の詳細な説明】 Ａ 発明の背景 Ａ(1) 発明の分野 本発明は時間離散入力信号のサンプリング周波
数をfiからfuに減らすためのデシメイシヨンフイ
ルタ回路（decimation filter arrangement）に
関するものである。この入力信号は入力サンプリ
ング周波数fiで生起する入力信号の系列により形
成されるものである。この入力信号は出力サンプ
リング周波数fuで生起する出力成分の系列から成
る時間離散出力信号に変換される。入力信号又は
出力信号の成分とは所定の瞬時における（アナロ
グ）信号の大きさを特徴づける量を意味するもの
と理解すべきである。この量は予じめ定められた
時間間隔での何らかの値、又は複数個の離散値だ
けをとることができる。後者の場合は、信号は普
通デイジタル信号と呼ばれ、成分は通常いくつか
のビツトを具える符号語（コードワード）により
表わされる。
Ａ(2) 従来技術の説明 上述したタイプの回路は既に何年も前から知ら
れている。更に情報を得るためには、簡単にする
ためＤ段の参照文献１、２、３及び４を参照され
たい。これらの参照文献から判かることである
が、このような回路は出力サンプリング周波数が
入力サンプンリング周波数の有理数部１／Ｍであ
る（即ち、fu＝fi／Ｍ、但し、Ｍは整数）出力信
号を出力する。
デシメイシヨンフイルタ回路の実際の構造は、
例えば、参照文献３に詳細に記載されている。既
知の回路の動作の鮮明な像を得るために、以后入
力信号の第ｑ成分をｘ（ｑ）（ｑ＝…−２、−１、
０、１、２、３、…）で表わし、出力信号の第ｎ
番成分をｙ（ｎ）（ｎ＝…、−２、−１、０、１、
２、３、…）で表わす。この従来技術のデシメイ
シヨンフイルタ回路は入力信号のＮ個の順次の入
力信号の成分を蓄わえるための信号記憶装置を具
える。加えて、これはＮ個のフイルタ係数を具え
る一群のフイルタ係数を蓄わえる係数記憶装置を
具える。こゝで第ｍ番のフイルタ係数をａ（ｍ）
（ｍ＝０、１、２、…Ｎ−１）で表わす。この一
群のフイルタ係数はFIRフイルタの有限個のイン
パルス応答を表わす。乗算回路では、信号記憶装
置に蓄わえられているＮ個の入力成分に各々関連
するフイルタ係数が乗算され、これにより得られ
るＮ個の積が一つに加え合わされる。これにより
得られる和成分が出力成分を表わす。一層詳しく
云えば、フイルタ回路の第ｎ番出力成分ｙ（ｎ）
と入力成分との間の関係を数学的に次のように表
わすことができる。
ｙ（ｎ）＝N-1 〓n=0 ｘ（nM−ｍ）・ａ（ｍ） (1) 上式(1)から結論されることは、縮少因子Ｍは整
数だけに限られる。蓋し、さもないとnM−ｍが
整数ではなく、ｘ（ｑ）はｑが整数値の時だけ定
義されるからである。
注意すべきことは、有理数L/M（但し、Ｌ及
びＭは整数）でサンプリング周波数が変化するこ
とは、縮少因子Ｍを有するデシメイシヨンフイル
タ回路に従続して補間因子Ｌを有する補間フイル
タ回路を設けることにより実現できることであ
る。これは参照文献１及び３に詳細に記載されて
いる。なお、参照文献４は殊に効率の良い態様で
有理数因子L/Mでのサンプリング周波数の変化
を実現できるデシメイシヨンフイルタ回路を記載
している。
しかし、実際には信号のサンプリング周波数が
無理数の因子（例えば、１／√２）で変化しなけ
ればならない状況があることも判明している。こ
のような状態は、例えば、デイジタルチユーナ、
デイジタルテープレコーダ、デイジタルピツク−
アツプ装置等で相互に連結できねばならないデイ
ジタルオーデイオ装置で生ずる。実際には、これ
らのデイジタルオーデイオ装置は各々所要のサン
プリングパルスを発生する自分自身のクロツクパ
ルス発生器を具える。而して、クロツクパルス発
生器の周波数は絶対に互に正確に等しくあつては
ならず、実際にも互に等しくすることはできな
い。しかし、これらのデイジタルオーデイオ装置
を互に協動させるためには、第１の装置により第
２の装置に加えられるデイジタル信号のサンプリ
ング周波数を第２の装置のサンプリング周波数に
適合させる必要がある。
Ｂ 発明の要旨 本発明の目的は入力信号のサンプリング周波数
を無理数因子Ｒ（但し、Ｒ＜１）だけ縮少し、出
力サンプリング周波数fuがfu＝Rfiに等しい出力信
号を得るデシメイシヨンフイルタ回路を提供する
にある。
この目的で本発明に係るデシメイシヨンフイル
タ回路は (a) 入力信号を受け取るためのフイルタ入力端子
と、 (b) 速度fiで第１のクロツクパルスki（ｑ）を生成
するための第１の手段と、 (c) 速度foで第２のクロツクパルスau（ｎ）、ｎ＝
…−２、−１、０、１、２、…を生成するため
の第２の手段と、 (d) Ｎを予じめ定められた整数とした時、Ｎ個の
フイルタ係数を具える一群のフイルタ係数を生
成するための係数発生器であつて、この係数発
生器が第１と第２のクロツクパルスにより制御
され、 (d1) 第１と第２のクロツクパルスが加えられ、
各第ｎ番の第２のクロツクパルスに応答して
偏移成分doを生成し、この偏移成分doの大き
さが、この第ｎ番の第２のクロツクパルスと
直前又は直后の第１のクロツクパルスとの間
の時間間隔（Tad（ｎ））と、２個の順次の第
１のクロツクパルス間の時間間隔（Ti）との
間の比に比例する（０≦do≦１）手段と、 (d2) 偏移成分doに応答してＮ個のフイルタ係数
を生成し、第ｍ番（ｍ＝０、１、２、…、Ｎ
−１）のフイルタ係数がao（ｍ）＝ｈ〔（do＋
ｍ）V0〕に等しく、こゝで関数ｈ（ｖ）が
FIR−フイルタのインパルス応答を表わし、
ｖが間〓−∽＜ｖ＜∽内の連続変数であつ
て、V0が予じめ定められた定数である手段
と を具える係数発生器と、 (e) フイルタ出力端子と係数発生器とに結合さ
れ、第ｎ番の第２のクロツクパルスに応答して
Ｎ個の順次の入力成分ｘ（ｒ−ｍ）が加えられ、
こゝでｒが整数を表し、またＮ個のフイルタ係
数ao（ｍ）が加えられ、前記Ｎ個の入力成分ｘ
（ｒ−ｍ）の各々に関連するフイルタ係数ao
（ｍ）が乗算される乗算回路と、 (f) 乗算回路により生成されたＮ個の積ao（ｍ）・
ｘ（ｒ−ｍ）を一緒に加え合わせる加算回路と
を具える。
このデシメイシヨンフイタ回路の第ｎ番出力
成分ｙ（ｎ）と入力成分との間の関係は、今度
は数学的に次のように表わすことができる。
ｙ（ｎ）＝N-1 〓n=0 ｘ（ｒ−ｍ）・ao（ｍ） (2) 式(1)から明らかなように、従来技術のデシメイ
シヨンフイルタ回路では出力成分ｙ（ｎ）を計算
するのに何時も同じ群のフイルタ係数が使用され
る。これに対し、本発明に係るデシメイシヨンフ
イルタ回路では、この一群のフイルタ係数が出力
成分から出力成分へと連続的に変化する。この一
群のフイルタ係数は偏移成分doにより特徴づけら
れる。
Ｃ 実施例の説明 Ｃ(1) 論理的背景 第１図は時間離散フイルタの構造を略式図示し
たものである。この時間離散フイルタは処理回路
１と係数発生器２とを具える。この係数発生器２
は一群のフイルタ係数を発生するが、この群はＮ
個のフイルタ係数を含む。以后Ｎ＝４と仮定し、
群は４個のフイルタ係数ａ（０）、…、ａ(3)を含む
ものとする。今の場合これらのフイルタ係数は
各々別個の導線を介して処理回路１に加えられ
る。この処理回路はまた入力サンプリング周波数
fiで生起する入力成分ｘ（ｑ）、ｑ＝…−２、−１、
０、１、２…の系列により形成された時間離散入
力信号も受け取る。この入力成分とフイルタ係数
とに応答して処理回路１は出力サンプリング周波
数fuで生起する出力成分ｙ（ｎ）、ｎ＝…−２、−
１、０、１、２、…の系列により形成される時間
離散出力信号を生ずる。正規の時間離散フイルタ
ではfi＝fuである。しかし、処理回路はfu＞fiのよ
うな構造又はfu＜fiのような構造にすることもで
きる。fu＞fiの場合はこの時間離散フイルタは補
間フイルタ回路を表わす。fu＜fiの場合はこれは
デシメイシヨン（decimtion）フイルタ回路を表
わす。
しかし、全てのこれらの場合において、出力成
分（ｎ）を計算するためにはＮ（＝４）の順次の
入力成分ｘ（ｒ−ｍ）ｍ＝０、１、２、３、（＝Ｎ
−１）から成る一群の入力成分を選択しなければ
ならないこと、これらの入力成分に関連フイルタ
係数ａ（ｍ）を乗算し、これにより４個の積ｘ（ｒ
−ｍ）・ａ（ｍ）を得ることが成立する。これらの
４個の積の数学的和は出力成分を表わす。一般に
知られているようにフイルタ係数ａ（ｍ）は予じ
め定められたインパルス応答のサンプルを表わ
す。デシメイシヨンフイルタ回路を正しく理解で
きるようにするために、記憶をとりもどすように
所望のインパルス応答のフイルタ係数をどのよう
にして導き出すかについて以下に短く述べる。
この目的で第２図は第１図の時間離散フイルタ
の論理的モデルを示す。このモデルでは時間離散
フイルタは「アナログ」フイルタ３にサンプリン
グ装置４が続くものによつて表わされる。クロツ
ク信号ｕ（ｔ）は周波数fuでこのサンプリング装
置４に加えられる。フイルタ３はインパルス応答
ｈ（ｖ）を有するが、これはｖの全ての値に対し
規定されるものゝ有限な間隔でゼロに等しくない
値をとることができるだけである。このフイルタ
３はそれ故時々FIRフイルタ（Finite Inpulse
Response フイルタ）と呼ばれる。こゝでフイ
ルタ３のインパルス応答は間隔０＜ｖ＜Vgでゼ
ロに等しくないものと仮定する。但し、Vgは
Ｎ／fi＝NTiに比例する。更にこのインパルス応
答は第３図に示した形状を有し、第４図のＡに示
すように瞬時tki（ｑ）で入力成分ｘ（ｑ）が生起す
るものと仮定する。こうするとtki（ｑ）−tki（ｑ−
１）＝Tiが成立する。このような入力成分ｘ（ｑ）
に応答してフイルタ３は出力信号yx（ｑ）（ｔ）
を出力する。この出力信号は個別出力信号と呼ば
れ、次式で定義される。
yx（ｑ）（ｔ）＝ｘ（ｑ）・ｈ〔（
ｔ−tki(q)）Vg／（4Ti）〕(3) 式(3)で示されているように、各個別出力信号は
入力成分と補助信号との積に等しく、この補助信
号は時間的にずらされたインパルス応答の変形物
により形成される。これの補助信号のいくつか、
即ちｑ＝−３、−２、−１、０、１、２を第４図の
Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉに示してある。フイルタ
３の実際の出力ｙ（ｔ）は全ての個別出力信号の
数学的和により形成される。
サンプリング装置４ではこの出力信号ｙ（ｔ）
がクロツク信号ｕ（ｔ）により決まる瞬時におい
てサンプリングされる。出力信号ｙ（ｔ）をサン
プリングすることは勿論個別信号をサンプリング
し、このようにして得られた信号を共に加えるこ
とに等価である。クロツク信号ｕ（ｔ）は第４図
のＢに示すように速度fiで瞬時tso(o)において生ず
るクロツクパルスsu（ｎ）の系列により形成され
る。第４図から判かるように、このような瞬時に
おいて４個の個別信号だけがゼロに等しくない。
例えば瞬時ｔ＝tsu(1)の場合に次式が成立する。
yx(-2)（tsu(1)）＝ｘ（−２）・ｈ〔（tsu(1)−tk
i(-2)）Vg／（4Ti）〕 yx(-1)（tsu(1)）＝ｘ（−１）・ｈ〔（tsu(1)−tk
i(-1)）Vg／（4Ti）〕 yx(0)（tsu(1)）＝ｘ（０）・ｈ〔（tsu(1)−tki(0
)）Vg／（4Ti）〕 yx(1)（tsu(1)）＝ｘ(1)・ｈ〔（tsu(1)−tki(1)）
Vg／（4Ti）〕(4) こゝでクロツクパルスsu（ｎ）と直前の入力成
分との間の距離をTsdで表わし、商Vg／ＮをV0で
表わせば、式(4)は次のように変わる。
yx(-2)（tsu(1)）＝ｘ（−２）・〔（Ts
d＋3Ti）V0／Ti〕 yx(-1)（tsu(1)）＝ｘ（−１）・〔（Ts
d＋2Ti）V0／Ti〕 yx(0)（tsu(1)）＝ｘ（０）・ｈ〔（Tsd
＋Ti）V0／Ti〕 yx(1)（tsu(1)）＝ｘ（１）・ｈ〔（Tsd
＋Ti）V0／Ti〕(5) こうなると４個の量ｈ〔（Tsd＋mTi）V0／Ti〕
ｍ＝０、１、２、３が前述したフイルタ係数を表
わす。こゝで出力サンプリング周波数fuはfiの有
理数部とすると、これはfsuと呼ばれ、これに対
し、Ｍを１を含む整数としてfsu＝fi／Ｍが成立す
る。この場合時間間隔Tsdは各クロツクパルスsu
（ｎ）につき同じであり、各出力成分を計算する
ために４個のフイルタ係数の同じ系列を使用でき
る。
fuがfiの有理数部でない時は状況は完全に異な
る。この場合出力サンプリング周波数はfauと呼
ばれる。以下にこれから結論されることを一層詳
細に述べる。クロツクパルスau（ｎ）は速度fauで
サンプリング装置４に加えられるものと仮定す
る。この場合、例えば、Ｑをいくつかの整数とし
てfau＝fi／Ｑ√２が成立する。これらのクロツク
パルスは瞬時tau(o)で生起するが、これらのクロツ
クパルスのいくつかをＱ＝１の場合につき第４図
の時間線図のＣに示した。こゝでクロツクパルス
au（ｎ）が生起する瞬時tau(o)と直前の入力成分が
生起する瞬時との間に位置する時間間隔をTad(o)
で表わしてある。図Ｃから見られるようにTad(o)
は一定ではなく、クロツクパルスからクロツクパ
ルスへと異なつている。これはまた種々の補助信
号の出力成分への寄与を出力成分から出力成分へ
と異ならしめる。周波数fiは一定量ではなく、音
響装置から音響装置へと異なるから、偏移成分と
称され、次式 do＝Tad(o)／Ti (6) で定義される量doを導入するのが有効である。
こゝで第ｎ番クロツクパルスau（ｎ）の直前に第
ｑ番入力成分ｘ（ｑ）が生起するものと仮定する。
こうすると瞬時tau(o)において次式が成立する。
yx(q-4)（tau(o)）＝０ yx(q-3)（tau(o)）＝ｘ（ｑ−３）
・ｈ〔（do＋３）V0〕 yx(q-2)（tau(o)）＝ｘ（ｑ−２）
・ｈ〔（do＋２）V0〕 yx(q-1)（tau(o)）＝ｘ（ｑ−１）
・ｈ〔（do＋１）V0〕 yx(q)（tau(o)）＝ｘ（ｑ）・ｈ（doV0） こうすると量ｈ〔（do＋ｍ）V0〕、ｍ＝０、１、
２、３はフイルタ係数を表わし、これは第ｎ番ク
ロツクパルスau（ｎ）に応答して係数発生器２に
より作らねばならない。以后この量をao（ｍ）で
表わす。
従つて、 ao（ｍ）＝ｈ〔（do＋ｍ）V0〕 (7) 実際にどのようにしてこれを全て実行できるか
を更に以下のＣ(2)部で述べる。
Ｃ(2) いくつかの実施例 第５図はデシメイシヨンフイルタ回路の一実施
例を略式図示したものである。この信号処理回路
はフイルタ入力端子１００１を有し、このフイル
タ入力端子１００１に速度fiで時間離散入力信号
の入力成分ｘ（ｑ）、ｑ＝…−２、−１、０、１、
２、…が加えられる。この入力端子にＮ−１個
（本例では３個）のシフトレジスタ要素１００２
（．）で形成されるシフトレジスタ１００２が接続
される。入力成分はこれらの３個のシフトレジス
タ要素の各々に蓄わえることができる。このシフ
トレジスタでは入力成分が速度fiでシフトさせら
れる。
フイルタ入力端子１００１とシフトレジスタ要
素１００２（．）の出力端子とをスイツチ（略式
図示しただけである）１００３（．）を介して記
憶要素１００４（．）の入力端子に接続する。上
記スイツチはクロツクパルス発生器５により発生
させられるクロツクパルスau（ｎ）により同時に
制御させられる。このようなクロツクパルスが発
生する度毎にシフトレジスタ要素１００２（．）
の内容が関連する記憶要素１００４（．）に転送
させられ、その瞬時にフイルタ入力端子１００１
に加えられた入力成分が記憶要素１００４（０）
に転送させられる。第５図はクロツクパルスau
（ｎ）が生起した瞬時において、入力成分ｘ（ｑ）
がフイルタ入力端子１００１に存在しており、シ
フトレジスタ要素１００２（．）には夫々の入力
成分ｘ（ｑ−１）、ｘ（ｑ−２）、ｘ（ｑ−３）が存
在していた状況を示している。
この時記憶要素１００４（．）に存在する入力
成分ｘ（ｑ−ｍ）、ｍ＝０、１、２、３には乗算回
路１００５において関連するフイルタ係数ao（ｍ）
が乗算される。この目的のためこの乗算回路１０
０５は４個の乗算器１００５（．）を具え、これ
らの乗算器１００５（．）の各々は入力成分ｘ（ｑ
−ｍ）と関連するフイルタ係数ao（ｍ）とを受け
取る。このようにして各乗算器は積ｘ（ｑ−ｍ）・
ao（ｍ）を出力する。
クロツクパルスau（ｎ）に応答して乗算器によ
り生成した４個の積は加算回路１００６において
一緒に加算させられる。これにより出力信号の出
力成分ｙ（ｎ）を表わす和成分が生成する。
４個のフイルタ係数ao（ｍ）は係数発生器２で
生成されるが、この係数発生器２はクロツクパル
ス発生器５により作られたクロツクパルスau
（ｎ）により制御される。係数発生器２はまた速
度fiで生ずるクロツクパルスki（ｑ）を受け取る。
図示した例ではこれらを最后に述べたクロツクパ
ルスki（ｑ）はクロツクパルス発生器６により発
生させられるが、これらのクロツクパルスki（ｑ）
は瞬時tki(q)において生ずるものと仮定する。入力
成分もこの瞬時tki(q)において生ずる（第４図Ａ参
照）。これらのクロツクパルスki（ｑ）は入力成分
ｘ（ｑ）を供給する音響装置により供給すること
も考える。
以前の段で述べたようにフイルタ係数ao（ｍ）
はインパルス応答ｈ（ｖ）により決まるだけでな
く、時間間隔Tad(o)間の関係を示す偏移成分doに
よつても決められる。時間間隔Tad(o)はクロツク
パルスau（ｎ）が生起する瞬時tau(o)と、直前のク
ロツクパルスki（．）が生起する瞬時との間の時間
間隔であり、時間間隔Tiは２個の順次のクロツク
パルスki（．）間の時間間隔である。殊に効率の良
い方法でこの偏移成分doを計算し、これに基づい
て所望のフイルタ係数を計算する係数発生器２を
第６図に示す。これはデイジタルとすると好適で
あるが、のこぎり波発生器２００１を具える。こ
ののこぎり波発生器２００１は周期がTau＝１／
fauの周期的なアナログののこぎり波状信号のデ
イジタルに符号化されたサンプルを速度fiで生ず
る。特定の場合を考察するために、第６図に示し
たように、こののこぎり波発生器２００１はクロ
ツクパルスau（ｎ）により制御されるのこぎり波
発生器２００１（１）を有するようにしうる。こ
ののこぎり波発生器２００１（１）は第７図のＡ
に示した、値＋Ｅと−Ｅとの間で変化し、クロツ
クパルスau（ｎ）が生ずる瞬時において値が突然
＋Ｅから−Ｅに変わるアナログののこぎり波状信
号を出力する。なおこれらのクロツクパルスau
（ｎ）は再度第７図のＢに示した。
このようにして得られたアナログののこぎり波
状信号はその後でサンプリング装置２００１
（２）に加えられ、そこでクロツクパルスki（．）
が生起する瞬時と一致する瞬時tki（．）においてサ
ンプリングされる。完璧ならしめるため、これら
の瞬時は第７図のＣに再度示した。このサンプリ
ング装置は今度は第７図のＡに矢印で示した信号
サンプルｓ（．）を作る。今度は偏移成分がどのよ
うにして決めることができるかを更に第７図につ
き説明する。
クロツクパルスau（ｎ）は２個の順次のクロツ
クパルスki（ｑ−１）とki（ｑ）との間に生ずるも
のとし、Tiをこれらの２個のクロツクパルス間の
時間間隔とする。クロツクパルスau（ｎ）とクロ
ツクパルスki（ｑ）との間の時間間隔が索してい
た時間間隔Tad(o)である。更に夫々瞬時tki(q-1)と
tki(q)とにおいてとられたのこぎり波状信号の信号
サンプルが夫々ｓ（ｑ−１）とｓ（ｑ）とに等しい
ものと仮定する。こうすると面積測定法から次の
ことが結論される。
Tad(o)：（Ti−Tad(o)） ＝（Ｅ−ｓ（ｑ−１））：（Ｅ−｜ｓ（ｑ）｜） (8) 従つて、 do＝Tad(o)／Ti＝Ｅ−ｓ（ｑ−１）／（Ｅ−ｓ（ｑ−１
））＋（Ｅ−｜ｓ（ｑ）｜）＝Ｅ−ｓ（ｑ−１）／０（
ｑ）(9) この式(9)から明らかなように、doはのこぎり波
状信号の信号サンプルの寸法により完全に決めら
れる。第６図に更に示されるように、この目的で
これらの信号サンプルｓ（．）は２個のシフトレジ
スタ要素２００２及び２００３の縦続接続回路
と、シフトレジスタ要素２００４とに加えられ
る。これらのシフトレジスタ要素には既知の態様
で速度fiで生起するクロツクパルスが加えられ
る。信号サンプルＳ（．）はまたゼロ交差検出回路
２００５にも加えられるが、このゼロ交差検出回
路２００５は信号サンプルｓ（ｑ）が負の極性を
有し、先行する信号サンプルｓ（ｑ−１）が正の
極性を有する度毎に検出パルスを生ずる。この検
出パルスは２個の他のシフトレジスタ要素２００
６及び２００７のクロツクパルス入力端子に加え
られる。これらのシフトレジスタ要素２００６及
び２００７の信号入力端子は、夫々、シフトレジ
スタ要素２００３及び２００４の信号出力端子に
接続される。そしてこの検出パルスに応答してシ
フトレジスタ要素２００６及び２００７の内容
は、夫々、ｓ（ｑ−１）及びｓ（ｑ）に等しくな
る。次に減算回路２００８及び２００９でこれら
の信号サンプルの絶対値が数値Ｅから減算され
る。これにより得られる差成分は加算回路２０１
０で一緒に加算され、除算段２０１１で減算回路
２００８により供給される差成分をこのようにし
て得られた和成分０（ｑ）で除算される。そして、
これにより得られる偏移成分doを計算回路２０１
２（例えば、マイクロコンピユータ）に加えられ
る。計算回路２０１２は、doの所定の値で、４個
の独立変数ｖ＝（do＋ｍ）V0（但し、ｍ＝０、１、
２、３）についての関数ｈ（ｖ）の４個の値を計
算するように配置されている。これにより得られ
る４個の関数値ｈ〔（do＋ｍ）V0〕が４個のフイ
ルタ係数ao（ｍ）を表わす。
Ｃ(3) 特別な実施例 第６図に示した実施例の係数発生器ではインパ
ルス応答ｈ（ｖ）の形状については一切制限を課
されていないから、偏移成分doから出発して４個
のフイルタ係数を計算するためにマイクロコンピ
ユータ２０１２を必要とする。しかし、或る場合
にはマイクロコンピユータを使用することを必要
としない。これは、例えば、インパルス応答が第
８図に示したような波形を有し、次のように定義
される場合である。
ｈ（ｖ）＝０ ｖ≦０及び≧2V0 ｈ（ｖ）＝ｖ ０＜ｖ≦V0 ｈ（ｖ）＝2V0−ｖ V0＜ｖ＜2V0 (10) 式(7)を用いるとこれから次のことが結論される ao（０）＝doV0 ao(1)＝（１−do）V0 ao(2)＝０ ao(3)＝０ （11） こうすると式(9)からdoが導びかれ、次式が成立
する。
１−do＝Ｅ−｜ｓ（ｑ）｜／
（Ｅ−ｓ（ｑ−１）＋（Ｅ−｜ｓ（ｑ）｜）＝Ｅ−｜ｓ
（ｑ）｜／０（ｑ） 異なるようにおくと、因子（１−do）が減算回
路２００９（第６図参照）の出力信号を加算回路
２０１０で作られる和成分０（ｑ）により除算す
ることにより得られる。完璧ならしめるため、こ
れを第９図に略式図示する。この第９図に示され
ているように、減算回路２００９の出力信号を除
算段２０１３に加える。除算段２０１３は加算回
路２０１０から和成分０（ｑ）をも受け取る。２
段の除算段２０１１及び２０１３の出力成分に乗
算段２０１４及び２０１５で一定の因子V0を乗
算する。
この場合は和成分０（ｑ）がdo及び１−doの両
方に存在するから、次の手順を進めることができ
る。先ず、フイルタ係数を以下のように選ぶ。
ao（０）＝Ｅ−ｓ（ｑ−１） ao(1)＝Ｅ−｜ｓ（ｑ）｜ ao(2)＝０ ao(3)＝０ この時加算回路１００６（第５図参照）は出力
成分y′（ｍ）を供給する。これらの出力成分を乗
算回路に加え、こゝでV0／０（ｑ）を乗算する。
この結果所望の出力成分ｙ（ｍ）が得られる。
第６図に示した係数発生器では、アナログのの
こぎり波状の信号をサンプリングすることにより
信号サンプルｓ（ｑ）を得ている。これに対し第
１０図には完全にデイジタル式にこれらの信号サ
ンプルを発生するのこぎり波発生器が示されてい
る。これはＤフリツプフロツプ２００１（４）を
含む入力回路を具備している。このＤフリツプフ
ロツプのＤ入力端子は連続して論理値「１」を受
け取る。クロツク入力端子CLはクロツクパルス
au（ｎ）を受け取り、リセツト入力端子Ｒはリセ
ツト信号を受け取る。このＤフリツプフロツプ２
００１（４）のＱ出力端子はＤフリツプフロツプ
２００１（５）のＤ入力端子に接続する。このＤ
フリツプフロツプ２００１（５）のクロツクパル
ス入力端子CLにはクロツクパルスki（ｑ）が加え
られる。フリツプフロツプ２００１（５）のＱ出
力端子に生起するパルスとインバータ２００１
（６）で反転させられたクロツクパルスki（ｑ）と
をNANDゲート２００１（７）に加え、NAND
ゲート２００１（７）の出力パルスをリセツトパ
ルスとしてＤフリツプフロツプ２００１（４）の
リセツト入力端子Ｒに加える。２個のＤフリツプ
フロツプにより形成されるこの入力回路は、例え
ば、シグネテイクス社により市販されている
「74、シリーズ」の双対Ｄフリツプフロツプとす
ることができる。Ｄフリツプフロツプ２００１
（５）の出力パルスはデイジタル形式で作られた
フエーズロツクドループ（PLL）に加えられる。
このフエーズロツクドループは計数レンジが０〜
2Eであるアツプ−ダウンカウンタ２００１（８）
を具える。Ｄフリツプフロツプ２００１（５）出
力パルスはこのカウンタ２００１（８）のアツプ
計数入力端子（＋）に加える。このカウンタ２０
０１（８）の計数位置は時間間隔Tiで減算回路２
００１（９）を介してデイジタルの低域フイルタ
２００１（１０）に加えられる。減算回路２００
１（９）では計数位置から基準数REFが減算さ
れる。この基準数REFは、例えば、カウンタ２
００１（８）のレンジ（2E）の半分(E)に等しい。
低域フイルタ２００１（１０）は帯域幅が１Hz
以下であるが、速度fiで出力成分ｐ（ｑ）を出力
する。これらの出力成分ｐ（ｑ）は加算器２００
１（１１）と、遅延時間がTiに等しい遅延回路綱
２００１（１２）とにより形成される累算器に加
えられる。加算器１００１（１１）は夫々ｃ及び
ｅという符号を付された２個の出力端子を有す
る。出力端子ｃには加算器により形成されるワー
ドの（最上位の）桁上げビツトが生起し、このワ
ードの残りのビツトが出力端子ｅに生起する。出
力端子ｃはアツプ−ダウンカウンタ２００１
（８）のダウン計数入力端子（−）に接続され、
出力端子ｅに現われる信号がのこぎり波発生器の
出力を現わす。
Ｃ(4) 終りの言葉 １ 第１図及び第５図に示した実施例では、係数
発生器２が同時に４個のフイルタ係数を生成す
るような構造のものと仮定されていた。しか
し、この係数発生器が第６図でとられたように
マイクロコンピユータを具えるならば、フイル
タ係数は、正規の言葉で云つて、順次に供給さ
れる。この場合は、例えば、参照文献５の９・
２章で述べられているように、第５図に示した
記憶要素１００４（．）を互に結合して循環シ
フトレジスタを得るようにすると有利である。
この時はこの循環シフトレジスタの出力端子を
唯一つの乗算器に接続することができる。この
場合この唯一つの乗算器にはフイルタ係数も順
次に加えられる。次にこの乗算器の出力端子に
Ｎ個の順次の積を加え合わせる累算器が接続さ
れる。
２ 前述したところでは、発生器２００１はのこ
ぎり波状信号を生ずるものと仮定した。しか
し、この代りにこの発生器２００１を、例え
ば、第１１図に示した態様で三角形状に変化す
る信号を生ずるような構造のものとすることが
できる。この場合は偏移成分doを決めるため
に、出発点として２個の信号サンプルｓ（ｑ＋
２）及びｓ（ｑ＋３）をとることができる。こ
れはのこぎり波状信号を含む第７図に外部を示
したような状況の場合でも可能である。
３ 本発明は以下のように考えることができる。
２個の順次のクロツクパルスki（．）間の時間間
隔Tiを無限個の無限に狭いサブ時間間隔Ti0に
分割する。その後でどの２個の順次のクロツク
パルスの間にクロツクパルスau（ｎ）が位置す
るのか、またどのサブ時間間隔内に位置するの
かが決められる。このサブ時間間隔の番号が偏
移成分doを表わす。サブ時間間隔の番号はdoを
表わしたいと願うビツトの番号に依存する。こ
のビツトの番号をサブ時間間隔の係数可能な番
号が得られるように選ぶならば、下記の手順を
進めることができる。インパルス応答が全ての
サブ時間間隔でとる値を記憶媒体に蓄わえる。
サブ時間間隔の番号が16であると仮定すると、
この記憶媒体は16N個のフイルタ係数を蓄わえ
る。この記憶媒体に接続して偏移成分doが加え
られ且つdoの大きさに依存してこれらの16N個
のフイルタ係数から所望のＮ個のフイルタ係数
を選択するセレクタを設ける。このような場
合、テーブル−ループアツプ」という用語が時
折使われる。
Ｄ 参考文献 １ アール．ダブリユー．シエイフア（R.W.
Schafer）、エル．アール．ラビナー（L.R.
Rabiner）；「ア デイジタル シグナル プロ
セシング アプローチ ツー インターポレイ
シヨン」（Ａ Digital Signal Processing
Approach to Interpolation）；Proceedings
of the IEEE，第61巻第６号、1973年６月、第
692〜702頁。
２ 米国特許第4131764号セクシヨンＥ（１，２）
（特開昭53−123615号）「アレンジメント フオ
ー コンバーテイング デイスクリート シグ
ナルス インツー ア デイスクリート シン
グル サイドバンド フリークエンシイ デイ
ビジヨン−マルチプレクス シグナル アンド
バイス ベルサ」（Arrangement for
converting discrete signals into ａ
discrete single sideband frequency division
−mutiplex signal and vice versa） ３ オランダ国特許願第7400761号「デイジタル
フイルタ」（Digital filter）。
４ 米国特許第4020332号；アール．イー．クロ
シエール（R.E.Crochiere）、エル．アール．ラ
ビナー（L.R.Rabiner）；「インターポレイシヨ
ン デシメイシヨン サーキツト フオー イ
ンクリーシング オア デクリーシング デイ
ジタル サンプリング フリークエンシイ」
（Interporation Decimation Circuit for
Increasing or Decreasing Digital Sampling
Frequency）。
５ エル．アール．ラビナー（L.R.Rabiner）、
ビー．ゴールド（B.Gold）；「セオリー アン
ド アプリケイシヨン オブ デイジタル シ
グナル プロセシング」（Theory and
Application of Digital Signal
Processing）；Prentice Hall lnc.，1975年、
ISBN0−13−914101−４。
【図面の簡単な説明】
第１図は時間離散フイルタの構造の略図、第２
図は時間離散フイルタの理論的モデルの略図、第
３図はFIR−フイルタの可能なインパルス応答の
波形図、第４図は第２図に示した時間離散フイル
タを説明するためのいくつかの時間線図、第５図
は本発明に係る回路の一実施例のブロツク図、第
６図は第５図に示した回路で使用するための係数
発生器の一実施例のブロツク図、第７図は第６図
に示した係数発生器の動作を説明するためのいく
つかの時間線図、第８図はもう一つの形状のイン
パルス応答の波形図、第９図はインパルス応答が
第８図に示した形状を有する場合の第６図の係数
発生器の変形例の一部のブロツク図、第１０図は
第６図に示した係数発生器で使用するためのデイ
ジタルのこぎり波発生器のブロツク図、第１１図
は別の構造の係数発生器を詳細に説明するための
いくつかの時間線図である。 １……処理回路、２……係数発生器、３……
「アナログ」フイルタ、４……サンプリング装置、
５……クロツクパルス発生器、６……クロツクパ
ルス発生器、１００１……フイルタ入力端子、１
００２……シフトレジスタ、１００３……スイツ
チ、１００４……記憶要素、１００５……乗算回
路、１００６……加算回路、２００１……のこぎ
り波発生器、２００１（１）……アナログのこぎ
り波発生器、２００１（２）……サンプリング装
置、２００１（３）……アナログ−デイジタル変
換器、２００１（４），２００１（５）……Ｄフ
リツプフロツプ、２００１（６）……インバー
タ、２００１（７）……NANDゲート、２００
１（８）……アツプ−ダウンカウンタ、２００１
（９）……減算回路、２００１（１０）……デイ
ジタル低域フイルタ、２００１（１１）……加算
器、２００１（１２）……遅延回路網、２００２
〜２００４……シフトレジスタ要素、２００５…
…ゼロ交差検出回路、２００６，２００７……シ
フトレジスタ要素、２００８，２００９……減算
回路、２０１０……加算回路、２０１１……除算
段、２０１２……計算回路（マイクロコンピユー
タ）、２０１３……除算段、２０１４，２０１５
……乗算段。

Claims (1)

  1. 【特許請求の範囲】 １ 入力成分ｘ（ｑ）、ｑ＝…−２、−１、０、１、
    ２、…の系列により形成される時間離散入力信号
    のサンプリング周波数をfiからfuへ縮小させるた
    めのデシメイシヨンフイルタ回路において、 (a) 入力信号を受け取るためのフイルタ入力端子
    と、 (b) 速度fiで第１のクロツクパルスki（ｑ）を生成
    するための第１の手段と、 (c) 速度fuで第２のクロツクパルスau（ｎ）、ｎ＝
    …−２、−１、０、１、２、…を生成するため
    の第２の手段と、 (d) 第１及び第２のクロツクパルスにより制御さ
    れ、Ｎ個（Ｎは予め定められた整数）のフイル
    タ係数を具える一群のフイルタ係数を生成する
    ための係数発生器であつて、 (d1) 第１及び第２のクロツクパルスが加えら
    れ、各第２のクロツクパルスau（ｎ）に応答
    して、 do＝Tad（ｎ）／Ti ここで、ted（ｎ）は第２クロツクパルス
    au（ｎ）とこの第２クロツクパルスau（ｎ）
    の直前又は直後に発生する第１クロツクパル
    スki（ｑ）との間の時間間隔、Tiは第１クロ
    ツクパルスのクロツクパルス周期、 に比例する偏移成分doを発生する手段と、 (d2) 偏移成分doに応答して、Ｎ個のフイルタ係
    数であつてその第ｍ番（ｍ＝０、１、２、
    …、Ｎ−１）のフイルタ係数ao（ｍ）が ao（ｍ）＝ｈ〔（do＋ｍ）V0〕 ここで、ｈ（ｖ）はFIRフイルタのインパ
    ルス応答を表わす関数であつて、ｖは−∞＜
    ｖ＜∞内の連続変数、V0は予め定められた
    定数、 に等しい一群のフイルタ係数を発生する手段
    と を具える係数発生器と、 (e) フイルタ出力端子と係数発生器とに結合さ
    れ、第２のクロツクパルスau（ｎ）に応答して
    Ｎ個の順次の入力成分ｘ（ｍ）が加えられると
    共にＮ個のフイルタ係数ao（ｍ）が加えられ、
    前記Ｎ個の入力成分ｘ（ｍ）の各々に関連する
    フイルタ係数ao（ｍ）を乗算する乗算回路と、 (f) 乗算回路により生成されたＮ個の積ao（ｍ）・
    ｘ（ｍ）を一緒に加え合わせる加算回路とを具
    えることを特徴とするデシメイシヨンフイルタ
    回路。 ２ 偏移成分を生成するための前記手段が速度fi
    で、周期１／fuを有する周期信号を特徴づけ、２
    個の限界値間で直線的に変化する信号のサンプル
    を生成する発生器を具えることを特徴とする特許
    請求の範囲第１項記載のデシメイシヨンフイルタ
    回路。 ３ 偏移成分を生成する前記手段が、２個の順次
    の信号サンプルであつて、その一方が定められた
    しきい値の上に位置し、他方が下に位置するもの
    を選択する選択手段を更に具えることを特徴とす
    る特許請求の範囲第２項記載のデシメイシヨンフ
    イルタ回路。 ４ 前記周期信号がのこぎり波の形状を有し、２
    個の限界値が夫々＋Ｅと−Ｅとであり、前記しき
    い値が値ゼロであり、２個の選択された信号サン
    プルの第１のサンプルが正であり、第２の選択さ
    れた信号サンプルが負であり、２個の差成分であ
    つて、その第１のものが限界値Ｅと第１に選択さ
    れた信号サンプルとの間の差に等しく、第２のも
    のが限界値Ｅと第２に選択された信号サンプルの
    絶対値との間の差に等しい２個の差成分を形成す
    る減算手段を設け、これらの２個の差成分を一つ
    に加え合わせて和成分を形成する加算手段を設
    け、第１の差成分を和成分で除算する手段を設け
    たことを特徴とする特許請求の範囲第２項又は第
    ３項記載のデシメイシヨンフイルタ回路。 ５ 第２の差成分を和成分で除算する手段を設け
    たことを特徴とする特許請求の範囲第４項記載の
    デシメイシヨンフイルタ回路。 ６ インパルス応答ｈ（ｖ）が次の関係、 ｈ（ｖ）＝０ Ｖ＜０及びＶ＞2V0 ｈ（ｖ）＝Ｖ ０≦Ｖ≦V0 ｈ（ｖ）＝2V0−Ｎ V0＜Ｖ≦2V0 により定義されることを特徴とする特許請求の範
    囲第１項記載のデシメイシヨンフイルタ回路。
JP58120419A 1982-07-05 1983-07-04 デシメイシヨンフイルタ回路 Granted JPS5923614A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8202687A NL8202687A (nl) 1982-07-05 1982-07-05 Decimerende filterinrichting.
NL8202687 1982-07-05

Publications (2)

Publication Number Publication Date
JPS5923614A JPS5923614A (ja) 1984-02-07
JPH0340972B2 true JPH0340972B2 (ja) 1991-06-20

Family

ID=19839971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58120419A Granted JPS5923614A (ja) 1982-07-05 1983-07-04 デシメイシヨンフイルタ回路

Country Status (10)

Country Link
US (1) US4584659A (ja)
EP (1) EP0099600B1 (ja)
JP (1) JPS5923614A (ja)
KR (1) KR900009194B1 (ja)
AT (1) ATE20409T1 (ja)
AU (1) AU561070B2 (ja)
CA (1) CA1194140A (ja)
DE (1) DE3364060D1 (ja)
ES (1) ES8404124A1 (ja)
NL (1) NL8202687A (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0052847B1 (de) * 1980-11-26 1985-07-17 WILLI STUDER AG Fabrik für elektronische Apparate Verfahren und Schaltungsanordnung zur Umsetzung der Abtastfrequenz einer Abtastfolge unter Umgehung der Konversion in ein kontinuierliches Signal
EP0137323B1 (de) * 1983-10-06 1989-03-29 Studer Revox Ag Verfahren und Vorrichtung zur Umsetzung einer Eingangsabtastfolge in eine Ausgangsabtastfolge
NL8400073A (nl) * 1984-01-10 1985-08-01 Philips Nv Interpolerende filterinrichting met niet-rationale verhouding tussen de ingangs- en uitgangsbemonsterfrequentie.
IT1199170B (it) * 1984-07-27 1988-12-30 Selenia Ind Elettroniche Elaboratore digitale di segnali radar in grado di effettuare la cancellazione adattiva del clutter mediante stimatore parametrico
US4691293A (en) * 1984-12-28 1987-09-01 Ford Aerospace & Communications Corporation High frequency, wide range FIR filter
CA1233890A (en) * 1985-05-27 1988-03-08 Peter Gillingham Decimating filter
GB2176356A (en) * 1985-06-12 1986-12-17 Philips Electronic Associated Method of, and demodulator for, digitally demodulating an ssb signal
NL8503478A (nl) * 1985-12-18 1987-07-16 Philips Nv Coefficienten generator met fase vergrendelde lus voor een filterinrichting met niet-rationele verhouding tussen ingangs- en uitgangsbemonsterfrequentie.
US4796004A (en) * 1986-02-14 1989-01-03 General Instrument Corp. Integrated analog-to-digital converter
US4937577A (en) * 1986-02-14 1990-06-26 Microchip Technology Inc. Integrated analog-to-digital converter
US4802111A (en) * 1986-03-10 1989-01-31 Zoran Corporation Cascadable digital filter processor employing moving coefficients
US4819190A (en) * 1986-06-18 1989-04-04 The United States Of America As Represented By The Secretary Of The Navy Video line processor
US4785411A (en) * 1986-08-29 1988-11-15 Motorola, Inc. Cascade filter structure with time overlapped partial addition operations and programmable tap length
US4727424A (en) * 1986-10-16 1988-02-23 Rca Corporation Sampled data filtering system, including a crossbar switch matrix, as for a ghost cancellation system
ATE117139T1 (de) * 1987-09-01 1995-01-15 Siemens Ag Digitales dezimierungsfilter.
CA1324674C (en) * 1988-08-18 1993-11-23 Ronald W. Potter Method and apparatus for interpolating between data samples
US5473555A (en) * 1988-08-18 1995-12-05 Hewlett-Packard Company Method and apparatus for enhancing frequency domain analysis
EP0356597B1 (en) * 1988-08-30 1994-03-30 International Business Machines Corporation Improvement to digital filter sampling rate conversion method and device
DK0387507T3 (da) * 1989-02-02 1994-06-27 Siemens Ag Oesterreich Indretning til omsætning af samplingfrekvensen for digitalsignaler
JP2583610B2 (ja) * 1989-07-07 1997-02-19 三菱電機株式会社 Ａ／ｄ、ｄ／ａ変換装置
US5023825A (en) * 1989-07-14 1991-06-11 Tektronix, Inc. Coefficient reduction in a low ratio sampling rate converter
US5054088A (en) * 1989-09-20 1991-10-01 International Business Machines Corporation Signature verification data compression for storage on an identification card
US4991010A (en) * 1989-11-13 1991-02-05 Eastman Kodak Company Dual-mode image interpolation filter operable in a first mode for storing interpolation coefficients and in a second mode for effecting television standards conversion at a pixel rate
JPH10294646A (ja) * 1990-02-16 1998-11-04 Sony Corp サンプリングレート変換装置
US5475628A (en) * 1992-09-30 1995-12-12 Analog Devices, Inc. Asynchronous digital sample rate converter
WO1995013655A1 (en) * 1993-11-09 1995-05-18 Motorola, Inc. Method and apparatus for detecting an input signal level
US5473533A (en) * 1993-12-02 1995-12-05 Best Power Technology, Incorporated Method and apparatus for efficient phase and frequency coherence locking optimized for digital systems
US5617088A (en) * 1994-01-26 1997-04-01 Sony Corporation Sampling frequency converting device and memory address control device
US5638010A (en) * 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
KR100519274B1 (ko) * 1997-12-31 2006-02-28 엘지전자 주식회사 디지탈 티브이의 수직 데시메이션 장치
US7228109B2 (en) * 2001-01-12 2007-06-05 Silicon Laboratories Inc. DC offset reduction in radio-frequency apparatus and associated methods
US7221921B2 (en) * 1998-05-29 2007-05-22 Silicon Laboratories Partitioning of radio-frequency apparatus
US6970717B2 (en) 2001-01-12 2005-11-29 Silicon Laboratories Inc. Digital architecture for radio-frequency apparatus and associated methods
US7092675B2 (en) * 1998-05-29 2006-08-15 Silicon Laboratories Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals
US6993314B2 (en) 1998-05-29 2006-01-31 Silicon Laboratories Inc. Apparatus for generating multiple radio frequencies in communication circuitry and associated methods
US6804497B2 (en) * 2001-01-12 2004-10-12 Silicon Laboratories, Inc. Partitioned radio-frequency apparatus and associated methods
US7024221B2 (en) * 2001-01-12 2006-04-04 Silicon Laboratories Inc. Notch filter for DC offset reduction in radio-frequency apparatus and associated methods
US7035607B2 (en) * 1998-05-29 2006-04-25 Silicon Laboratories Inc. Systems and methods for providing an adjustable reference signal to RF circuitry
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
JP3414336B2 (ja) * 1999-11-04 2003-06-09 日本電気株式会社 Ｆｉｒフィルタ、ランプアップ・ランプダウン回路
US6903617B2 (en) 2000-05-25 2005-06-07 Silicon Laboratories Inc. Method and apparatus for synthesizing high-frequency signals for wireless communications
US20030232613A1 (en) * 2001-01-12 2003-12-18 Kerth Donald A. Quadrature signal generation in radio-frequency apparatus and associated methods
US7031683B2 (en) * 2001-01-12 2006-04-18 Silicon Laboratories Inc. Apparatus and methods for calibrating signal-processing circuitry
US7158574B2 (en) * 2001-01-12 2007-01-02 Silicon Laboratories Inc. Digital interface in radio-frequency apparatus and associated methods
US7177610B2 (en) * 2001-01-12 2007-02-13 Silicon Laboratories Inc. Calibrated low-noise current and voltage references and associated methods
US7035611B2 (en) * 2001-01-12 2006-04-25 Silicon Laboratories Inc. Apparatus and method for front-end circuitry in radio-frequency apparatus
US7138858B2 (en) 2001-01-12 2006-11-21 Silicon Laboratories, Inc. Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry
AU2003220281A1 (en) * 2002-03-15 2003-09-29 Silicon Laboratories Inc. Radio-frequency apparatus and associated methods
US8489661B2 (en) * 2006-12-14 2013-07-16 Cirrus Logic, Inc. Signal processing system with a digital sample rate converter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2273419B1 (ja) * 1973-01-25 1976-09-10 Trt Telecom Radio Electr
NL168669C (nl) * 1974-09-16 1982-04-16 Philips Nv Interpolerend digitaal filter met ingangsbuffer.
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
NL180369C (nl) * 1977-04-04 1987-02-02 Philips Nv Inrichting voor het omzetten van discrete signalen in een discreet enkelzijband frequentie-multiplex-signaal en omgekeerd.
US4224585A (en) * 1978-08-28 1980-09-23 Reticon Corporation Methods and apparatus for compensating for charge transfer inefficiency in imaging and other variable length charge transfer devices
NL7905332A (nl) * 1979-07-09 1981-01-13 Philips Nv Decimerend, lineair phase, digital fir filter.
US4374426A (en) * 1980-11-14 1983-02-15 Burlage Donald W Digital equalizer for high speed communication channels
EP0052847B1 (de) * 1980-11-26 1985-07-17 WILLI STUDER AG Fabrik für elektronische Apparate Verfahren und Schaltungsanordnung zur Umsetzung der Abtastfrequenz einer Abtastfolge unter Umgehung der Konversion in ein kontinuierliches Signal
US4460890A (en) * 1982-01-21 1984-07-17 Sony Corporation Direct digital to digital sampling rate conversion, method and apparatus

Also Published As

Publication number Publication date
ES523770A0 (es) 1984-04-01
JPS5923614A (ja) 1984-02-07
KR840005622A (ko) 1984-11-14
ES8404124A1 (es) 1984-04-01
EP0099600A1 (en) 1984-02-01
ATE20409T1 (de) 1986-06-15
CA1194140A (en) 1985-09-24
AU1652183A (en) 1984-01-12
KR900009194B1 (ko) 1990-12-24
NL8202687A (nl) 1984-02-01
US4584659A (en) 1986-04-22
AU561070B2 (en) 1987-04-30
DE3364060D1 (en) 1986-07-17
EP0099600B1 (en) 1986-06-11

Similar Documents

Publication Publication Date Title
JPH0340972B2 (ja)
KR930001296B1 (ko) 보간용 시간이산 필터장치
US4588979A (en) Analog-to-digital converter
US5475628A (en) Asynchronous digital sample rate converter
JPH02140009A (ja) デジタルデシメーションフィルタ
EP0305864B1 (en) Improved sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor
JPS6131658B2 (ja)
JPH03504788A (ja) デジタル‐アナログ変換
JP2575642B2 (ja) アナログ−デジタル コンバ−タ
JPH07112144B2 (ja) デジタル・フィルタ
JPH05206957A (ja) シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ／ディジタル変換器
JPWO2003096542A1 (ja) デジタル−アナログ変換器
US4792916A (en) Digital signal processing device working with continuous bit streams
JPH0865107A (ja) ディジタル補間フィルタ回路
JPH0421218B2 (ja)
JP2691174B2 (ja) Ａｄ変換回路
JP3258938B2 (ja) デシメーションフィルタ
JP2628506B2 (ja) ディジタルフィルタ
JP2012085177A (ja) デシメータ回路及びデシメータ回路の演算方法
JP2001177414A (ja) オーバーサンプリング処理回路およびデジタル−アナログ変換器
Heightley Review of digital filtering
JPH0677768A (ja) ディジタルオーディオデータのサンプリングレート変換方法
JPS6242609A (ja) 間引き補間装置
JP2000174590A (ja) ディジタル信号のサンプリング周波数変換方法およびその回路
JPH01286509A (ja) ディジタルフィルタのタイミング生成回路