JP2575642B2 - アナログ−デジタル コンバ−タ - Google Patents

アナログ−デジタル コンバ−タ

Info

Publication number
JP2575642B2
JP2575642B2 JP60504173A JP50417385A JP2575642B2 JP 2575642 B2 JP2575642 B2 JP 2575642B2 JP 60504173 A JP60504173 A JP 60504173A JP 50417385 A JP50417385 A JP 50417385A JP 2575642 B2 JP2575642 B2 JP 2575642B2
Authority
JP
Japan
Prior art keywords
signal
digital
filter
output
repetition rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60504173A
Other languages
English (en)
Other versions
JPS62500554A (ja
Inventor
ダヴリユ アダムズ，ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZATSUTO CORP
Original Assignee
ZATSUTO CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZATSUTO CORP filed Critical ZATSUTO CORP
Publication of JPS62500554A publication Critical patent/JPS62500554A/ja
Application granted granted Critical
Publication of JP2575642B2 publication Critical patent/JP2575642B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N15/00—Mutation or genetic engineering; DNA or RNA concerning genetic engineering, vectors, e.g. plasmids, or their isolation, preparation or purification; Use of hosts therefor
    • C12N15/09—Recombinant DNA-technology
    • C12N15/63—Introduction of foreign genetic material using vectors; Vectors; Use of hosts therefor; Regulation of expression
    • C12N15/70—Vectors or expression systems specially adapted for E. coli
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K14/00—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof
    • C07K14/195—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof from bacteria
    • C07K14/24—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof from bacteria from Enterobacteriaceae (F), e.g. Citrobacter, Serratia, Proteus, Providencia, Morganella, Yersinia
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K14/00—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof
    • C07K14/435—Peptides having more than 20 amino acids; Gastrins; Somatostatins; Melanotropins; Derivatives thereof from animals; from humans
    • C07K14/575—Hormones
    • C07K14/61—Growth hormone [GH], i.e. somatotropin
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N15/00—Mutation or genetic engineering; DNA or RNA concerning genetic engineering, vectors, e.g. plasmids, or their isolation, preparation or purification; Use of hosts therefor
    • C12N15/09—Recombinant DNA-technology
    • C12N15/11—DNA or RNA fragments; Modified forms thereof; Non-coding nucleic acids having a biological activity
    • C12N15/62—DNA sequences coding for fusion proteins
    • C12N15/625—DNA sequences coding for fusion proteins containing a sequence coding for a signal sequence
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12N—MICROORGANISMS OR ENZYMES; COMPOSITIONS THEREOF; PROPAGATING, PRESERVING, OR MAINTAINING MICROORGANISMS; MUTATION OR GENETIC ENGINEERING; CULTURE MEDIA
    • C12N15/00—Mutation or genetic engineering; DNA or RNA concerning genetic engineering, vectors, e.g. plasmids, or their isolation, preparation or purification; Use of hosts therefor
    • C12N15/09—Recombinant DNA-technology
    • C12N15/63—Introduction of foreign genetic material using vectors; Vectors; Use of hosts therefor; Regulation of expression
    • C12N15/67—General methods for enhancing the expression
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K2319/00—Fusion polypeptide
    • C07K2319/01—Fusion polypeptide containing a localisation/targetting motif
    • C07K2319/02—Fusion polypeptide containing a localisation/targetting motif containing a signal sequence
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K2319/00—Fusion polypeptide
    • C07K2319/01—Fusion polypeptide containing a localisation/targetting motif
    • C07K2319/034—Fusion polypeptide containing a localisation/targetting motif containing a motif for targeting to the periplasmic space of Gram negative bacteria as a soluble protein, i.e. signal sequence should be cleaved
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07K—PEPTIDES
    • C07K2319/00—Fusion polypeptide
    • C07K2319/70—Fusion polypeptide containing domain for protein-protein interaction
    • C07K2319/74—Fusion polypeptide containing domain for protein-protein interaction containing a fusion for binding to a cell surface receptor
    • C07K2319/75—Fusion polypeptide containing domain for protein-protein interaction containing a fusion for binding to a cell surface receptor containing a fusion for activation of a cell surface receptor, e.g. thrombopoeitin, NPY and other peptide hormones
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S435/00—Chemistry: molecular biology and microbiology
    • Y10S435/803—Physical recovery methods, e.g. chromatography, grinding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S930/00—Peptide or protein sequence
    • Y10S930/01—Peptide or protein sequence
    • Y10S930/12—Growth hormone, growth factor other than t-cell or b-cell growth factor, and growth hormone releasing factor; related peptides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S930/00—Peptide or protein sequence
    • Y10S930/01—Peptide or protein sequence
    • Y10S930/30—Signal or leader sequence

Landscapes

  • Health & Medical Sciences (AREA)
  • Genetics & Genomics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Zoology (AREA)
  • Biomedical Technology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Engineering & Computer Science (AREA)
  • Wood Science & Technology (AREA)
  • Molecular Biology (AREA)
  • Biotechnology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Plant Pathology (AREA)
  • Physics & Mathematics (AREA)
  • Microbiology (AREA)
  • Medicinal Chemistry (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Gastroenterology & Hepatology (AREA)
  • Endocrinology (AREA)
  • Toxicology (AREA)
  • Analogue/Digital Conversion (AREA)
  • Preparation Of Compounds By Using Micro-Organisms (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は一般的にはアナログ−デジタル（A/D）コン
バータに関し、特に、エリアシング（折り返し）を最小
にしながら従来技術のコンバータより大きな出力分解能
を有する改良になるA/Dコンバータに関する。このA/Dコ
ンバータは特にオーディオ信号を処理するに適している
が、このコンバータは他の種類の信号に対しても容易に
使用することができる。
発明の背景 大部分の商業的に入手可能なアナログ−デジタル・コ
ンバータは、最大16ビットの出力分解能を持つデジタル
出力信号を提供することができるだけのように設計が制
限されている。従って、これらのアナログ・コンバータ
の入力点に加えられる任意のアナログ信号は最大65,536
（２の16乗）個の異なる値を持つデジタル信号によって
表すことができる。有限の精度の離散的な数値にアナロ
グ入力信号を四捨五入処理することは「量子化」と呼ば
れ、そして、実際には処理された信号に雑音及び歪みが
加わることになる。16ビットのコンバータは、理論的に
は96dBのダイナミック・レンジを提供するが、実際には
一般的な16ビットコンバータはせいぜい90dBのダイナミ
ック・レンジのみを提供する。
これらのA/Dコンバータは、第１図に関して明らかに
なる多くの理由で、最大16ビットの分解能に限定され
る。第１図は逐次近似型の代表的なコンバータを示す。
アナログ入力信号はまず「エリアシング防止」フィルタ
30に加えられる。このフィルタ30はサンプリング周波数
（オーディオ信号の場合、このサンプリング周波数は一
般的には48KHzである）の２分の１以上の入力信号の全
ての部分を除去する。このフィルタ30は、オーディオの
用途で重要な普通の帯域幅である20KHzまでの非常に平
坦な周波数応答を有しており、24KHz以上の信号の部分
を少なくとも60dBだけは減衰させる。フィルタ30は、ま
た、なるべくなら、このフィルタによって導入される任
意の時間遅れが周波数に対して一定となるように平坦な
位相応答を持つことが望ましい。
フィルタ30の出力は、依然としてアナログ信号である
が、この出力は、サンプリング・ホールド回路32に加え
られる。この回路32はフィルタ出力をサンプリング速度
でサンプリングし、そして、実際の変換が行われている
サンプリング間隔にそれを保持する。精度を保証するた
めに、サンプリング・ホールド回路32によって保持され
た信号は、各サンプリング間隔にプラス又はマイナス1/
約130,000（16ビットのデジタル信号がとり得る異なる
値の全数、即ち216の２倍）以上変化してはならない。
サンプリング・ホールド回路32により保持された各サ
ンプルのA/D変換は逐次近似コンバータ34により提供さ
れる。この後者は、信号比較器38に「参照」信号を発生
するために使用される16ビットのD/A（デジタル−アナ
ログ）コンバータ36を有している。この信号比較器38は
その参照信号とサンプリング・ホールド回路32のサンプ
リング出力とを比較して逐次近似回路40に信号を発生す
る。この後者は16個の異なる近似によりD/Aコンバータ3
6と共に動作してA/Dコンバータの量子化２進出力を提供
する。このA/Dコンバータの出力は出力ラッチ42に加え
られる。ひとたびその16ビットの量子化段階が完了する
と、出力ラッチ42はクロック制御されて16ビットのデジ
タル信号を出力点44に提供する。
更に明示すると、アナログ入力信号はフィルタ30によ
りフィルタ作用を受けてサンプリング・ホールド回路32
に加えられる。この後者の回路32はサンプリング間隔の
継続中そのサンプリング間隔を始めに受信したアナログ
値を保持する。そのサンプリング間隔の始めに、最大の
信号の半分がまずD/Aコンバータ36によって信号比較器3
8の負の入力端子に提供される。もしサンプリング値が
０とその最大値の２分の１との間にある場合、信号比較
器38の出力は負となり、そして、逐次近似コンバータ34
により提供される２進出力信号の最大桁のビットは低と
なる。またはその代わりに、サンプリング値がその最大
値の２分の１より大きい場合、信号比較器38は正の信号
を提供し、逐次近似コンバータ34の出力の最大桁のビッ
トは高となる。その出力の最大桁のビットの状態がひと
たび決定されると、次の最大桁のビットが決定され、D/
Aコンバータ36は、前の近似により決定された範囲の中
間値に等しい信号を信号比較器38に発生する。特に、信
号の値が０と最大値の２分の１の間にあるということを
前の近似が示す場合、サンプリング間隔中、D/Aコンバ
ータ36から信号比較器38に加えられる第２の信号は最大
値の４分の１となる。もしも信号の値が２分の１と最大
値の間にあるということを前の近似が示す場合、D/Aコ
ンバータ36により加えられた信号は最大値の４分の３と
なる。信号比較器38の正の入力端子に加えられたサンプ
リング回路32からの信号がD/Aコンバータ36によって加
えられた第２の信号より大きい場合、比較器出力は正と
なる。またはその代わりに、もしもサンプリング値がコ
ンバータ36により加えられた信号より小さい場合、比較
器出力は負となる。これによって、16ビットの出力の第
２の最大桁のビットが決定される。この過程は全部で16
回の逐次近似のためサンプリング間隔中続き、毎回２進
の16ビット信号を出力ラッチ42に提供するように近似の
範囲を約２分の１だけ減少させる。この16ビットの信号
がひとたび決定されると、出力ラッチ42はサンプリング
間隔の終わりに使用可能状態にされてデジタル信号を出
力端子44に提供する。
このA/Dコンバータの変換過程が16ビットの分解能以
上に容易に拡張できない理由はいくつかある。その第１
のものは、17ビット以上に対して迅速かつ正確である
（D/Aコンバータ36として使用される）D/Aコンバータは
どんなに費用をかけてもまだ商業的に入手できないとい
うことである。ことコンバータは、一般的には「Ｒ−2
R」の梯子状に形成された抵抗を使用しており、従っ
て、最大の抵抗は16ビットの場合＋／−1/65,000の許容
誤差内において他の抵抗と整合しなければならない。17
ビットの場合には、最大の抵抗は＋／−1/130,000の許
容誤差範囲内で整合しなければならず、そして、18ビッ
トの場合、＋／−1/260,000の許容誤差内で整合が達成
されなければならない。この後者の２つの許容誤差内に
入る値を持つ商業的に入手可能な抵抗を見つけることは
不可能でないにしても極めて困難である。
第１図のコンバータの分解能を増大する場合のもう１
つの問題は信号比較器38に関して存在する。もしも最大
の信号入力が10ボルト（オーディオアプリケーションで
の代表的な入力）である場合、16ビットのコンバータの
場合の最小の増分は約200マイクロボルトとなる。サン
プリング速度が48KHzの場合、約20マイクロ秒以内に逐
次近似コンバータ34で各サンプリング変換を実施するこ
とが必要である。従って、各増分近似は約1.2マイクロ
秒以内に実施されなければならない。各増分段階では、
例えば、D/Aコンバータ36が静止するには約800ナノ秒が
必要となる可能性があり、信号比較器38は出力を発生す
るためには残りの400ナノ秒を必要とする。従って、ビ
ットの数を増加するには信号比較器38が200マイクロボ
ルトより小さい増分に応答する必要がある。しかしなが
ら、一般的な比較器は普通200マイクロボルトより少な
いオーバードライブ（「オーバードライブ」とは信号比
較器38の入力端子における信号入力間の差である）では
（400ナノ秒以内で）十分早く比較ができない。その信
号入力間の差が小さくなればなるほど、与えられた比較
器が切り替わるに要する時間量は増大する。更に、比較
器雑音はピーク−ピークで200マイクロボルトより少い
ものでなければならないが、これは、特に、信号変換に
必要な速度で達成することは困難である。
16ビットの分解能を超えて第１図の逐次近似コンバー
タを拡張する場合の他の難点はD/Aコンバータ36の安定
時間が一般的に対数的であるということである。ビット
数を17又はそれ以上に増大するには、安定時間を非線型
的に（対数的に）増加しなければならないが、これによ
り必要な変換時間を達成することが不可能になる可能性
がある。
16ビットを超えて第１図に示したA/Dコンバータの分
解能を増加する場合のもう１つの障害は、サンプリング
・ホールド回路32は、17ビットの分解能の場合、1/約26
0,000、そして、18ビットの分解能の場合、1/約520,000
の更に小さな許容誤差内にサンプル値を保持することが
要求されるということである。
最後に、エリアシング防止フィルタ30は、A/Dコンバ
ータの分解能に関係なく、設計が困難で、高価でかつ高
精度の構成要素を使用しなければならない。
発明の概要 従って、本発明の目的は、第１図に関して説明した種
類の従来技術のA/Dコンバータに関連する問題を実質的
に減少又は克服することである。
本発明の他の目的は、16ビットよりも大きい分解能
（例えば、18ビット）を容易に達成することができるA/
Dコンバータを提供することであり、さらにはアナログ
信号のデジタル信号への迅速かつ正確な変換をエリアシ
ングなしに提供するコンバータを提供することである。
これらの目的及び他の目的は、エリアシングなしに、
ダイナミック・レンジを増加して所定のサンプリング速
度でアナログ入力信号をデジタル出力信号に変換するた
めの改良装置により達成される。その好適な実施例は高
いサンプリング周波数で低い分解能のデジタル信号を発
生するためのコンバータと所定のサンプリング速度でそ
の分解能を増加するためのデジタル・フィルタ装置を利
用する。
このデジタルフィルタ装置は、入力サンプル値を累積
加算して出力としてとり出すことによりデジタル信号の
ワード長を増加せしめるよう動作するものである。
図面の簡単な説明 第１図は従来技術のA/Dコンバータのブロック線図で
あり、 第２図ないし第６図はサンプリング理論を説明する図
であって、 第2A図及び第2B図はそれぞれ例示的な20KHzの帯域を
有するアナログ信号及びその周波数スペクトルのグラフ
表示であり、 第3A図及び第3B図は、それぞれ第2A図のアナログ信号
を50KHzでサンプリングすることにより提供された重み
付けインパルス列及びサンプリングされた信号の周波数
スペクトルのグラフ表示であり、 第4A図及び第4B図はそれぞれ例示的な100KHzの帯域を
有するアナログ信号及びその周波数スペクトルのグラフ
表示であり、 第5A図及び第5B図はそれぞれ第4A図のアナログ信号を
100KHzでサンプリングすることによって提供された重み
付けインパルス列とサンプリングされた信号の周波数ス
ペクトルのグラフ表示であり、 第6A図及び第6B図はそれぞれアナログ信号と、80KHz
以上の成分を除去するためにフィルタされた第4A図の信
号の周波数領域のグラフ表示であり、 第7A図及び第7B図は、それぞれ、第6A図及び第6B図の
アナログ信号を100KHzでサンプリングすることによって
提供された重み付けインパルス列とサンプリングされた
信号の周波数スペクトルのグラフ表示であり、 第８図は本発明の好適な実施例のブロック線図であ
り、 第９図ないし第12図はデジタル信号の分解能を改善す
るようにそのデジタル信号のビット・レートをデジタル
・フィルタリングによっていかに削減できるかを示し、 第13図は第８図の実施例のアナログ・フィルタの伝送
特性の簡略化したグラフ表示であり、 第14図は第８図の実施例の高速インバータに有用な形
態の１つの実施例のブロック線図であり、 第15図は第８図の実施例のための高速コンバータに有
用な形態の好適な実施例のブロック線図であり、 第16図は第８図の高速コンバータの好適な実施例のブ
ロック線図であり、 第17図は第８図の実施例のデジタル・フィルタ手段10
6の好適な実施例のブロック線図であり、 第18図はそのデジタル・フィルタ手段106を構成する
１つのデジタル・フィルタ部（例えば、フィルタ部Ａ）
の周波数応答のグラフ表示であり、 第19図は、前記デジタル・フィルタ手段106の３つの
デジタル・フィルタ部Ａ、Ｂ及びＣの組合わされた周波
数応答のグラフ表示であり、 第20図は第８図の実施例の第１のサンプラ、デジタル
・フィルタ手段110及び第２のサンプラの好適な実施例
のブロック線図であり、 第21図は第20図に示した回路の動作と組合わされるタ
イミング図のグラフ表示であり、そして 第22図は第８図中の各路線における信号の時間波形と
周波数スペクトルを示す図である。
好適な実施例の詳細な説明 本発明のよりよい理解のために、サンプリング理論を
復習することが有益と考えられる。特に第２図で、例示
的なアナログ信号Ｖ（ｔ）は第2A図で示され、周波数領
域の表示Ｖ（ｆ）は第2B図に示されている。なお、この
例では、Ｖ（ｆ）は10KHz以上ではエネルギを有してい
ない。信号Ｖ（ｔ）が50KHzでサンプリングされる場
合、即ち、Ｖ（ｔ）の振幅が１秒間当り50,000回周期的
に測定される場合には、時間波形Ｖ＊（ｔ）は、第3A図
に示したように、一連の重み付けインパルス列（１秒間
当り50,000）の様相を呈する。第3B図に示したように、
サンプルされた信号の周波数スペクトルＶ＊（ｆ）は元
のスペクトルＶ（ｆ）及びサンプリング速度又は周波数
の全ての倍数の周りに反映された同じスペクトルを有し
ている。元の信号Ｖ（ｆ）は、例えば、適切な低減フィ
ルタを用いて10KHz以上のその反映されたスペクトル成
分が除去される場合にＶ＊（ｔ）から完全に復元するこ
とができる。
しかしながら、サンプリング速度が元のアナログ信号
の周波数スペクトルにより近い場合、結果は異なる。例
えば、元の信号Ｖ（ｔ）が仮に第4A図及び第4B図に示し
たように100KHzまでのスペクトル成分（Ｖ（ｆ）を有す
るものとして、その元の信号が100KHzでサンプリングさ
れて第5A図に示した重み付けインパルスＶ＊（ｔ）列を
提供する場合には、元のスペクトルと反映されたスペク
トルは一部重なって第5B図の陰影をつけた一部重なる区
域により示される「エリアシング（折り返し）」として
知られる現象を生じる。元の信号のスペクトル範囲内に
は反映されたスペクトルによるエネルギが存在するため
に低域フィルタリングによる元の信号の復元はこのエリ
アシングにより防止される。
第5B図に示したスペクトルの20KHz領域以下でエリア
シングを除去する簡単な試みは第６図及び第７図に示し
たグラフ表示により示される。特に、第6B図に示したＶ
（ｆ）の機能により示されるように、80KHz以上の信号
エネルギの全てを除去するように第４図の元の信号Ｖ
（ｆ）がフィルタされる場合、信号が100KHzでサンプリ
ングされる時、エリアシングは20KHzと50KHzとの間で生
じ、０と20KHzとの間の領域は影響されずに残る。従っ
て、０ないし20KHzの領域は低域フィルタリングによっ
て復元することができる。
従って、要約すると、完全にエリアシングを避けるた
めには、サンプリング速度はアナログ入力信号中に存在
する最高の周波数成分の少なくとも２倍でなければなら
ない。しかしながら、ある周波数Ｗ以下でのエリアシン
グを避けることのみが望ましい場合、サンプリング速度
がFsのときは、（Ｎ・Fs＋Ｗ）と（Ｎ・Fs−Ｗ）（ここ
でＮはサンプリング速度の各倍数を表わすための任意の
整数である）との間に存在する信号のスペクトル成分を
サンプリング前に除去しさえすればよい。従って、Ｗ＝
20KHz及びFs＝100KHzである第６図及び第７図の例で
は、明らかに除去されるべきスペクトル成分はＮ＝１の
場合80KHzと120KHzの間にある。エリアシングの完全な
除去と問題の帯域幅内のエリアシングの除去というこれ
ら２つの概念間の区別は、本発明の理解に役立つものと
なる。
本発明によれば、第１図に示した種類のA/Dコンバー
タで達成される現在の16ビットの分解能の最大値を超え
て本発明のコンバータの分解能を増大したいならば、
「オーバー・サンプリング（サンプリング周波数を増大
させること）」と呼ばれる試みが用いられる。
本発明のA/Dコンバータは、アナログ入力信号を低分
解能ではあるが極めて高いサンプリング周波数（例え
ば、6.144MHz）にてサンプリングすることによりデジタ
ル信号に変換し、デジタル低域フィルタ106にて累積加
算することにより高分解能化し、ついでサンプラにて所
定のサンプル数おきにサンプルをピックアップし高分解
能を保持したままサンプリング周波数を低減させるよう
に動作する。以下、第８図及び第22図に基づいて、かか
る動作を説明する。
アナログ入力信号Ａを、エイリアシング（折り返し）
除去用アナログ低域通過フィルタ（アナログLPF）102に
通過させてオーディオ信号の上限周波数以上の信号を抑
圧したアナログ信号Ｂを得る。
アナログLPF102の出力Ｂを、高速・低分解能A/Dコン
バータ104に入力して、サンプリング周波数fsにてサン
プルし、かつ量子化して低分解能（例えば、４ビット）
のデジタル信号Ｃを得る。
デジタル信号Ｃを、デジタル低減フィルタ106に通過
させて、入力デジタル信号Ｃを累積加算することにより
ワード長を増加せしめると共に量子化雑音を抑圧し、高
分解能（例えば、18ビット）のデジタル信号Ｄを得る。
デジタル信号Ｄを、第１のサンプラ108にてＮ個毎に
ピックアップし（間引きし）、サンプリング周波数がfs
/Nのデジタル信号Ｅを得る。尚、デジタル信号Ｅの分解
能は、デジタル信号Ｄの分解能と同一になる。
デジタル信号Ｅを、デジタル低域フィルタ110に通過
させて、オーディオ信号の上限周波数以上の帯域信号を
抑制し、サンプリング低下時のエイリアシングを防止す
るようにする。
デジタル信号Ｆを、第２のサンプラ112にてＭ個毎に
ピックアップ（間引き）し、サンプリング周波数がfs/N
・Ｍのデジタル信号Ｇを出力として得る。第１のサンプ
ラ108における動作と同様に、デジタル信号の分解能は
そのまま保持されるので、高分解能でかつ低速のデジタ
ル信号Ｇが出力経路から取り出されることになる。
これらの信号Ａ〜Ｇの時間波形と周波数スペクトルを
第22図の、タイミング図に示す。
第８図に示した本発明の好適な実施例は、アナログ入
力信号を受信するためにアナログ・フィルタ102の入力
点に接続された入力端子100を有している。このアナロ
グ・フィルタ102の目的は以下に更に明らかになる。ア
ナログ・フィルタ102の出力はA/Dコンバータ104に接続
されている。このA/Dコンバータ104は、比較的速いデジ
タル・ワード繰り返し率、即ちサンプリング速度ｆ（例
えば、6.144MHz）でアナログ・フィルタ102のアナログ
信号出力を表す比較的低分解能（例えば、４〜６ビッ
ト）の第１のデジタル信号を発生する。A/Dコンバータ1
04のデジタル信号出力は、また、比較的大きな量の雑音
エネルギを含むが、この雑音エネルギは高速サンプリン
グ速度の結果として広い周波数スペクトルに渡って分布
される。問題のスペクトル領域、例えば、20〜20KHzの
オーディオ領域は、サンプリング速度に比較して小さ
く、従って、この領域に含まれる雑音の実際の量は比較
的小さい。低分解能のために、A/Dコンバータ104は第１
図のコンバータの従来の逐次近似方法により要求される
極端な高精度化は要求されない。
ビット・レート、即ちA/Dコンバータ104により発生さ
れる１秒間当りのビット数は、一般的なサンプリング速
度又はワード速度（例えば、48KHz）で動作する従来の
第１図のA/Dコンバータの一般的なビット・レート（一
般的には800キロビット／秒）に比較して極めて高い
（例えば、6MHzで動作する４ビット・コンバータのビッ
ト・レートは24メガビット／秒である）ので、A/Dコン
バータ104の出力は、48KHzの速度のより高い分解能が要
求される大部分のアプリケーションでは使用できない。
従って、A/Dコンバータ104の出力はデジタル・フィルタ
手段、好ましくは、２段のデジタル・フィルタ106と110
及びサンプラ108と112に接続されて114の点におけるデ
ジタル出力信号のビット・レートを減少し、同時に問題
の帯域幅内のアナログ入力信号を表すデジタル信号の分
解能を増大させる。従って、デジタル・フィルタ106と1
10及びサンプラ108と112は、A/Dコンバータ104の高速・
低分解能出力を変換してより遅いがより高い分解能のデ
ジタル出力を発生するために使用される。
第９図〜第12図は、A/Dコンバータ104の信号出力のサ
ンプリング速度を減少しながらその分解能を増大できる
デジタル・フィルタリングの方法を更に詳しく例示す
る。第９図は、6.144MHzでサンプリングされた（第15図
及び第16図に示した種類の）A/Dコンバータ104の代表的
な雑音スペクトルを示す。この第９図から容易に分かる
ように、全帯域幅、例えば、０〜2.5MHzにわたって積分
された全雑音エネルギはかなり高く広い周波数範囲にわ
たって分布しており、一方、オーディオ帯域、例えば、
０〜20KHzのエネルギ部分は比較的低い。第10図のブロ
ック線図で示したように、もしA/Dコンバータ104の出力
のビット・レートが1/128分周ユニット122の使用により
サンプラ120で128個毎のサンプルから１つを取り出すこ
とによって所望の48KHz速度に仮に減少されるとする
と、サンプリング理論の法則により24KHz以上の雑音成
分の全てがエリアシングを生じ、第11図に示したように
サンプラ120のサンプリング出力に20KHz以下の大量で余
分な雑音が生じることになる。従って、第８図のデジタ
ル・フィルタ106と110及びサンプラ108と112の１つの機
能は24KHz以上の雑音成分によるエリアシングを防止
し、ひいては、114の出力点における20KHz以下で余分な
雑音が発生するのを防止することである。
第12図には、単一のデジタル低域フィルタ126の使用
が示されている。ここでは、デジタル低域フィルタ126
は、A/Dコンバータ104の出力点とサンプラ120との間に
接続されていて、24KHz以上の入力の全ての成分を除去
するように理論的に設計され雑音のエリアシングの発生
を防止するようにしている。第12図に示されるデジタル
フィルタ技術では、サンプラ120により所望速度にサン
プリング速度を減少させると共にデジタルフィルタ126
によりサンプリング出力のワード長を増加させて、A/D
コンバータ104のデジタル出力から発生する全雑音エネ
ルギを減少させることができる。オーディオアプリケー
ションの場合、このデジタル・フィルタは、多くのアプ
リケーションでは満足されるものであるが、現在商業的
に入手可能な素子を使用して構成することは不可能と考
えられる。計算では、１秒間当り約２億回の掛け算が必
要とされるが、現在市販されている装置は１秒間当り２
千万回の掛け算ができるだけであると考えられる。従っ
て、第12図に示した構成のものはビット・レートがかな
り低い音声通信には使用されてきたが、現状の技術レベ
ルを考慮すると高品質のオーディオ信号変換には使用で
きないと考えられる。従って、第８図の２段階デジタル
・フィルタリングの方法は以下に更に明らかになるよう
に、この問題の克服には好ましい。
また第８図において、要求される１秒間当りの掛け算
数を減少するために、デジタル・フィルタ106は、なる
べくなら阻止域、例えば、20KHz以上で減衰（特に、76K
Hz〜116KHzにて十分に減衰）する簡単な低域フィルタで
あることが好ましい。デジタル・フィルタ106の出力
は、中間サンプリング速度で、即ち、A/Dコンバータ104
の出力信号のサンプリング速度f1と最終の所望のサンプ
リング速度f3の間の中間サンプリング速度f2でサンプラ
108によりサンプリングされる。例えば、f1＝6.144MHz
及びf3＝48KHzの場合、f2の満足する値は96KHz、即ちf3
の２倍である。デジタル・フィルタ106の伝送特性は、
問題の帯域、例えばオーディオ帯域０〜20KHzで比較的
平坦な応答部分を有し、そしてエリアシングによるその
問題の帯域の余分な雑音をなくすために、（f1マイナス
問題のオーディオ帯域（20KHz））と（f2プラス問題の
オーディオ帯域（20KHz））との間の周数、例えば、76K
Hz〜116KHzの信号エネルギを、十分に減衰すべきであ
る。
デジタル信号のサンプリング速度がサンプリング速度
f2にひとたび減少されると、信号はデジタル・フィルタ
手段110により容易にフィルタされ、そして、第２のサ
ンプラ112によりサンプリングされてサンプリング速度
を所望の速度f3に減少することができる。デジタル・フ
ィルタ手段110は所望のサンプリング速度f3の２分の
１、例えば、24KHz以上の成分を減衰することによって
所望のサンプリング速度f3で信号の再度のサンプリング
ができるように機能する。デジタル・フィルタ手段110
は、またエリアシング防止フィルタとして機能してf3/2
以上の成分を持つアナログ入力信号がエリアシング成分
としてオーディオ帯域に出現するのを防止する。デジタ
ル・フィルタ手段110は、なるべくなら、急峻な減衰特
性と線形の位相応答を持つ種類の有限インパルス応答
（FIR）フィルタを有することが好ましい。アナログ・
フィルタ102は76KHz（96KHzマイナス20KHz）以上の信号
を減衰させ、そして、なるべくなら、問題の周波数帯域
以上、例えばオーディオ帯域20KHz以上を減衰させ始め
るものが好ましいので、デジタル・フィルタ手段110
は、エリアシングのためにより高い周波数では再び上昇
する応答特性を持つが、そのエネルギが存在しないため
にエリアシングを起さない。
第８図に関して図示しかつ説明したコンバータを、第
13図ないし第20図について更に詳しく説明する。
アナログ・フィルタ102は、前述のように、76KHz（96
KHzマイナス20KHz）以上の信号エネルギを十分に減衰す
るための任意の種類のフィルタとすることができる。こ
のフィルタ102の例は第13図に示してある。この図で、
曲線は20KHzまでは平坦で20KHz以上では減衰する。この
フィルタの遮断周波数は、なるべくなら、20KHzである
ことが好ましく、そしてこのフィルタは、なるべくな
ら、76KHz以上で少なくとも40dBの減衰をするものであ
ることが好ましい。
高速A/Dコンバータ104は、なるべくなら「シグマ・デ
ルタ変調器」として知られるコンバータの類のものであ
ることが好ましい。第14図及び第15図は２つともありふ
れたデルタ変調器の形態と考えられるものを示す。第14
図で、アナログ入力は加算器130に加えられる。加算器1
30の出力は比較器132の反転入力端子に加えられる。こ
の比較器132の他方の入力は接地点に関連づけられ、即
ち、信号反転器132は次にその出力をＤ型フリップ・フ
ロップ134のDN入力点に加えている。この後者はクロッ
ク信号でクロック制御をされて、クロック・パルスがＤ
型フリップ・フロップ134に供給された時に比較器132の
出力が正であるとＱ出力点に“ハイ”の２進重み付け信
号（１）を提供し、そして比較器132の出力が負でクロ
ック・パルスがＤ型フリップ・フロップ134に供給され
た時に“ロー”の２進重み付け信号（０）を提供する。
Ｄ型フリップ・フロップ134のＱ出力はクロック周波数
のデジタル出力を形成し、また、（不定のDC利得を有す
る）積分器136の形をした低域フィルタに加えられる。
この積分器136は加算器130に結合される出力を提供す
る。
アナログ入力信号は、かくして、積分器136の出力と
加えられる。また、比較器132、Ｄ型フリップ・フロッ
プ134及び積分器136を通る負帰還路が形成されている。
アナログ入力信号が存在しない場合、このシステムは、
約１対１比の２進の“ハイ”レベル信号対“ロー”レベ
ル信号で振動する。積分器136が適切な設計の低域フィ
ルタにより置換されると、この振動は疑似不規則２進シ
ーケンス（１、０がランダムに出現するよう人工的に作
られた２進値信号系列）を形成し、そして、比較器132
の入力点における振動信号のスペクトルは白色（各周波
数成分のエネルギ密度が周波数に依存せず同一）とな
る。
次に、もし正又は負のアナログ入力信号が加算器130
の入力点に加えられると、２進の“ハイ”レベル信号対
“ロー”レベル信号の比は入力信号に逆らう方向に変化
する。従って、アナログ入力信号が正の時、このアナロ
グ入力信号により、一連の連続“ロー”レベルよりなる
デジタル出力信号が生じ、積分器136の出力がそのアナ
ログ入力信号に等しくかつそれと逆になるまで２進の
“ハイ”レベル信号対“ロー”レベル信号の比を減少さ
せる。逆に、アナログ入力信号が負の時は、デジタル出
力信号の一連の連続“ハイ”レベルよりなり、積分器13
6の出力がそのアナログ入力信号に等しく、かつ逆にな
るまで２進の“ハイ”レベル信号対“ロー”レベル信号
の比を増大させる。積分器136は不定のDC利得を有する
ので、２進の“ハイ”レベル信号対“ロー”レベル信号
の比は、積分器136の出力が加算器130におけるアナログ
入力信号を打ち消すに十分な値に達した後は、１対１の
比に復帰する。
第14図のA/Dコンバータのデジタル出力は帰還ループ
の積分器136の存在のためにアナログ入力信号の傾斜に
比例して、このA/Dコンバータをスルーレート制限シス
テム（入力信号の振幅の変化率に応答動作するシステ
ム）にする。
第14図に示した形態は利用できるが、第15図に示した
形態の方が好ましい。この15図の形態は第14図に示した
ものと類似しているが、アナログ入力信号が積分器136
の出力よりもむしろこの積分器136の入力点に対して加
算されるように加算器130と積分器136が逆の順序で接続
されているという点が異なる。これにより、フリップ・
フロップ134のデジタル出力点に入力信号のスペクトル
が直接現れることになる。そのデジタル出力信号は、次
に、問題を周波数帯域、例えばオーディオ帯域の20KHz
以上の帯域外成分をフィルタリングすることによって複
号化することができる。次に、最大の入力レベルは周波
数に対して一定であるが、雑音フロアのスペクトルは6d
B/オクターブの立ち上がり特性（周波数が１オクターブ
上昇するにつれ6dBの割合で周波数成分のエネルギ密度
が増加する特性）を有している。第14図及び第15図の両
方は特定の周波数で同一の信号対雑音比を提供する。し
かしながら、第15図に示した形態はスルーレート制限型
のものではなく、振幅制限型のものである。従って、コ
ンバータ104は、なるべくなら、「積み重ね」形式で第1
5図の形態を使用する方がよい。これは第16図に最もよ
く示してある。
図示のように、上記A/Dコンバータは、複数の抵抗138
m−１…138A、138B、138C、138D…138n−１及び138nが
抵抗梯子を提供する並列近似型のものである。この抵抗
梯子の中点はシステムの接地点に接続され、この抵抗梯
子の端部はそれぞれ等しいが逆の正負のDC基準電圧に接
続されている。各対の隣接抵抗の接続点は対応する比較
器132の非反転入力点に接続されている。端部抵抗138m
と138nの値は互いに同一であり上記DC基準電圧の大きさ
に依存する。残りの抵抗138m−１…138n−１は、等しい
増分電圧がそれらの比較器の非反転入力端子に加えられ
て基準電圧となるよう同一となっている。各デジタル出
力信号は加算器130Aと標準優先エンコーダ140の入力点
に加えられる。加算器130Aの出力は低域フィルタに加え
られる。この低域フィルタは積分器136Aの形にすること
ができる。この後者はその他方の入力信号を比較器132
の反転入力端子の各々に提供する。各フリップ・フロッ
プ134は、このフリップ・フロップ134が6.144MHz信号に
よってクロック制御をさせられるたびに、抵抗138によ
り提供される基準電圧に比較して、積分器136Aの出力値
に依存する“ハイ”レベル又は“ロー”レベルの信号を
提供する。尚、第16図に示したように、第15図の形態を
並列式の枝に接続することによってA/Dコンバータのダ
イナミック・レンジは各枝を追加するに従って増大され
るということが知られよう。第15図のA/Dコンバータ
は、それゆえ、１ビットの量子化器として見ることがで
き、一方、第16図の装置は、「フラッシュ（flash）」
型A/Dコンバータ装置である。従って、比較器の数（即
ち、枝の数）は望まれるダイナミック・レンジに依存し
て変えることができる。この好適な実施例では、使用さ
れる枝の数は、優先エンコーダ140の４ビット出力を生
じるように15であり、特に、Ｎ個の比較器132とＮ個の
フリップ・フロップ134が使用されるように、使用され
る枝の数がＮにより表される場合、各帰還路で発生され
るループの「誤差」信号はＮ＋１個の値に量子化される
のでダイナミック・レンジはＮに対し線形に増大する。
アナログ入力信号を直接表すフリップ・フロップ134
のデジタル出力は、なるべくなら、従来技術の公知の仕
方で優先エンコーダ回路140によって４つの並列な２進
信号からなる適当な２進形式に変換されるほうがよい。
第８図の点114に18個の並列ビット出力を最終的に発生
するために16個の比較器が使用される場合、達成される
ダイナミック・レンジは約105dBである。このダイナミ
ック・レンジを達成するに必要なフリップ・フロップ13
4のためのクロック速度は6.144MHzである。
第16図の142における４個の並列２進信号は、フィル
タ手段106と110及びサンプラ108と112を有する２段デジ
タル・フィルタに加えられる。デジタル・フィルタ106
とサンプラ108はより低いサンプリング速度96KHzでその
４ビット２進出力信号を再度サンプリングするために使
用され、そして、帯域外の雑音及び信号エネルギがオー
ディオ帯域に折り返すのを妨げてそれぞれオーディオ帯
域内の付加的な雑音及びスプリアス信号音を抑圧するよ
うに設計されている。
第16図の優先エンコーダ140からの出力が比較的高速
度、即ち、6.144MHzの場合は、かなり簡単なデジタル・
フィルタが使用される。一般的に、好適なデジタル・フ
ィルタは、ありふれてはいるが、各サンプリング間隔
に、デジタル信号の一連の過去の値に重み付け係数を掛
けるようにされた種類のものである。本発明の重み付け
係数は２の整数乗に等しい（この整数は０を含む任意の
整数である）。なるべくなら、一連の「平均化」フィル
タ部が使用されることが望ましい。この場合、その各出
力値は、その信号の高周波部分の分解能及び減衰を増加
するように入力された一連の何らかの有限な数の過去の
値の単なる和になる。このようなフィルタの重み付け係
数は２の０乗すなわち１となる。この関係は、平均長Ｑ
の場合、入力シーケンスＸ（Ｎ）に対する出力シーケン
スＹ（Ｎ）に関する次の差分方程式によって最もよく
記載される。
差分方程式は、全ての出力サンプルを計算するため
にＱ個の加算が必要であるということを意味する。しか
しながら、差分方程式は計算をかなり節約するように
次のごとく書き換えることができる。
Ｙ（Ｎ）＝Ｙ（Ｎ−１）＋Ｘ（Ｎ）−Ｘ（Ｎ−Ｑ） 方程式は、出力シーケンスＹ（Ｎ）の各々の新しい
値が、Ｑ個のサンプルの平均を保持することにより、そ
して、各新しい入力サンプルの場合、各新しい入力値を
その平均値に加え、そして、Ｑ個のサンプル間隔前にサ
ンプリングされた信号の値を引き算することによって計
算することができる。従って、各出力値を計算するため
に各新しい入力値の場合、Ｑ個全ての入力サンプルを加
算する必要はない。
このように、入力サンプルの連続する所定の数（Ｑ）
のサンプルのサンプル値を足し合わせ、これを出力とす
ることにより入力サンプルに対してＱ倍相当のレベルの
出力サンプルがとり出せる。従って、入力サンプルの量
子レベルを基準にすると出力レベルが増大した分出力サ
ンプルのワード長が増加することとなる。例えば、Ｑ＝
64の場合は入力サンプルに対し出力サンプルのレベルが
最大で64倍となるのでワード長が６ビット（64＝26）増
加することとなる。本願のデジタルフィルタ106はこの
原理を利用したものである。
第８図のデジタルフィルタ手段106の好適な実施例
は、第17図に更に詳しく示してある。A/Dコンバータ104
の４ビット２進ワード出力は、好ましくは6.144MHzの速
度のクロック信号CLK1により制御されるＤ型フリップ・
フロップ148の入力点に加えられる。Ｄ型フリップ・フ
ロップ148の出力は第１のフィルタ部150Aの入力点に接
続される。第１のフィルタ部150Aの入力点はランダム・
アクセス・メモリ（RAM）152の入力点と３状態バッファ
（トライステート・バッファ）154の入力点に接続され
ている。RAM152と３状態バッファ154は、RAM152のため
にR/と３状態バッファ154のためにOEと示された（6.1
44MHzの速度の）同じ制御信号により制御される。この
制御信号が“ロー”レベルの時、３状態バッファ154は
低インピーダンス状態にあるので、導通しており、一
方、RAM152は書き込み状態にあって、Ｄ型フリップ・フ
ロップ148の出力からのデータをメモリに書き込むよう
になっている。その制御信号が“ハイ”レベルの時は、
３状態バッファ154は高インピーダンス状態に戻るの
で、非導通となり、一方、RAM152は読み取り状態にあっ
てメモリからその出力を介してデータを読み取る（送信
する）ようになっている。
RAM152は、Ｑ個のサンプリング間隔（この好適な実施
例では64個と選ばれている）の間、Ｄ型フリップ・フロ
ップ148からの各４ビット・ワードを記憶し、その後RAM
152はそのワードを読みだす。これはアドレス・カウン
タ156により制御される。この後者は、なるべくなら、
6.144MHzの速度のクロック信号CLK2によりクロック動作
をされる６ビット（64）カウンタであることが好まし
い。
RAM152と３状態バッファ154の４ビット・ワード出力
は演算装置（ALU）158のＡ入力点に提供される。この後
者は、ＡとＢの入力点を有していて、当技術分野におい
て公知のように、 制御信号がその制御入力点に加えられた時にそのＡとＢ
の入力点の信号の和に等しい出力を提供し、そして 制御信号がその制御入力点に加えられた時にそのＡとＢ
の入力点の信号間の差（Ｂ−Ａ）に等しい出力を提供す
る。ALU158のＡ入力点は、RAM152がその読み取り状態に
ある時にこのRAM152からの出力を、そして、RAM152がそ
の書き込み状態にある時に３状態バッファ154からの出
力を受信するように接続されている。キャリア・ルック
・アヘッド・ユニット160は、公知のように加算と減算
を実施するために使用される。各加算及び減算の結果は
出力ラッチ162に段階的に累積される。従って、出力ラ
ッチ162はALUの出力から受信された最新の64個のサンプ
ルの和を含んでいる。このような和は10ビット〔４ビッ
ト×64（６ビット）＝10ビット〕により表される。出力
ラッチ162は、各サンプリング間隔中OUTCLK1の信号によ
りクロック制御をさせられて、ALU158のＢ入力点に対
し、次のサンプル間隔の間の新しい64個のサンプルの和
として１ビットの２進出力信号を提供する。また、12.2
88MHzのクロック166が使用されてOUTCLK1の信号と、1/2
分周器168への入力を発生するために使用されている。
この後者は、12.288MHzの周波数の２分の１のCLK1、R/
、▲▼及びCLK2の信号と、CLK1、R/、▲▼
及びCLK2の信号から180度位相のずれた を提供する。
このフィルタ部150Aの周波数応答Ｈ（Ｆ）はよく知ら
れており、次の関数式により与えられる、 ここでＱ＝平均長、（この好適な実施例では、＝6
4）、そして、Ｆ＝入力信号の繰り返し速度又は周波数
である。
第18図に示したように、応答は規則正しい間隔で０と
なり、その第１の０点は（サンプリング速度/Q）、例え
ば、96KHzで生じ、第２の０点はサンプリング速度/Qの
２倍、例えば192KHzのことろで生じるので、０点はサン
プリング速度/Qの各倍数のところで生じる。
第19図で、96KHzの倍数を中心とする周波数領域は、
サンプリングが96KHzで生ずる場合には、（20KHz以下
の）オーディオ帯域内へ雑音が折り返すのを防止するた
めにフィルタ手段によって減衰されなければならない。
減衰されなければならない周波数領域は、上記フィルタ
部がその最大の減衰を有する領域であるということは明
らかなはずである。しかしながら、単一のフィルタ部で
は、過度の量の雑音がオーディオ帯域へ折り返すのを防
止するための十分な阻止帯域減衰を提供することができ
ない。しかしながらこの問題は、第17図に示したよう
に、直列に接続された、デジタル・フィルタ部150Aと同
一の３つのデジタル・フィルタ部150A、150B、150Cの使
用により克服され、その周波数応答Ｈ（Ｆ）は次のごと
くなる。
第19図に示した、この応答は、全てのエリアシング応
答信号を除去する。
96KHzの各倍数のところに中心を持つ３つの部分150
A、150B及び150Cは、クロック166及び1/2分周器168から
の同じ制御信号で同期化される。但しCLK1、R/、▲
▼、CLK2及び は、各デジタル・フィルタ部へ各新しい入力信号を適切
なタイミングで利用できるようにするために、引き続く
各々のデジタル・フィルタ部では180度だけ移相されな
ければならない。従って、インバータ170Aと170Bは第２
のデジタル・フィルタ部150B用にこれらの制御信号をシ
フトするために用いられる。第３のデジタル・フィルタ
部150Cは、元の信号から360度の移相となり元の信号と
同じになるので、インバータ（位相反転器）は必要とし
ない。
これら３つのデジタル・フィルタ部150A、150B及び15
0Cの動作は第21図のタイミング図に関してよりよく理解
される。特に、上記A/Dコンバータから到来する４ビッ
トの信号はフリップ・フロップ148に提供される。この
後者は到来信号をデジタル・フィルタ部150A、150B及び
150Cと同期させるために使用される。ある所定時間ｔ＝
０の時に、CLK1、R/及び▲▼信号は“ハイ”レベ
ルとなり、一方、 は“ロー”レベルとなる。CLK1の正への遷移（transiti
on）によって、フリップ・フロップ148への４ビットの
入力がこのフリップ・フロップ148の出力に現れる。CLK
2の信号は、RAM152内の場所を順次64個の場所にわたり
アドレスするように各デジタル・フィルタ部150A、150
B、150Cのカウンタ156を進める。各到来サンプルは、AL
U158へサンプルが最後に読み出されたRAM152の特定の場
所へ書き込まれるようにカウンタ156はクロック制御さ
れる。到来サンプルは、カウンタ156が完全にリサイク
ルをする64個のサンプリング間隔の間記憶される。RAM1
52の読みだし段階中、R/線が“ハイ”レベルである
と、遅延されたサンプルはRAM152の出力点に提供され、
バッファ154は非導通である。
は、ALU158が引き算モードにある（入力点Ａの２進信号
値を入力点Ｂの２進信号値から引き算する）ように、
“ロー”レベルである。この初期の時間ｔ＝０では、OU
TCLK1信号は、出力ラッチ162の出力（過去の64個のサン
プル値の和を表す10ビットの２進信号）がALU158のＢ入
力点及び次のデジタル・フィルタ部150Bの入力点に現わ
れるように出力ラッチ162に対して“ハイ”レベルとな
る。出力ラッチ162の値は、この引き算から生じる中間
の２進値となる。ｔ＝１において、OUTCLK1信号は他の
正への遷移となり、R/と▲▼信号は次に“ロー”
レベルとなり、そして、 は“ハイ”レベルとなる。これにより３状態バッファ15
4は低インピーダンス状態に設定され、RAM152は書き込
みモードに設定され、そして、ALU158は加算モードに設
定される。フリップ・フロップ148の出力に現れる４ビ
ット・ワードは、このようにして、最後のサンプルが読
み出されたRAM152の場所に書き込まれる。この４ビット
の出力は、また、３状態バッファ154を介してALU158の
Ａ入力点に送られる。時間ｔ＝１の時に、OUTCLK1が正
への遷移をすると、出力ラッチ162の出力の中間値はALU
158のＢの入力点に送られる。これら２つの信号は共に
加えられて、フリップ・フロップ148に提供された過去
の64個のサンプル値の和を表すｔ＝１とｔ＝２の間の新
しい値となる。各後続のデジタル・フィルタ部150Bのク
ロック信号R/、▲▼、CLK2及び は180度移相されているので、デジタル・フィルタ部150
Aにより提供されるｔ＝１の時の中間値出力は次のデジ
タル・フィルタ部150Bによっては使用されない。これは
デジタル・フィルタ部150BのRAM152が読み取りモード
で、そのデジル・フィルタ部150Bの３状態バッファ154
がインバータ164Aと164Bのために高インピーダンス状態
にあるからである。尚、A/Dコンバータが最初始動する
時、RAMは全ての値をクリアされ、そしてALU158が引き
算モード中の最初の64個の間隔の間、入力点Ａに加えら
れる信号は、計算が影響をうけないように０値となる。
従って、デジタル・フィルタ部150Aの出力は依然とし
て6.144MHzの速度にあるが、各サンプリング間隔の第１
のデジタル・フィルタ部の出力は以前の64個の間隔の平
均値を表わしている。各サンプリング間隔のデジタル・
フィルタ部150Bの出力は6.144MHzの速度にあって、以前
の64個の間隔に関する第１のデジタル・フィルタ部の出
力の平均値を表す。同様に、各サンプリング間隔のデジ
タル・フィルタ部150Cの出力は、6.144MHzの速度であっ
て、前の64個の間隔に関する第２のデジタル・フィルタ
部150Bの出力を表す。これに関連して述べると、デジタ
ル・フィルタ部150Bの出力は16ビットとなり、一方、デ
ジタル・フィルタ部150Cは22個の２進ビットほどの分解
能を持つ。より少いビット数、例えば、18ビットでよい
場合はデジタル・フィルタ部150Cの出力の最小桁のビッ
トのいくつかは無視することができる。
デジタル・フィルタ部150Cの出力はサンプラ108の入
力点に加えられ、次にこのサンプラ108はフィルタ手段1
10へ入力を提供する。この好適な実施例のサンプラ10
8、フィルタ手段110及びサンプラ112は第20図に更に詳
しく示されている。このフィルタは、64番目ごとのサン
プルを読み込み（それにより、サンプリング速度を96KH
zに減少する）と共に、結果として生ずるサンプリング
周波数を96KHzから標準の48KHzの速度に変化させるよう
にしたFIRデシメーション（decimation）フィルタであ
る。従って、96KHzの元のサンプリング周波数は２のデ
シメーション係数により減少されるが、明らかに任意の
デシメーション係数が提供できる。
第20図に示した好適なデジタル・フィルタ110は、デ
ジタル・フィルタ部150Cから提供されるデータを収容す
るに十分な広さのデータ路（ここに記載の実施例では、
18ビットである）を提供するように設計された直線位相
フィルタである。このフィルタ110はタップつき遅延線
として機能し、そしてRAM170を有している。このRAM170
は、64番目ごとの18ビット・ワードがデジタル・フィル
タ部150CからRAM170へ並列に格納されるようにデジタル
・フィルタ部150Cの出力に入力点を接続させている。RA
M170は読み取り専用メモリ（ROM）172により制御され、
このROM172はR/制御信号をRAM170に提供する。ROM172
には、カリフォルニア州サンタクララのナショナル・セ
ミコンダクタ（National Scmiconductor）社により製造
されたDM745287のようなROMの任意の商業的に入手可能
の種類のもので、従来技術で公知の仕方でプログラムで
きるものとすることができる。ROM172は、また、従来技
術で公知の仕方で決定することができる係数ルックアッ
プ・テーブルを有している。フィルタ110の遮断周波数
は、係数（複数）の約２分の１が０となって、計算の回
数が減少されるように、到来サンプリング速度の４分の
１、即ち96KHzの４分の１即ち24KHzになるように設計さ
れている。
アドレス・カウンタ174は、256ステップのプログラム
・シーケンスが順次実行できるようにROM172に８ビット
のアドレス信号を提供する。クロック信号、好ましくは
12.288MHzのクロック信号CLK3とカウンタ・リセット信
号SYNCはそれぞれクロック発生器166とSYNCタイミング
・ブロック175によってカウンタ174の対応する２つの入
力点に供給される。
RAM170はROM172によってオフセット・カウンタ176と
加算器178を介してアドレスされる。特に、ROM172はフ
ィルタ手段の出力サンプルを計算するために加算器178
に直接６ビットのROMアドレス・シーケンスを提供す
る。オフセット・カウンタ176はROM172から信号を受け
て各々の新しい計算のために各々新しいアドレス・シー
ケンスを持つ５ビットの信号を加算器178に提供する。
（オフセット・カウンタ176により提供される値に対し
その新しいアドレス・シーケンスの各アドレスに加える
ことによって得られる）RAM170に提供される実際の６ビ
ット信号のシーケンスは、各出力信号を計算する時と同
じシーケンスとなる。但し、アドレス・シーケンスは各
新しい計算の場合、２だけ進められる。この全ては以下
で更に明らかになる。
RAM170のワード出力はワード・レジスタ180に結合さ
れ、このワード・レジスタ180は、ROM172から得られるS
HIFT/▲▼信号が“ロー”レベルとなり、そし
て、ROM172からのCLK3信号が提供される時、RAM170の各
々の18ビット・ワードの出力を記憶するようにされてい
る。ワード・レジスタ180の出力はALU182のＡ入力点に
接続されている。この後者はROM172から を受信する。ALU182の出力は出力レジスタ184の入力点
に接続されている。この後者はその出力をALU182のＢ入
力点と最終レジスタ186の入力点に接続している。出力
レジスタ184はROM172によってOUTCLK2でクロックされる
時、出力信号を発生し、そして、ROM172からRESET信号
を受ける時クリアされる。最終レジスタ186はROM172か
らOUTCLK3信号を受ける時、出力信号を提供する。
動作において、到来するデータ・ワードはデジタル・
フィルタ部150Cから受信され、そして、64番目ごとのデ
ータ・ワードはRAM170の特定のアドレス場所に並列に格
納される。カウンタ174によりアドレスされるROM172
は、64番目ごとのワードがRAMメモリ170に格納されるよ
うに低いR/信号を提供する。RAM170は、次に、ROM172
とオフセット・カウンタ176により決定されるアドレス
・シーケンスの最初のアドレスで加算器178によりアド
レスされ、そして、その場所に記憶されたワードはワー
ド・レジスタ180に入力される。次に、ワード・レジス
タ180のワードはROM172の係数ルックアップ・テーブル
に直列に記憶された第１の係数を掛けられる。シフトと
加算のアルゴリズムはROM172で使用されてワード・レジ
スタ180のデータ・ワードをその第１の係数に掛ける。
そのアルゴリズムはよく知られているので、そのシーケ
ンス全体は説明しない。一般的に。シフトと加算のアル
ゴリズムは、その乗数を形成する係数の各々の順次のビ
ットが２進の１であるか又は２進の０であるかをまず決
定する。もし、その順序のビットが１ならば、ワード・
レジスタ180の内容はCLK3とOUTCLK2の信号が発生された
ときに“ハイ”レベルの をALU182に提供することによって出力レジスタ184の内
容に加えられる。次に、“ハイ”レベルのSHIFT/▲
▼信号はワード・レジスタ180に提供されてそのデ
ータ・ワードを１ビットの場所だけシフトする。もしも
係数の順次のビットが０の場合、ワード・レジスタ180
の内容は出力レジスタ184の内容に加えられない。係数
の各ビットの各状態は決定されて、そのアルゴリズムは
実行される。この第１の掛け算の結果は出力レジスタ18
2に蓄積される。アドレス・シーケンスの次のアドレス
は加算器178によってRAM170に提供され、そしてその記
憶されたデータ・ワードはワード・レジスタ180に記憶
される。次の係数は係数ルックアップ・テーブルで乗数
として使用され、そして、ワード・レジスタ180のワー
ドは被乗数として使用される。シフトと加算のアルゴリ
ズムは使用されて最後の積と現在の積の和を出力レジス
タ184に蓄積する。アドレス・シーケンスの２分の１が
完了すると、デジタル・フィルタ部150Cからの次のサン
プルはRAM170に入力される準備ができた状態となる。そ
れはメモリの所定の場所に書き込まれ、アドレス・シー
ケンスは全ての計算が完了されるまで続行する。出力レ
ジスタ184の蓄積結果は次にCLK3信号によりクロック制
御されて最終レジスタ186に入力される。この時に、他
のサンプルはデジタル・フィルタ部150CからRAM170へ書
き込まれる。このようにして出力サンプリング速度は所
望の48KHzに減少される。ROM172は次に、このROM172に
より提供されるシーケンスが繰り返されるように２だけ
オフセット・カウンタ176の入力を進めるが加算器178は
RAM170に提供される各アドレスを２だけ進める。前述の
ことは次の例により更によく理解される。
RAM170が１〜64と任意に番号を付けられる64個のワー
ド記憶場所を有していてRAM170に記憶された64個のデー
タ・ワードの40個が各出力サンプルの計算に使用される
場合、シーケンスは次のようにすることができる。
第１の間隔中96KHzの速度で、データ・ワードは場所6
3に書き込むことができる。この動作はW63として表され
る。次の場所のワードは場所１（R1）で読み出される。
このワードは係数１（R1C1）を掛けられる。そして、シ
ーケンスはR2、R2C2と進み、和R1C1＋R2C2が次にレジス
タ184に蓄積される。そして、シーケンスはR20とR20C20
に通って続きR20C20は出力レジスタ184の蓄積内容に加
えられる。W64が次に起こり、そしてシーケンスはR21、
R21C21と進み、R21C21はレジスタ184の内容に加えられ
る。そして、シーケンスはR40、R40C40を通って進み、R
40C40は出力レジスタ184の内容に加えられる。これらの
内容は次に出力レジスタ184から最終レジスタ186へ出力
サンプルとしてクロック動作で送られる。アドレス・シ
ーケンスは次にクロッキング・カウンタ176により進め
られ、そして、次の動作はR3、R3C3、などを伴うW1であ
る。最終レジスタ186は48KHz、18ビット出力信号を提供
する。
第８図〜第21図には示さなかったが、上述の好適な実
施例は、またアナログ入力信号を処理してデジタル出力
信号を発生するために必要な電力を供給する電源と、装
置がその電源によりオンされた時に全ての記憶された信
号の成分をクリアするためにシステムの適当な構成要素
の全つにクリア信号を発生するための、ワンショット・
マルチバイブレータのような、適当な手段を有してい
る。
上記のA/Dコンバータは従来技術の上記問題を克服
し、従って精巧なエリアシング防止フィルタを提供する
必要なしに改良された分解能を提供する。このA/Dコン
バータは、従来技術の16ビットA/Dコンバータによりこ
れまでに提供されてきた分解能よりも大きな分解能を提
供することができる。このコンバータはエリアシングな
しにアナログ信号をデジタル信号に迅速かつ正確に変換
する。
この開示に関連する本発明の範囲から逸脱せずに上述
の装置にはいくつかの他の変更がなし得るので上述の記
載に含まれ又は添付図面に示された全ての事項は例示的
な意味であって限定的な意味で解釈されるべきではな
い。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−79732（ＪＰ，Ａ) 特開 昭57−106221（ＪＰ，Ａ) 特開 昭59−160321（ＪＰ，Ａ) 特開 昭54−28520（ＪＰ，Ａ) 特開 昭59−167111（ＪＰ，Ａ)

Claims (17)

    (57)【特許請求の範囲】
  1. 【請求項１】アナログ入力信号を所定の帯域幅内で前記
    アナログ入力信号を表わすデジタル出力信号に変換する
    装置において、前記装置は、 前記アナログ入力信号を、前記アナログ信号を表わす比
    較的低分解能の第１のデジタル信号に第１のワード繰返
    し速度で変換する信号変換手段（104）と、 前記第１のデジタル信号に応答しかつ前記第１のデジタ
    ル信号の関数として、前記第１のワード繰返し速度より
    低い出力ワード繰返し速度で比較的高分解能のデジタル
    出力信号を発生する信号発生手段（106、108、110、11
    2）であってデジタルフィルタ手段（106）を有する信号
    発生手段とを含み、 前記デジタルフィルタ手段（106）は前記変換手段（10
    4）の出力に接続され前記第１のデジタル信号を前記第
    １のワード繰返し速度で累積加算してデジタル信号のワ
    ード長を増加せしめるよう機能するものであり、 そして、前記信号発生手段は、 前記第１のデジタル信号に応答しかつ前記第１のデジタ
    ル信号の関数として、前記第１のワード繰返し速度より
    低く前記出力ワード繰返し速度より高い中間ワード繰返
    し速度で中間デジタル信号を発生する第１のサンプリン
    グ手段（108）と、 前記ワード繰返し速度（複数）の差から生ずるエリアシ
    ングを最小にし、かつ帯域外信号と前記帯域外の前記ア
    ナログ入力信号の雑音とを表わす前記中間デジタル信号
    の部分を減衰させるデジタルフィルタ手段（110）と、 前記出力ワード繰返し速度で前記デジタル出力信号を発
    生する第２のサンプリング手段（112）とを含むもので
    あることを特徴とする、アナログ入力信号を所定の帯域
    幅内で前記アナログ入力信号を表わすデジタル出力信号
    に変換する装置。
  2. 【請求項２】前記アナログ入力信号を前記第１のデジタ
    ル信号に変換する前記信号変換手段（104）は、デルタ
    変調器を含むことを特徴とする請求の範囲第１項記載の
    装置。
  3. 【請求項３】前記デルタ変調器は、振幅制限型（第15
    図）であることを特徴とする請求の範囲第２項記載の装
    置。
  4. 【請求項４】前記アナログ入力信号を前記第１のデジタ
    ル信号に変換する前記信号変換手段（104）は、並列の
    積重ね構成で接続される複数の前記デルタ変調器を含
    み、それによりデジタル信号を供給する前記デルタ変調
    器の数が前記アナログ入力信号（第16図）の関数となる
    ことを特徴とする請求の範囲第２項又は第３項記載の装
    置。
  5. 【請求項５】前記デルタ変調器は、スルーレート（slew
    rate）制限型（第14図）であることを特徴とする請求
    の範囲第２項記載の装置。
  6. 【請求項６】前記デジタルフィルタ手段（106）は前記
    第１のデジタル信号に2n（ｎは０を含む任意の整数）に
    等しい係数を掛けるものであることを特徴とする請求の
    範囲第１項乃至第５項記載の装置。
  7. 【請求項７】前記係数の各々は１に等しいことを特徴と
    する請求の範囲第６項記載の装置。
  8. 【請求項８】前記デジタルフィルタ手段（106）は、前
    記第１のワード繰返し速度の直前のサンプリング間隔の
    前記第１のデジタル信号の平均値を各々サンプリングす
    る前記中間デジタル信号の値が前記中間ワード繰返し速
    度のサンプリング間隔の時間に渡って実質的に発生する
    ように前記デジタル信号を発生するデジタルフィルタ部
    （150A〜150C）を含むことを特徴とする請求の範囲第１
    項乃至第５項記載の装置。
  9. 【請求項９】前記デジタルフィルタ部は、反復フィルタ
    を含むことを特徴とする請求の範囲第８項記載の装置。
  10. 【請求項１０】前記デジタルフィルタ手段（106）は、
    複数個のデジタルフィルタ部（例えば、150A、150B、15
    0C）を含み、前記デジタルフィルタ部の各々はＨ（Ｆ）
    ＝Sin（ＱπＦ）/Sin（πＦ）に近似する周波数応答を
    有し、ここで、Ｑは前記中間ワード繰返し速度のサンプ
    リング間隔内で実質的に発生する前記第１のワード繰返
    し速度のサンプリング間隔の数に等しく、Ｆは前記フィ
    ルタ部（150A）への入力信号のワード繰返し速度に等し
    いことを特徴とする請求の範囲第１項乃至第５項記載の
    装置。
  11. 【請求項１１】前記デジタルフィルタ手段は、直列に相
    互接続される少なくとも三つの前記フィルタ部（150A〜
    150C）を含むことを特徴とする請求の範囲第10項記載の
    装置。
  12. 【請求項１２】前記中間ワード繰返し速度のサンプリン
    グ間隔の時間に渡って実質的に発生する前記第１のワー
    ド繰返し速度のサンプリング間隔の数はＱによって表わ
    され、 前記デジタルフィルタ手段（106）はフィルタ部（150
    A）を具備し、 前記フィルタ部は、間隔Ｐ＝Ｎ−Ｑ＋１からＰ＝Ｎの間
    に発生する前記フィルタ部へのデジタル入力信号Ｘ
    （Ｐ）の和を表わす第１のワード繰返し速度で間隔Ｎで
    前記フィルタ部（150A）のデジタル出力信号Ｙ（Ｎ）を
    発生する第２の手段を含み、 前記第２の手段は、前記フィルタ部（150A）の直前のデ
    ジタル出力信号Ｙ（Ｎ−１）を表わす蓄積されたデジタ
    ル信号を格納する手段（162）と、前記デジタル出力信
    号Ｙ（Ｎ）を発生するように前記フィルタ部（150A）の
    デジタル入力信号Ｘ（Ｎ）を加算しそして前記フィルタ
    部の前記蓄積されたデジタル出力信号Ｙ（Ｎ−１）から
    前記フィルタ部の前記デジタル入力信号Ｘ（Ｎ−Ｑ）の
    値を減算する手段（158）とを含み、 前記中間デジタル信号は前記デジタル出力信号Ｙ（Ｎ）
    の関数であってかつ前記デジタル出力信号Ｙ（Ｎ）に応
    答することを特徴とする請求の範囲第１項乃至第５項記
    載の装置。
  13. 【請求項１３】前記デジタルフィルタ手段（106）は、
    直列に接続された前記複数のフィルタ部（150A〜150C）
    を含むことを特徴とする請求の範囲第12項記載の装置。
  14. 【請求項１４】前記デジタルフィルタ手段（106）は、
    前記フィルタ部を三つ含むことを特徴とする請求の範囲
    第13項記載の装置。
  15. 【請求項１５】エイリアシングを最小にし前記中間信号
    の前記部分を減衰させる前記信号発生手段（106〜112）
    の前記デジタルフィルタ手段（110）は、前記中間信号
    に応答するデジタルフィルタ段（170〜186）を含み、前
    記デジタルフィルタ段（170〜186）は前記出力ワード繰
    返し速度で前記中間信号をサンプリングする手段を含む
    ことを特徴とする請求の範囲第１項乃至第14項記載の装
    置。
  16. 【請求項１６】前記デジタルフィルタ手段（110）は、
    有限インパルス応答フィルタを含むことを特徴とする請
    求の範囲第15項記載の装置。
  17. 【請求項１７】前記有限インパルス応答フィルタは線形
    位相フィルタであることを特徴とする請求の範囲第16項
    記載の装置。
JP60504173A 1984-10-05 1985-09-24 アナログ−デジタル コンバ−タ Expired - Lifetime JP2575642B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US658339 1984-10-05
US06/658,339 US4680262A (en) 1984-10-05 1984-10-05 Periplasmic protein recovery

Publications (2)

Publication Number Publication Date
JPS62500554A JPS62500554A (ja) 1987-03-05
JP2575642B2 true JP2575642B2 (ja) 1997-01-29

Family

ID=24640835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60504173A Expired - Lifetime JP2575642B2 (ja) 1984-10-05 1985-09-24 アナログ−デジタル コンバ−タ

Country Status (2)

Country Link
US (1) US4680262A (ja)
JP (1) JP2575642B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE81149B1 (en) 1987-02-12 2000-05-03 Genentech Inc Methods and deoxyribonucleic acid for the preparation of tissue factor protein
US5266474A (en) * 1987-06-24 1993-11-30 Genentech, Inc. Balanced inducible transcription system
WO1991001367A1 (en) * 1989-07-20 1991-02-07 Bioeng, Inc. Supercritical fluid disruption of and extraction from microbial cells
US5180820A (en) * 1989-08-30 1993-01-19 Barde Yves Alain Brain-derived neurotrophic factor
IE910147A1 (en) * 1990-01-18 1991-07-31 Astra Ab A novel vector to produce biologically important peptides
US5389529A (en) * 1991-06-12 1995-02-14 Regeneron Pharmaceuticals, Inc. Modified lamβ signal sequence and processes for producing recombinant neurotrophins
NZ286241A (en) * 1995-03-29 1997-11-24 Mitsui Chemicals Inc Method of producing a peptide as a fusion protein intracellularly which is cleaved on passing the cell membrane
DE60117351T2 (de) 2000-12-04 2006-11-16 Sumitomo Chemical Co., Ltd. Verfahren zum Sterilisieren von transformierten Zellen
ATE353969T1 (de) * 2003-08-13 2007-03-15 Sandoz Ag Expressionsvektoren, transformierte wirtszellen und fermentationsverfahren zur herstellung rekombinanter polypeptide
JP2007501622A (ja) * 2003-08-13 2007-02-01 サンド・アクチエンゲゼルシヤフト 組換えポリペプチドを精製するための方法
GB0319601D0 (en) 2003-08-20 2003-09-24 Sandoz Ag Production process
FR2884829B1 (fr) * 2005-04-22 2008-01-11 Ricarimpex Procede d'obtention d'un extrait bacterien d'aeromonas hydrophila provenant de sangsues, et compositions pharmaceutiques les contenant
EP2160469B1 (en) 2007-05-17 2018-02-28 Boehringer Ingelheim RCV GmbH & Co KG Method for producing a recombinant protein on a manufacturing scale
GB201106225D0 (en) 2011-04-13 2011-05-25 Glaxosmithkline Biolog Sa Fermentation process
ES2750525T3 (es) 2012-12-27 2020-03-26 Glaxosmithkline Biologicals Sa Procedimientos y composiciones relacionados con CRM197

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2033905B (en) * 1978-08-21 1982-10-13 Upjohn Co Bacterial preparation of proteins
US4342832A (en) * 1979-07-05 1982-08-03 Genentech, Inc. Method of constructing a replicable cloning vehicle having quasi-synthetic genes
US4275166A (en) * 1979-11-05 1981-06-23 Eastman Kodak Company Process for the recovery of intracellular enzyme
FR2490675B1 (fr) * 1980-09-25 1985-11-15 Genentech Inc Production microbienne d'interferon de fibroplaste humain
JPS5779732A (en) * 1980-11-04 1982-05-19 Nec Corp Waveform coder
JPS57106221A (en) * 1980-12-22 1982-07-02 Toshiba Corp Analogue-digital converter
EP0061250A3 (en) * 1981-03-23 1983-09-28 Biogen N.V. Improved process for recovering products produced by host organisms
SE8204811L (sv) * 1982-08-23 1984-02-24 Sven Lofdahl Dna-fragment innefattande en signalsekvens
AU2092983A (en) * 1982-11-08 1984-05-17 Genentech Inc. Porcine growth hormone produced by recombinant dna technology
ZA837173B (en) * 1982-11-08 1984-05-30 Univ Case Western Reserve Genomic bovine growth hormone
GB2133238A (en) * 1982-12-10 1984-07-18 Marconi Co Ltd Coder/decoder arrangements
JPS59135892A (ja) * 1983-01-25 1984-08-04 Kunio Yamane シグナルアミノ酸配列をコードするｄｎａ
US4497730A (en) * 1984-04-03 1985-02-05 The United States Of America As Represented By The Department Of Health And Human Services Method for obtaining periplasmic proteins from bacterial cells using chloroform

Also Published As

Publication number Publication date
US4680262A (en) 1987-07-14
JPS62500554A (ja) 1987-03-05

Similar Documents

Publication Publication Date Title
US4588979A (en) Analog-to-digital converter
JP2575642B2 (ja) アナログ−デジタル コンバ−タ
EP0450951A2 (en) Analog-to-digital converter
US6489913B1 (en) Sub-ranging analog-to-digital converter using a sigma delta converter
US4528551A (en) Digital to analog converter employing sigma-delta modulation for use in telephone systems
EP0329381A2 (en) Sampled data subsampling apparatus
JP3193769B2 (ja) サンプリング周波数変換器
KR0162112B1 (ko) 신호 처리 회로
WO2005104377A2 (en) A method and system for analog to digital conversion using digital pulse width modulation (pwm)
US5181033A (en) Digital filter for filtering and decimating delta sigma modulator output signals
US5862069A (en) Four quadrant multiplying apparatus and method
US5450083A (en) Two-stage decimation filter
JP2002511988A (ja) 周波数変調入力または中間値を用いたアナログ−デジタル変換
US5220327A (en) Decimation filter in a sigma-delta analog-to-digtal converter
KR100219021B1 (ko) 성분 감도가 낮은 오버샘플된 3차 시그마 델타 아날로그-디지탈 변환기 네트워크
Claasen et al. Signal processing method for improving the dynamic range of A/D and D/A converters
KR100360632B1 (ko) 실제선형위상응답을동반한위상각보정의제공및양자화신호들의필터링을위한데시메이션회로및방법
US6313778B1 (en) Method and a system of acquiring local signal behavior parameters for representing and processing a signal
EP0054024B1 (en) Subscriber line audio processing circuit apparatus
US6473011B1 (en) Serial D/A converter compensating for capacitor mismatch errors
US6278392B1 (en) Gain adjustable sigma delta modulator system
JP2583610B2 (ja) Ａ／ｄ、ｄ／ａ変換装置
JP3113525B2 (ja) Ａ／ｄ変換器
US4755794A (en) Digital-to-digital code converter
KR100189524B1 (ko) 시그마델타 변조방식의 아날로그/디지탈 변환장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term