JP2583610B2 - Ａ／ｄ、ｄ／ａ変換装置 - Google Patents
Ａ／ｄ、ｄ／ａ変換装置Info
- Publication number
- JP2583610B2 JP2583610B2 JP1176445A JP17644589A JP2583610B2 JP 2583610 B2 JP2583610 B2 JP 2583610B2 JP 1176445 A JP1176445 A JP 1176445A JP 17644589 A JP17644589 A JP 17644589A JP 2583610 B2 JP2583610 B2 JP 2583610B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- digital signal
- converter
- sampling frequency
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、A/D変換部とD/A変換部とを有し、それぞ
れディジタルフィルタを用いたA/D、D/A変換装置に関す
るものである。
れディジタルフィルタを用いたA/D、D/A変換装置に関す
るものである。
第３図は従来のA/D、D/A変換装置を示すブロック図で
あり、１はA/D変換部、２はD/A変換部である。３はA/D
変換部１のアナログ入力信号、４はA/D変換部１のディ
ジタル出力信号、５はD/A変換部２のディジタル入力信
号、６はD/A変換部２のアナログ出力信号である。
あり、１はA/D変換部、２はD/A変換部である。３はA/D
変換部１のアナログ入力信号、４はA/D変換部１のディ
ジタル出力信号、５はD/A変換部２のディジタル入力信
号、６はD/A変換部２のアナログ出力信号である。
先ず、A/D変換部１の内部構成について説明する。
７はアナログ入力信号３を信号帯域の最高周波数fmの
Ｎ倍のサンプリング周波数fs1に変換するオーバーサン
プリング型のA/D変換器である。但し、fs1はfmに比し十
分大きいものとする。８はサンプリング周波数fs1のデ
ィジタル信号、９はディジタル信号８のサンプリング周
波数fs1を上記最高周波数fmのＭ倍のサンプリング周波
数fs2に変換すると共に、変換の際に生じる折り返し雑
音を除去する第１デシメーションフィルタである。但
し、ＭはＮより小さい数とする。
Ｎ倍のサンプリング周波数fs1に変換するオーバーサン
プリング型のA/D変換器である。但し、fs1はfmに比し十
分大きいものとする。８はサンプリング周波数fs1のデ
ィジタル信号、９はディジタル信号８のサンプリング周
波数fs1を上記最高周波数fmのＭ倍のサンプリング周波
数fs2に変換すると共に、変換の際に生じる折り返し雑
音を除去する第１デシメーションフィルタである。但
し、ＭはＮより小さい数とする。
17は第１デシメーションフィルタ９の特性を定める係
数発生装置、10はサンプリング周波数fs2のディジタル
信号、11はディジタル信号10を上記最高周波数fmのＫ倍
のサンプリング周波数fs3に変換すると共に、変換の際
に生じる折り返し雑音を除去する第２デシメーションフ
ィルタである。但し、ＫはＭより小さい数とする。18は
第２デシメーションフィルタ11の特性を定める係数発生
装置である。
数発生装置、10はサンプリング周波数fs2のディジタル
信号、11はディジタル信号10を上記最高周波数fmのＫ倍
のサンプリング周波数fs3に変換すると共に、変換の際
に生じる折り返し雑音を除去する第２デシメーションフ
ィルタである。但し、ＫはＭより小さい数とする。18は
第２デシメーションフィルタ11の特性を定める係数発生
装置である。
次にD/A変換部２の内部構成について説明する。
16はサンプリング周波数fs3のディジタル入力信号５
をサンプリング周波数fs2のディジタル信号15に変換す
ると共に、変換の際に生じるイメージ成分を除去する第
１インターポレーションフィルタ、20は第１インターポ
レーションフィルタ16の特性を定める係数発生装置、14
はディジタル信号15をサンプリング周波数fs1のディジ
タル信号13に変換すると共に、変換の際に生じるイメー
ジ成分を除去する第２インターポレーションフィルタ、
19は第２インターポレーションフィルタ14の特性を定め
る係数発生装置、12はディジタル信号13をアナログ出力
信号６に変換するオーバーサンプリング型のD/A変換器
である。
をサンプリング周波数fs2のディジタル信号15に変換す
ると共に、変換の際に生じるイメージ成分を除去する第
１インターポレーションフィルタ、20は第１インターポ
レーションフィルタ16の特性を定める係数発生装置、14
はディジタル信号15をサンプリング周波数fs1のディジ
タル信号13に変換すると共に、変換の際に生じるイメー
ジ成分を除去する第２インターポレーションフィルタ、
19は第２インターポレーションフィルタ14の特性を定め
る係数発生装置、12はディジタル信号13をアナログ出力
信号６に変換するオーバーサンプリング型のD/A変換器
である。
なお、第1,第２デシメーションフィルタ9,11及び第1,
第２インターポレーションフィルタ16,14は、ディジタ
ルフィルタで構成されるものである。
第２インターポレーションフィルタ16,14は、ディジタ
ルフィルタで構成されるものである。
次に動作について説明する。
先ず、A/D変換部１について述べる。
A/D変換部１に入力されるアナログ入力信号３は、オ
ーバーサンプリング型のA/D変換器７により、信号帯域
の最高周波数fmのＮ倍を有する非常に高いサンプリング
周波数fs1のディジタル信号８に変換される。しかし、f
s1はサンプリング周波数として高すぎるため、標準的な
サンプリング周波数fs3に変換する必要がある。
ーバーサンプリング型のA/D変換器７により、信号帯域
の最高周波数fmのＮ倍を有する非常に高いサンプリング
周波数fs1のディジタル信号８に変換される。しかし、f
s1はサンプリング周波数として高すぎるため、標準的な
サンプリング周波数fs3に変換する必要がある。
このサンプリング周波数の変換操作は、最終的にはf
s1/fs3おきにデータを出力する（間引きする）だけの操
作であるが、ただ単純に間引きしただけでは折り返しに
よる雑音が信号に混入し、信号の精度が著しく悪化す
る。そこで、ディジタルフィルタを通し雑音を除去して
から間引きを行う。そのディジタルフィルタは、 （ａ） 雑音が折り返してくるのを防ぐため、雑音の存
在する領域（Ｉ×fs3±fm、但し、Ｉは自然数）で十分
な減衰量を持つこと。
s1/fs3おきにデータを出力する（間引きする）だけの操
作であるが、ただ単純に間引きしただけでは折り返しに
よる雑音が信号に混入し、信号の精度が著しく悪化す
る。そこで、ディジタルフィルタを通し雑音を除去して
から間引きを行う。そのディジタルフィルタは、 （ａ） 雑音が折り返してくるのを防ぐため、雑音の存
在する領域（Ｉ×fs3±fm、但し、Ｉは自然数）で十分
な減衰量を持つこと。
（ｂ） 信号帯域内では、できるだけ平坦な通過特性と
なること。
なること。
の２つの条件を満たす必要がある。このようなフィル
タ特性を、１段のディジタルフィルタで実現するのは、
入力信号のナイキスト周波数（fs/2）と信号帯域の最高
周波数fmとが離れているため大変難しい。そこで通常、
ディジタルフィルタとしては、第１デシメーション（間
引き）フィルタ９と第２デシメーションフィルタ11との
２段構成となる。
タ特性を、１段のディジタルフィルタで実現するのは、
入力信号のナイキスト周波数（fs/2）と信号帯域の最高
周波数fmとが離れているため大変難しい。そこで通常、
ディジタルフィルタとしては、第１デシメーション（間
引き）フィルタ９と第２デシメーションフィルタ11との
２段構成となる。
第３図にはこのようにディジタルフィルタを２段に分
けてサンプリング周波数を変換した場合の例である。即
ち、ディジタル信号８を、サンプリング周波数fs1で第
１デシメーションフィルタ９を通して、一旦データを間
引くことにより、先ず中間のサンプリング周波数fs2の
ディジタル信号10に変換する。その後、さらにより精度
の高い第２デシメーションフィルタ11によって信号帯域
近傍に残っている雑音等を除いて、最終のサンプリング
周波数fs3にまでデータを間引く。なお、第1,第２デシ
メーションフィルタ9,11のフィルタ特性は、それぞれ係
数発生装置17,18からの係数によって定まる。
けてサンプリング周波数を変換した場合の例である。即
ち、ディジタル信号８を、サンプリング周波数fs1で第
１デシメーションフィルタ９を通して、一旦データを間
引くことにより、先ず中間のサンプリング周波数fs2の
ディジタル信号10に変換する。その後、さらにより精度
の高い第２デシメーションフィルタ11によって信号帯域
近傍に残っている雑音等を除いて、最終のサンプリング
周波数fs3にまでデータを間引く。なお、第1,第２デシ
メーションフィルタ9,11のフィルタ特性は、それぞれ係
数発生装置17,18からの係数によって定まる。
次に、D/A変換部２について説明する。
D/A変換部２は基本的にはA/D変換部１の逆の操作を行
っている。A/D変換部１では、サンプリング周波数をfs1
からfs3に間引き（デシメーション）することにより変
換しているが、D/A変換部２では逆にサンプリング周波
数をfs3からfs1へに補間（インターポレーション）する
ことにより変換する。また、D/A変換部２において、サ
ンプリング周波数をfs3からfs1へ変換する際、A/D変換
部１と同様にディジタルフィルタを通して信号帯域外雑
音を除く。そのディジタルフィルタ（インターポレーシ
ョンフィルタ）は、 （ｃ） 補間することにより発生するイメージ雑音を除
くため、イメージ雑音が存在する領域（Ｉ×fs3±fm、
但し、Ｉは自然数）でフィルタ特性が十分な減衰量を持
つこと。
っている。A/D変換部１では、サンプリング周波数をfs1
からfs3に間引き（デシメーション）することにより変
換しているが、D/A変換部２では逆にサンプリング周波
数をfs3からfs1へに補間（インターポレーション）する
ことにより変換する。また、D/A変換部２において、サ
ンプリング周波数をfs3からfs1へ変換する際、A/D変換
部１と同様にディジタルフィルタを通して信号帯域外雑
音を除く。そのディジタルフィルタ（インターポレーシ
ョンフィルタ）は、 （ｃ） 補間することにより発生するイメージ雑音を除
くため、イメージ雑音が存在する領域（Ｉ×fs3±fm、
但し、Ｉは自然数）でフィルタ特性が十分な減衰量を持
つこと。
（ｄ） 信号帯域内では、できるだけ平坦な通過特性と
なること。
なること。
の２つの条件を満たす必要がある。（ｃ），（ｄ）は
条件は前述したデシメーションフィルタに対する
（ａ），（ｂ）の条件と実質的に全く同じであることか
ら、インターポレーションフィルタは、デシメーション
フィルタと全く同じ特性を持つ、２段構成のディジタル
フィルタが用いられる。
条件は前述したデシメーションフィルタに対する
（ａ），（ｂ）の条件と実質的に全く同じであることか
ら、インターポレーションフィルタは、デシメーション
フィルタと全く同じ特性を持つ、２段構成のディジタル
フィルタが用いられる。
即ち、サンプリング周波数fs3のディジタル入力信号
５は、先ず、第１インターポレーションフィルタ16にお
いて、補間によりサンプリング周波数fs2のディジタル
信号15に変換される。次に第２インターポレーションフ
ィルタ14において、補間によりサンプリング周波数fs1
に変換された後、イメージ雑音を除去されて、ディジタ
ル信号13となる。このサンプリング周波数fs1のディジ
タル信号13は、オーバーサンプリング型のD/A変換器12
によりアナログ出力信号６に変換されてD/A変換部２よ
り出力される。
５は、先ず、第１インターポレーションフィルタ16にお
いて、補間によりサンプリング周波数fs2のディジタル
信号15に変換される。次に第２インターポレーションフ
ィルタ14において、補間によりサンプリング周波数fs1
に変換された後、イメージ雑音を除去されて、ディジタ
ル信号13となる。このサンプリング周波数fs1のディジ
タル信号13は、オーバーサンプリング型のD/A変換器12
によりアナログ出力信号６に変換されてD/A変換部２よ
り出力される。
従来のA/D、D/A変換装置は以上のように構成されてい
るので、４段のディジタルフィルタが必要であり、ま
た、ディジタルフィルタの各段ごとに、係数発生装置や
係数とデータとを乗算するための乗算器が必要となり、
このため、装置全体としての回路規模が極めて大きくな
ってしまうなどの課題があった。
るので、４段のディジタルフィルタが必要であり、ま
た、ディジタルフィルタの各段ごとに、係数発生装置や
係数とデータとを乗算するための乗算器が必要となり、
このため、装置全体としての回路規模が極めて大きくな
ってしまうなどの課題があった。
なお、上記従来技術としては、例えば「オーバーサン
プリング方式のＡ−D/D−Ａ変換技術」、（日経エレク
トロニクス、No.458、PP.223−231、1988.10.17）など
がある。
プリング方式のＡ−D/D−Ａ変換技術」、（日経エレク
トロニクス、No.458、PP.223−231、1988.10.17）など
がある。
この発明は上記のような課題を解消するためになされ
たもので、回路規模を小さくできるA/D、D/A変換装置を
得ることを目的とする。
たもので、回路規模を小さくできるA/D、D/A変換装置を
得ることを目的とする。
この発明に係るA/D、D/A変換装置は、第１係数発生装
置から共通の第１フィルタ特性係数を第１デシメーショ
ンフィルタおよび第２インターポレーションフィルタに
供給するとともに、第２係数発生装置から共通の第２フ
ィルタ特性係数を第２デシメーションフィルタおよび第
１インターポレーションフィルタに供給するようにした
ものである。
置から共通の第１フィルタ特性係数を第１デシメーショ
ンフィルタおよび第２インターポレーションフィルタに
供給するとともに、第２係数発生装置から共通の第２フ
ィルタ特性係数を第２デシメーションフィルタおよび第
１インターポレーションフィルタに供給するようにした
ものである。
この発明におけるA/D、D/A変換装置は、第１デシメー
ションフィルタおよび第２インターポレーションフィル
タに共通の第１フィルタ特性係数を供給する第１係数発
生装置と、第２デシメーションフィルタおよび第１イン
ターポレーションフィルタに共通の第２フィルタ特性係
数を供給する第２係数発生装置とを備えることにより、
係数発生装置の数を減らすことができる。
ションフィルタおよび第２インターポレーションフィル
タに共通の第１フィルタ特性係数を供給する第１係数発
生装置と、第２デシメーションフィルタおよび第１イン
ターポレーションフィルタに共通の第２フィルタ特性係
数を供給する第２係数発生装置とを備えることにより、
係数発生装置の数を減らすことができる。
以下、この発明の実施例を図について説明する。
第１図において、１〜16は第３図の同一符号部分と同
一または、相当する部分を示す。37は第１デシメーショ
ンフィルタ９と第２インターポレーションフィルタ14と
にフィルタ係数を与える係数発生装置、38は第２デシメ
ーションフィルタ11と第１インターポレーションフィル
タ16とにフィルタ係数を与える係数発生装置である。
一または、相当する部分を示す。37は第１デシメーショ
ンフィルタ９と第２インターポレーションフィルタ14と
にフィルタ係数を与える係数発生装置、38は第２デシメ
ーションフィルタ11と第１インターポレーションフィル
タ16とにフィルタ係数を与える係数発生装置である。
次に動作について説明する。
第３図の従来例との相異点は、第３図の係数発生装置
17,19が、第１図では１つの係数発生装置37で構成され
ている点と、第３図の係数発生装置18,20が第１図では
１つの係数発生装置で構成されている点である。
17,19が、第１図では１つの係数発生装置37で構成され
ている点と、第３図の係数発生装置18,20が第１図では
１つの係数発生装置で構成されている点である。
前述の従来例の動作で述べた通り、A/D変換部１のデ
ィジルフィルタの特性と、D/A変換部２のディジタルフ
ィルタの特性とが全く同じであること、また、ディジタ
ルフィルタの特性が係数発生装置から発生する係数値に
より決まることより、第３図の係数発生装置17,19は同
一の係数値を発生し、係数発生装置18,20は同一の係数
値を発生している。即ち、第１図及び第３図の第１デシ
メーションフィルタ９と第２インターポレーションフィ
ルタ14とは同一のフィルタ特性を有し、第２デシメーシ
ョンフィルタ11と第１インターポレーションフィルタ16
とは同一のフィルタ特性を有している。この発明は、こ
のことを利用し、各フィルタで係数発生装置37,38を共
用するようにしている。
ィジルフィルタの特性と、D/A変換部２のディジタルフ
ィルタの特性とが全く同じであること、また、ディジタ
ルフィルタの特性が係数発生装置から発生する係数値に
より決まることより、第３図の係数発生装置17,19は同
一の係数値を発生し、係数発生装置18,20は同一の係数
値を発生している。即ち、第１図及び第３図の第１デシ
メーションフィルタ９と第２インターポレーションフィ
ルタ14とは同一のフィルタ特性を有し、第２デシメーシ
ョンフィルタ11と第１インターポレーションフィルタ16
とは同一のフィルタ特性を有している。この発明は、こ
のことを利用し、各フィルタで係数発生装置37,38を共
用するようにしている。
なお、上記実施例では、A/D変換部１、D/A変換部２で
共通に使用する係数発生装置37,38を設けているが係数
発生装置だけでなく乗算器、加減算器といった従来各デ
ィジタルフィルタで別々に使用している回路素子も共通
に使用する構成としても、上記実施例と同様に回路規模
が削減できる。
共通に使用する係数発生装置37,38を設けているが係数
発生装置だけでなく乗算器、加減算器といった従来各デ
ィジタルフィルタで別々に使用している回路素子も共通
に使用する構成としても、上記実施例と同様に回路規模
が削減できる。
第２図は上記のように構成する場合の、この発明の他
の実施例によるディジタルフィルタの実際の構成を示
す。第２図において、5,8,4,13,10,15,37,38は、第１図
及び第３図における同一符号部分に相当する装置あるい
は信号を示す。
の実施例によるディジタルフィルタの実際の構成を示
す。第２図において、5,8,4,13,10,15,37,38は、第１図
及び第３図における同一符号部分に相当する装置あるい
は信号を示す。
第２図において、31,32,33,34は、ディジルフィルタ
のデータを格納するデータメモリで、31は第１インター
ポレーションフィルタ用のデータメモリ、32は第１デシ
メーションフィルタ用のデータメモリ、33は第２デシメ
ーションフィルタ用のデータメモリ、34は第２インター
ポレーションフィルタ用のデータメモリである。35はデ
ータメモリ31〜34のうち１つのメモリを選択するセレク
タ、37は第１デシメーションフィルタと第２インターポ
レーションフィルタとで共用する係数発生装置、38は第
２デシメーションフィルタと第１インターポレーション
フィルタとで共用する係数発生装置、39は係数発生装置
37,38を選択するセレクタ、36はセレクタ35,39で選択さ
れたデータと係数とを乗算する乗算器、40は乗算器36で
得られた積を累積加算する加減算器、41は加減算器40で
得られた和を後段の４つのアキュムレータ42〜45に格納
する際にそのアキュムレータを選択するセレクタ、42は
第１デシメーションフィルタの演算中の結果を一時的に
格納するアキュムレータ、43,44,45も同様のアキュムレ
ータであり、43は第２デシメーションフィルタ用、44は
第１インターポレーションフィルタ用、45は第２インタ
ーポレーション用のアキュムレータである。46はアキュ
ムレータ42〜45のうち、次の演算に使用するデータの入
っているアキュムレータを選択するセレクタ、47はアキ
ュムレータ42〜45に保持されているデータの一定回数の
積和が終了し、その積和データがディジタルフィルタ出
力となった際、その出力データをフィルタ出力として次
の段階へ出力するラッチである。48はラッチ47から出力
された信号が、次の段階で何れの処理にいくべきかを選
択するセレクタである。49は加減算器40における加減算
のタイミングをとるラッチである。
のデータを格納するデータメモリで、31は第１インター
ポレーションフィルタ用のデータメモリ、32は第１デシ
メーションフィルタ用のデータメモリ、33は第２デシメ
ーションフィルタ用のデータメモリ、34は第２インター
ポレーションフィルタ用のデータメモリである。35はデ
ータメモリ31〜34のうち１つのメモリを選択するセレク
タ、37は第１デシメーションフィルタと第２インターポ
レーションフィルタとで共用する係数発生装置、38は第
２デシメーションフィルタと第１インターポレーション
フィルタとで共用する係数発生装置、39は係数発生装置
37,38を選択するセレクタ、36はセレクタ35,39で選択さ
れたデータと係数とを乗算する乗算器、40は乗算器36で
得られた積を累積加算する加減算器、41は加減算器40で
得られた和を後段の４つのアキュムレータ42〜45に格納
する際にそのアキュムレータを選択するセレクタ、42は
第１デシメーションフィルタの演算中の結果を一時的に
格納するアキュムレータ、43,44,45も同様のアキュムレ
ータであり、43は第２デシメーションフィルタ用、44は
第１インターポレーションフィルタ用、45は第２インタ
ーポレーション用のアキュムレータである。46はアキュ
ムレータ42〜45のうち、次の演算に使用するデータの入
っているアキュムレータを選択するセレクタ、47はアキ
ュムレータ42〜45に保持されているデータの一定回数の
積和が終了し、その積和データがディジタルフィルタ出
力となった際、その出力データをフィルタ出力として次
の段階へ出力するラッチである。48はラッチ47から出力
された信号が、次の段階で何れの処理にいくべきかを選
択するセレクタである。49は加減算器40における加減算
のタイミングをとるラッチである。
上記構成によれば、セレクタ等を用いることにより、
乗算器36及び加減算器40を４つのディジタルフィルタで
共用することができる。
乗算器36及び加減算器40を４つのディジタルフィルタで
共用することができる。
以上のように、この発明によれば、第１係数発生装置
から共通の第１フィルタ特性係数を第１デシメーション
フィルタおよび第２インターポレーションフィルタに供
給するとともに、第２係数発生装置から共通の第２フィ
ルタ特性係数を第２デシメーションフィルタおよび第１
インターポレーションフィルタに供給するように構成し
たので、係数発生装置の数を減らすことができ、装置の
回路規模の削減ができるという効果がある。
から共通の第１フィルタ特性係数を第１デシメーション
フィルタおよび第２インターポレーションフィルタに供
給するとともに、第２係数発生装置から共通の第２フィ
ルタ特性係数を第２デシメーションフィルタおよび第１
インターポレーションフィルタに供給するように構成し
たので、係数発生装置の数を減らすことができ、装置の
回路規模の削減ができるという効果がある。
第１図はこの発明の一実施例によるA/D、D/A変換装置を
示すブロック図、第２図はこの発明の他の実施例による
A/D、D/A変換装置におけるディジルフィルタのブロック
図、第３図は従来のA/D、D/A変換装置を示すブロック図
である。 １はA/D変換部、２はD/A変換部、３はアナログ入力信
号、４はディジタル出力信号、５はディジタル入力信
号、６はアナログ出力信号、７はA/D変換器.8,10,13,15
はディジタル信号、９は第１デシメーションフィルタ、
11は第２デシメーションフィルタ、12はD/A変換器、14
は第２インターポレーションフィルタ、16は第１インタ
ーポレーションフィルタ、37,38は係数発生装置。 なお、図中、同一符号は同一、又は相当部分を示す。
示すブロック図、第２図はこの発明の他の実施例による
A/D、D/A変換装置におけるディジルフィルタのブロック
図、第３図は従来のA/D、D/A変換装置を示すブロック図
である。 １はA/D変換部、２はD/A変換部、３はアナログ入力信
号、４はディジタル出力信号、５はディジタル入力信
号、６はアナログ出力信号、７はA/D変換器.8,10,13,15
はディジタル信号、９は第１デシメーションフィルタ、
11は第２デシメーションフィルタ、12はD/A変換器、14
は第２インターポレーションフィルタ、16は第１インタ
ーポレーションフィルタ、37,38は係数発生装置。 なお、図中、同一符号は同一、又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/08 Ｈ０３Ｍ 1/08 Ｚ (56)参考文献 特開 平１−296708（ＪＰ，Ａ) 特開 昭58−181344（ＪＰ，Ａ) 特開 昭60−107926（ＪＰ，Ａ) 特開 昭63−152236（ＪＰ，Ａ) 特開 昭63−318812（ＪＰ，Ａ) 実開 平２−60335（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】外部より入力されるアナログ入力信号を第
１のサンプリング周波数のディジタル信号に変換し出力
するA/D変換器、ディジタルフィルタで構成され、上記A
/D変換器の出力するディジタル信号を入力し外部から供
給される第１フィルタ特性係数に基づいて、上記第１の
サンプリング周波数よりも周波数の低い第２のサンプリ
ング周波数のディジタル信号に変換するとともに、変換
の際に生じる折り返し雑音を除去した後出力する第１デ
シメーションフィルタ、およびディジタルフィルタで構
成され、上記第１デシメーションフィルタから出力され
る上記ディジタル信号を入力し、外部から供給される第
２フィルタ特性係数に基づいて、上記第２のサンプリン
グ周波数よりも周波数の低い第３のサンプリング周波数
のディジタル信号に変換するとともに、変換の際に生じ
る折り返し雑音を除去した後出力する第２デシメーショ
ンフィルタを備えるA/D変換部と、ディジタルフィルタ
で構成され、外部から上記第３のサンプリング周波数の
ディジタル信号を入力し、外部から供給される上記第２
フィルタ特性係数に基づいて、上記第２のサンプリング
周波数のディジタル信号に変換するとともに、変換の際
に生じるイメージ成分を除去した後出力する第１インタ
ーポレーションフィルタ、ディジタルフィルタで構成さ
れ、上記第１インターポレーションフィルタから出力さ
れる上記ディジタル信号を入力し、外部から供給される
上記第１フィルタ特殊係数に基づいて、上記第１のサン
プリング周波数のディジタル信号に変換するとともに、
変換の際に生じるイメージ成分を除去した後出力する第
２インターポレーションフィルタおよびこの第２インタ
ーポレーションフィルタから出力されるディジタル信号
をアナログ信号に変換し出力するD/A変換器を備えるD/A
変換部と、上記第１デシメーションフィルタおよび上記
第２インターポレーションフィルタに共通の上記第１フ
ィルタ特性係数を供給する第１係数発生装置と、上記第
２デシメーションフィルタおよび上記第１インターポレ
ーションフィルタに共通の上記第２フィルタ特性係数を
供給する第２係数発生装置とを備えたA/D、D/A変換装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176445A JP2583610B2 (ja) | 1989-07-07 | 1989-07-07 | Ａ／ｄ、ｄ／ａ変換装置 |
| US07/537,954 US5389925A (en) | 1989-07-07 | 1990-06-13 | A/D and D/A conversion device with shared parameter generators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176445A JP2583610B2 (ja) | 1989-07-07 | 1989-07-07 | Ａ／ｄ、ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341826A JPH0341826A (ja) | 1991-02-22 |
| JP2583610B2 true JP2583610B2 (ja) | 1997-02-19 |
Family
ID=16013830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176445A Expired - Lifetime JP2583610B2 (ja) | 1989-07-07 | 1989-07-07 | Ａ／ｄ、ｄ／ａ変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5389925A (ja) |
| JP (1) | JP2583610B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621675A (en) * | 1994-11-02 | 1997-04-15 | Advanced Micro Devices, Inc. | Digital decimation and compensation filter system |
| JP2001177414A (ja) * | 1999-12-17 | 2001-06-29 | Sakai Yasue | オーバーサンプリング処理回路およびデジタル−アナログ変換器 |
| JP4547123B2 (ja) * | 2002-08-28 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | オーディオ・インターフェイス回路 |
| AT514493B1 (de) * | 2013-06-17 | 2015-04-15 | Way To Production Gmbh | Anlage zum schichtweisen Aufbau eines Körpers und Wanne hiefür |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160243A (en) * | 1976-09-28 | 1979-07-03 | Fujitsu Limited | Asynchronous reversible analog to digital converter |
| NL7708150A (nl) * | 1977-07-22 | 1979-01-24 | Philips Nv | Integrerende kode-omzetter. |
| JPS6053938B2 (ja) * | 1978-06-02 | 1985-11-28 | 大日本スクリ−ン製造株式会社 | アナログ信号のサンプリング方法 |
| US4270026A (en) * | 1979-11-28 | 1981-05-26 | International Telephone And Telegraph Corporation | Interpolator apparatus for increasing the word rate of a digital signal of the type employed in digital telephone systems |
| US4302631A (en) * | 1979-11-28 | 1981-11-24 | International Telephone And Telegraph Corporation | Decimator apparatus for decreasing the word rate of a digital signal of the type employed in digital telephone systems |
| US4425665A (en) * | 1981-09-24 | 1984-01-10 | Advanced Micro Devices, Inc. | FSK Voiceband modem using digital filters |
| DE3203012A1 (de) * | 1982-01-29 | 1983-08-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zur erzeugung von interpolationswerten zwischen gespeicherten stuetzwerten |
| NL8202687A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Decimerende filterinrichting. |
| JPS601941A (ja) * | 1983-06-18 | 1985-01-08 | Sony Corp | ディジタル信号記録再生装置 |
| GB2179815B (en) * | 1985-08-28 | 1989-11-29 | Plessey Co Plc | Interpolator / decimator filter structure |
| US4860012A (en) * | 1986-02-14 | 1989-08-22 | Microchip Technology Incorporated | Integrated analog-to-digital converter |
| US4881191A (en) * | 1987-01-13 | 1989-11-14 | Hewlett-Packard Company | Multichannel decimation/interpolation filter |
| JPS63158028U (ja) * | 1987-04-01 | 1988-10-17 | ||
| US4809208A (en) * | 1987-04-03 | 1989-02-28 | Tektronix, Inc. | Programmable multistage digital filter |
| US4835723A (en) * | 1987-04-03 | 1989-05-30 | Tektronix, Inc. | Phase coordinated multistage digital filter |
| JPH01135137A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 音声蓄積通信方式 |
| US4996528A (en) * | 1989-10-30 | 1991-02-26 | Advanced Micro Devices, Inc. | Apparatus having shared modular architecture for decimation and interpolation |
-
1989
- 1989-07-07 JP JP1176445A patent/JP2583610B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-13 US US07/537,954 patent/US5389925A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5389925A (en) | 1995-02-14 |
| JPH0341826A (ja) | 1991-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5493581A (en) | Digital down converter and method | |
| EP0329381B1 (en) | Sampled data subsampling apparatus | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| US5159339A (en) | Sampling rate converter for signals having a non-integer sampling ratio | |
| JP3066241B2 (ja) | ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器 | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| US5528527A (en) | Sampling frequency converter | |
| JP2703126B2 (ja) | Ａ／ｄ，ｄ／ａ変換装置 | |
| JPS6255325B2 (ja) | ||
| JP2583610B2 (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| US6430671B1 (en) | Address generation utilizing an adder, a non-sequential counter and a latch | |
| US6304133B1 (en) | Moving average filter | |
| US5724395A (en) | Method and apparatus for filtering digital signals | |
| JP3172046B2 (ja) | サンプリングレートコンバータ | |
| JP3097599B2 (ja) | ディジタルフィルタ | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| CN111884655B (zh) | 一种可变模小数变频的串行信号处理方法及装置 | |
| JPS58215698A (ja) | 音声合成装置 | |
| US6448918B1 (en) | Digital/analog converter | |
| KR20050084345A (ko) | 변환기, 디지털 텔레비전 수신기, 변환 방법 및 컴퓨터프로그램 | |
| JPH0884048A (ja) | サンプリングレート変換装置 | |
| KR0176205B1 (ko) | 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터 | |
| US5453741A (en) | Sampling frequency converter | |
| JPH04137907A (ja) | スムージングフィルタ | |
| JPH04160822A (ja) | Ｄ／ａ変換装置 |