JPS5923614A - デシメイシヨンフイルタ回路 - Google Patents
デシメイシヨンフイルタ回路Info
- Publication number
- JPS5923614A JPS5923614A JP58120419A JP12041983A JPS5923614A JP S5923614 A JPS5923614 A JP S5923614A JP 58120419 A JP58120419 A JP 58120419A JP 12041983 A JP12041983 A JP 12041983A JP S5923614 A JPS5923614 A JP S5923614A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- component
- clock pulse
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0642—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being arbitrary or irrational
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Complex Calculations (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Filters And Equalizers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Amplifiers (AREA)
- Stereophonic System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
A発明の背景
人Q)−罎!JL g−匁一野。
本発明は時間離散入力信号のサンプリング周波数をfl
からf、に減らすためのデシメイションフイA11回路
(deaimation filter arrang
ement 1に関するものである。この入力信号は入
力サンプリング周波数fiで生起する入力成分の系列に
より形成されるものである。この入力信号は出力サンプ
リング周波数fuで生起する出力成分の系列、から成る
時間離散出力信号に変換される。入力信号又は出力信号
の成分とは所定の瞬時におけるCアナログ)信号の大き
さを特徴づける量を意味するものと理解すべきである。 この爪は予じめ定められた時間間隔での何らかの値、又
は複数個の離散値だけをとることができる。後者の場合
は、信号は普通ディジタル信号と呼ばれ、成7分は通常
いくつかのビットを具える符号語(フードワード)によ
り表わされる。 A(2)従来技術の説明 上述したタイプの回路は既に何年も前から知られている
。更に情報を得るためには、簡単にするためD段の参考
文献1,2.8及び4を参照されたい。これらの参考文
献から判かることであるが、このような回路は出力サン
プリング周波数が入力サンプリング周波数の有理数部]
/Mである(即ち、fll −fl、 / M %但し
、Mは整数)出力信号を出力する。 デシメイションフィルタ回路の実際の構造は、例えば、
参考文献aに詳細に記載されている。既、知の回路の動
作の鮮明な像を得るために、重層入力信号の第qrli
J分をXfql fq−−−−−2、−1。 0 、 ] 、 2 、8 、−−−1で表わし、出力
信号の第nli:成分をy(nl (n−−−−、−2
+−1+ Orl 、 2 、8 、−−− )で表わ
す。この従来技術のデシメイションフィルタ回路は入力
信号のN個の順次の入力信号の成分を蓄わえるための信
号記憶装置を具える。加えて、こtl、はN個のフィル
タ係数を具える一群のフィルタ係数を蓄わえる係数記憎
装竹を具える。こ\で第m番のフィルタ係数をa+m)
(m−0、] 、 2、−−−N−] )で表わず。 この一群のフィルタ係数はFIRフィルタの有限個のイ
ンパルス応答を表わす。乗算回路では、信号記憶装置に
蓄わえられているN個の入力成分に各々関連するフィル
タ係数が乗算され、これにより得られるN個の稍が一つ
に加え合わされる。これにより得られる和成分が出力成
分を表わす。一層詳しく云えば、フィルタ回路の第n香
川力成分y(n)と入力成分との間の関係を数学的に次
のように表わすことができる。 上式(1)から結論されることは、縮少因子Mは整数だ
けに限られる。蓋し、さもないとnl −mが整数では
なく 、X(q)はqが整数値の時だけ定^されるから
である。 注意すべきことは、有理数T(但し、L及びMは整数)
でサンプリング周波数が変化することは、縮少因子Mを
有するデシメイションフィルタ回路に従続して補nll
因子りを有する補間フィルタ回路を設けることにより実
現できることである。こJl、はき考文献1及び3に詳
細に記載さ才1.でいる。なお、参考文献4は殊に効率
の良い態様で有理数因子してのサンプリング周波数の変
化を実現できるデシメイションフィルタ回路を記載して
いる。 しかし、実際には信号めサンプリング周波数がfJ斤理
数の因子(例えば、]Δ丁)で変化しなければならない
状況があることも判明している。このような状態は、例
えば、ディジタルチューナ、ディジタルテープレコーダ
、ディジタルピック−アップ装置等で相互に連結できね
ばならないディジタルオーディオ装置で生ずる。実際に
は、これらのディジタルオーディオ装置は各々所要のサ
ンプリンクパルスを売主する自分自身のクロックパルス
発生器を具える。而して、クロックパルス発生器の周波
数は絶対に互に正確に等しくあってはならず、実際にも
互に等しくすることはできない。 しかし、これらのディジタルオーディオ装置を互に協働
させるためには、第1の装置により第2の装置に加えら
れるディジタル信号のサンプリング周波数を第2の装置
のサンプリング周波数に適合させる必要がある。 B発明の要旨 本発明の目的は入力信号のサンプリング周波数を無理数
因子R(但し、R〈1)だけ縮少し、出力サンプリング
周波数fuがf□−Rfiに等しい出力信号を得るデシ
メイションフィルタ回路を提供するにある。 コノ目的で本発明に係るデシメイションフィルタ回路は a) 入力信号を受は取るためのフィルタ入力端子と1 し)速度fiで第1のクロックパルスki(q)を生成
するための第1の手段と、 C)速度fnで第2のクロックパルスaU(旧、 11
−−−−−2.−1.0,1.2.−−−を生成するた
めの第2の手段と、 dl Nを予しめ定められた整数とした時、N個のフ
ィルタ係数を具える一群のフィルタ係数を生成するため
の係数発生器であって、この係数発生器が第1と第2の
クロックパルスにより制御され、 dll 第1と第2のクロックパルスが加えらi’+
。 容筒nsの第2のクロックパルスに応答して偏移成分d
nを生成、し、この偏移成分dnの大きさが、この第0
番の第2のクロックパルスと直前又はa后の第]のクロ
ックパルスとの間の時間間隔(Tadinl 1と、2
個の順次の第1のクロツクパルス間の時in rI−1
1隔fTilとの間の比に比例する(0≦dn≦1)手
段と、 d2) 偏移成分dnに応答してN個のフィルタ係数
を生成し、第m番(m−0+ 1.2 + −−−l′
N−1)のフィルタ係数がan(m ) −h ((d
n−1−m)Vo)に等しく、こ\で関数h(v)がF
IR−フィルタのインパルス応答を表わし、■が間隔−
■〈v<■内の連続変数であって、Voが予じめ定めら
れた定数である手段と を具える係数発生器と、 e)フィルタ出力端子と係数発生器とに結合され、第n
番の第2のクロックパルスに応答してN個の順次の入力
成分x(r −m )が加えられ、こ−でrが整数を表
し、またN個のフィルタ係数an(mlが加えられ、前
記N個の入力成分x(r−mlの各々に関連するフィル
タ係数an(m)が乗W、される乗算回路と、 f)乗算回路により生成されたN個の稍an(ml・x
(r−m)を−緒に加え合わせる加算回路とを具える。 、このデシメイションフィルタ回路の第n 番Ill
力成1分yTnlと入力成分との間の関係は、今度は数
学的に次のように表わすことができる。 式(1)から明らかなように、従来技術のデシメイショ
ンフィルタ回路では出力成分y(n)を*l′fiする
のに何時も同じ群のフィルタ係数が使用される。 これに対し、本発明に係るデシメイションフィルタ回路
では、この一群のフィルタ係数が出力成7分から出力成
分へと連続的に変化する。この−Itsのフィルタ係数
は偏移成分dnにより特徴づけらj]。 る。 第1図は時間離散フィルタの構造を略式図示したもので
ある。この時間離散フィルタは処理回路】と係数発生器
2とを具える。この係数発生器2・は一群のフィルタ係
数を発生するか、この群はN個のフィルタ係数を含む。 重層N−4と仮定し、群は4・個のフィルタ係数a(0
) 、 −−−、a(8)を含むものとする。今の場合
これらのフィルタ係数は各々別個の導線を介して処理回
路】に加えらねる。 この処理回路Getまた人カザンプリング周波数f土で
生起する入力成分X(ql 、 q−−−−−2、−1
。 0 、 ] 、 2−−一の系列により形成さね、た時
間離散入力信号も受は取る。この入力成分とフィルタ係
数J二に応答して処理回路1は出力サンプリング周波数
fuで生起する出力成分y(n+ 、 n−−−−−2
。 −1,0,]、2.−−一の系列により形成される時間
離散出力信号を生ずる。正規の時間離散フィルタではf
4− fuである。しかし、処理回路はfu > f4
のような構造又はfu<flのような構造にずZ)こと
もできる。fu> fiの場合はこの時間離散フィルタ
は補間フィルタ回路を表わす。fu〈fiの場合はこれ
はデシメイション(decimation lフィルタ
回路を表わす。 しかし、全てのこれらの場合において、出力成、分yf
nlを計算するたlv)にはN(−410舶υこの入力
成分X(r−m1m−(1,1,2,3,(=N−1)
から成る一群の入力成分を選択しなけJ]ばならないこ
と、これらの入力成分に関連フィルり係数a(m )を
乗算し、これにより4個の積X(r−m)・a(m )
を得ることが成立する。これらの4個の積の数学凶相は
出力成分を表わす。 一般に知られているようにフィルタ係数aim )は予
しめ定められたインパルス応答のサンプルを表わす。デ
シメイションフィルタ回路を正しく理解できるようにす
るために、記憶をとりもどすように所望のインパルス応
答のフィルタ、係数をとのようにして導き出すかについ
て以下に短く述べる。 この目的で第2図は第1図の時間離散フィルタの理論的
モデルを示す。このモデルでは時間1111B 11に
フィルタは「アナログ」フィルタaにサンプリング装置
4が続くものによって表わされる。クロ゛ンク信号u(
t)は周波数fuでこの−り゛ンプリング装置i4に加
えられる。フィルタ3はインノぐルス応答h(v)を有
するが、こi]、はVの全ての値に対し規・定さt]、
るもの\有限なrM+隔でゼロに等しくない値をとるこ
とができるだけである。このフィルタ3はそれ故時々F
IRフィ/l/ 夕(pinite InpulseR
esponseフィルタ)と呼はtする。こ−でフィル
タ3のインパルス応答は開隔o < v (Vgでゼロ
に等しくないものと仮定する。但し、vgはN/fi−
NTiに比例する。更にこのインパルス応答は第8図に
示した形状を有し、第4図のAに示すように繭時tkl
iqlで入力成分x(q lが生起するものと仮定する
。こうするとtkilql −tkl(q−] ) −
Tl”’が成立する。このような入力成分X(qlに応
答してフィルタ8は出力信号yx(q)(t)を出方す
る。 この出力信号は個別出力信号と呼ばれ、次式で定線され
る。 Vx〔q)+t) −x(ql・h ((t −tkl
(q))Vg/(4T41) (8)式(8)で示さ
れているように、各個別出力信号は入力成分と補助信号
との積に等しく、この補助信号は時間的にずらされたイ
ンパルス応答の変形物により形成される。これらの補助
信号のいくつかff1Jちq−−8,−2,−1,0,
]、2を第4図のり、E、F、C,H,Iに示しである
。フィルタ8の実際の出力y+tlは全ての個別/11
力信号の数学凶相により形成される。 サンプリング装置4ではこの出力信号y(t)カフロッ
ク信号ult)により決まる瞬時において勺ンプリング
される。出力信号y(tlをサンプリングすることは勿
論各個別信号をランプリングし、このようにして得られ
た信号を共に加えることに等価である。り田ツク信号u
(t)は第4図のBに示すように速度f・でv4時ts
u (。)において生ずるクロックパルス5u(n)の
系列により形成される。 第4図から判かるように、このような瞬時において4個
の個別信号だけがゼロに等しくない。例えば瞬時j −
jsu(□)の場合に次式が成立する。。 yX(−2)Ctsu(x))−X(−21°hαts
u(x+−’la(−z>)vg/”i”yXll )
Ctsu(] 1)−X(] ) ・h ((tsu
i、1−tk、i(] >lVg/(+Tjl)、こ\
でクロックパルス5u(nlと直前の入力数1分との間
の距離をTsdで表わし、商Vg / Nをvoで表わ
せば、式(4)は次のように変わる。 yX(−21(tsu(1)) −x(−21・h (
(Tsci + aTiIVo/Ti)yx(−] )
(js u(1) l −x(−11・11 ((Ts
d + 2 T 1)Vo/T i、] (5)
yX(0)(tSu(ll) −x(0) ・11((
Tsd+TiIVo/T[yXill(tSu(])+
−X(11・h ((TB(1)”o/TJこうなると
4個のm h ((T8d+mTi)Vo/T’l)
m −0,1,2,3が前述したフィルタ係数を表わす
。。 こ−で出力サンプリング周波数fuはfiの有理数部と
すると、これはfSuと呼はれ、これに対し、Mを1を
含む整数としてfsu −f47Mが成、立する。 この場合時間間隔Tsdは各クロックパルス5u(n)
につき同じであり、各出力成分を計算するために4個の
フィルタ係数の同じ系列を使用できる。 fuがfiの有理数部でない時は状況は完全に異なる。 この場合出力サンプリング周波数はfauと呼ばれる。 以下にこれから結論されることを一層詳細に述べる。ク
ロックパルスau(n)は速度fauでサンプリング装
置◆に加えらil、るものと仮定する。この場合、例え
ば、Qをいくつかの整数としてfau = fi/ Q
JV−が成立する。こtI、らのクロックパルスは瞬時
tau(nlで生起するが、こJ]らθ)クロックパル
スのいくつかをQ−1の場合につき第4図の時間線図の
Cに示した。こ\でクロックパルスau(n)が生起す
る瞬時tau(nlと直前の入力成分が生起する瞬時と
の間に位Wtする時111.1間隔をTad (。)で
表わしである。図Cから見らilるようにTad(nl
は一定ではなく、クロックパルスからクロックパルスへ
と異なっている。こil、 G;lIまた種々の補助信
号の出力成分への寄与を出力n’s分から出力成分へと
異ならしめる。周波数fiは一定t−1ではなく、音響
装置から音響装置へと異なるから、偏移成分と称され、
次式 で定砂される世dnを導入するのが有効である。こ−で
第n番りロックパルスau(nlの直前に第Q ffi
入力成分X(qlが生起するものと仮定する。こう、す
ると瞬時taufnlにおいて次式が成立する。 ”Xfq−41(tau[nl ”””yx(q−8,
(tau(n、)−X(q−31−h ((dn+ 8
1V、)VX(q−2)(tau(n) l−X(q−
21−h ((an+2)VO)yx(q−B(tau
(n)’)−X(Q−1)−h((dn+1)V6)y
x [q ) ’ tau(n l ’−刈q)−h(
dnVo)こうすると量h ((dn+m)Vo)
1m−0+ ] e 2 *8はフィルタ係数を表わし
、こねは第n 番りロックハルスau(n)に応答して
係数発生器2により作らねばならない。重層この量をa
n(m lで表わす。 従って、 an(m) −h (l dn+m )VQ)
(7)実際にどのようにしてこれを全て実行
できるかを更に以下の0(2)部で述べる。 C(2)いくつかの実施例 第5図はデシメイションフィルタ回路の一実施例を略式
図示したものである。この信号処理回路if 7 イ#
り入力fa子1001を有し、このフィルタ入力端子1
00】に速度flで時間Mlf散入力信号の入力成分x
tq) l ql−−−−2、−1、0。 ] 、 2、−−−が加えらil、る。この入力端子に
N−1個C本例では8個)のシフトレジスタBy] 0
02 [1で形成されるシフトレジスタ] (1(12
が接続される。入力成分はこり、らの3門のシフトレジ
スタ要素の各々に蓄わλることができる。 このシフトレジスタでは入力成分が≧1L度f′iでシ
フトさせられる。 フィルタ入力端子1001とシフトレジスタ要素100
2 (,1の出力端子とをスイッチC略式図示しただけ
である)1008(、)を介して記1)7要素1004
(,1の入力端子に接続する。上記スイッチはクロック
パルス発生器5により発生さゼら11゜るクロックパル
スauin)により同時に制御きゼられる。このような
りロックパルスが発生ずる度毎にシフトレジスタ要素1
002 (、)の内容が関連する記憶要素1004 (
、)に転送させらi]、その瞬時にフィルタ入力端子]
(101に加えら)]た入力成分が記f、IFIF]
oo+to、)に転送21rilらノ)、る。第5図は
クロックパルスaufn)が生起した瞬時において、入
力成分X(q)がフィルタ入力端子1001に存在して
おり、シフトレジスタ要素](102(、)には夫々の
人力成分X((1−11゜X(q−21、x(q−3)
が存在していた状況を示している。 この時記憶要素1 (l 04・(、)に゛存在する入
力成分層q−m) 、m−0、1、2,8には乗算回路
】005において関連するフィルタ係数an(m)が乗
算される。この目的のためこの乗算回路1005は4個
の乗算器1005 (,1を具え、これらの乗算器10
05 (・)の各々は人力成分x(q−mlと関連する
フィルタ係数an(m)とを受は取る。このようにして
各乗算器は積X(q−ml・an(m)を出力する。 クロックパルスau(nlに応答して乗1f器により生
成した4個の積は加算回路1006において一緒に加算
させられる。これにより出力信号の出力成分y(n)を
表わす和成分が生成する。 4個のフィルタ係数an1mlは係数発生器2で生成さ
れるが、この係数発生器21」クロックパルス発生器5
により作らf]、たクロックパルスaU(旧により制御
される。係数発生器2はまた速度fiで生スるクロック
パルスki(q)を受は取る。図示した例ではこれらの
最后に述べたクロックパルスki(q)はクロックパル
ス発生器6により発生させられるが、これらのクロック
パルスに土fqlはFf 11:rtki(qlにおい
て生ずるものと仮定する。人力成分もこの瞬時tki(
qlにおいて生ずる(第4図A参照)。これらのクロッ
クパルスki(ql?=1人力成。 分X((1)を供給する音響装置によりfJl=給する
ことも考える。 以前の段で述べたようにフィルタ係数an(m ) I
fインパルス応答h l v lにより決まるだけでな
く、時間間隔TadCn1間の関係を示ず偏移成分dT
1によっても決められる。時間間’R’raacll)
はクロックパルスau(n)が生起する瞬時tau(□
)と、直ntlのクロックパルスki(、)が生起する
瞬時W−、との開の時間間隔であり、 時IIJIIifllWTiは2個の順次のクロックパ
ルスkj1.11”、Jlの時間nIl隔である。殊に
効率の良い方法でこの偏移成分(1nをHj算し、これ
に基づいて圧密のフィルタ係数をHlop、する係数発
生器2を第6図に示す。これはディジタルとすると好適
であるが、のこぎり波発生器2001を具える。このの
こぎり波発生器200]は周期がTau−】/fauの
周期的なアナログののこぎり波状信号のデイシタルニ符
号化されたサンプルを速度fiで生ずる。詩宗の場合を
考察するために、第6図に示したように、コ(1)のこ
き′り波発生器z001はクロックパルスau(nlに
より制御されるのこぎり波発生器2001(])は第7
図のAに示した、値十Eと−Eとの間で変化し、クロッ
クパルスau(n)が生ずる瞬時において値が突然十E
から−Eに変わるアナログののこぎり波状信号を出力す
る。なおこれらのクロックパルスau(nlは再度第7
図のBに示した。 このようにして得られたアナログののこぎり波状信号は
その後でサンプリング装w200)(2)に加えられ、
そこでクロックパルスに土〔、)が生起する瞬時と一致
する瞬時tkif 、 lにおいてサンプリングされる
。完壁ならしめるたり)、こj]らの[1時は第7図の
0に再度示した。このザングリング装置は今度は第7図
のAに矢印で示した信号′リンプルS(、)を作る。今
度は偏移成分がどのようにして決めることができるかを
更に第7図につき説明する。 クロックパルスau(n)は2個の順次のクロックパル
スki(q−1)とki(q)との間に生ずるものとり
、、Tiヲこれらの2個のクローツクパルス間の時間間
隔とする。クロックパルスaufn)とクロックパルス
ki(q)との曲の時間間隔が索していた時間間隔Ta
d11)である。更に夫々瞬時tki(q−11とtk
i(q)とにおいてとられたのこぎり波状信号の信号サ
ンプルが夫々5(q−1)と5(qlとに等しいものと
仮定する。こうすると面積測定法から次のことが結論さ
れる。 Tad(n) : (Tl−Tad(n) l −(E
5(q−] 1): (E−l5(C11) (8
1 従って、 この式(9)から明らかなように、dnはのこぎり波状
信号の信号サンプルの寸法により完全に決められる。第
6図に更に示さ才1ているように、この目的でこれらの
信号サンプルS(、)は2個のシフトレジスタ要素20
(+ 2及び2003の紹゛続接続回路と、シフトレ
ジスタ要素20 (1+とに加えられる。これらのシフ
トレジスタ要素には既知の態様T 4 度f1.で生起
するクロックパルスが加えらゎる。信号サンプルS(、
)はまたゼロ交差検出回路20 (+ 5にも加えられ
るが、このゼロ交差検出回路2005は信号サンプル5
(q)が負の極性を有し、先行する信号サンプル5(Q
−11がff、 (7) 極性を有する度毎に検出パル
スを生ずる。この検出パルスは2個の他のシフトレジス
タV前2006及・び200フのクロックパルス入力端
子に加λら1する。これらのシフトレジスタ要素2 o
06 及び2007の信号入力端子は、夫々、シフト
レジスタ要素2003及び2004の信号出力端子に接
続される。そしてこの検出パルスに応答し゛Cシフトレ
ジスタ要素2006及び2007の内容は、夫々、5(
q−1)及び5(q)に等しくなる。次に減算回路20
08及び2009でこれらの信号゛リンプルの絶対値が
数値Eから減算される。こi]、 K玉により得られる
差成分番ま加算回路2 (+ 10で一緒・に加$ g
し、li&NJ92 (+ 31−rs+;、W回x
2 (108・により供給される差成分をこのように
してイMられりftJffi分0(q)で除算される。 そして、これにより得らね、る偏移成分dItをd11
図路2012(例えば、マイクロコンピュータ)に加え
らする。計算回j182012は、dnの所定の値で、
4個の独立変数v−1dn十m)Vor但し、m−o、
]。 2.3)についての関数h(vlの4個の値を計算する
ように配置されている。これにより得られる4個の関数
値h ((dn十m )Vo)が4個のフィルタ係r&
、an(mlを表わす。 C(8)特別な実施例 一−−−−−−−−−− 第6図に示した実施例の係数発生器ではインパルス応答
h(v)の形状については一切制限を課さレテいないが
ら、偏移成分dnがら出発して4個ノフ4イルタ係数を
計算するためにマイクロコンピュータ2o12を必要と
する。しかし、成る場合にはマイクロフンピユータを使
用することを必要としない。これは、例えば、インパル
ス応答が第8図に示したような波形を有し、次のように
定錦さねる場合である。 h(V) −0v≦0及びV≧2v。 h(v)−v O(v≦vo(](1)h
、(v’) + 2 VO−V VO< V <
2 VO式(7)を用いるとこれから次のことが結論キ
わ、るan(0) −dlV。 an(] ) −(] −dn ) V6
口1)an(2) −0 anr8) −0 こうすると式(9)がらdnが導びかれ、次式が成立す
る。 異なるようにおくと、因子(]−d11)が減算回路2
009 (第6図参照)の出方信号を加算回路2010
で作られる和成分0(q)により除pすることにより得
られる。完壁ならしめるため、こノ1を第9図に略式図
示する。この第9図に示さJ]て・いるように、減算回
路2009の出力信号を除算段20】8に加える。除算
段21118は加算回路2 (l 10から和成分0
からf、に減らすためのデシメイションフイA11回路
(deaimation filter arrang
ement 1に関するものである。この入力信号は入
力サンプリング周波数fiで生起する入力成分の系列に
より形成されるものである。この入力信号は出力サンプ
リング周波数fuで生起する出力成分の系列、から成る
時間離散出力信号に変換される。入力信号又は出力信号
の成分とは所定の瞬時におけるCアナログ)信号の大き
さを特徴づける量を意味するものと理解すべきである。 この爪は予じめ定められた時間間隔での何らかの値、又
は複数個の離散値だけをとることができる。後者の場合
は、信号は普通ディジタル信号と呼ばれ、成7分は通常
いくつかのビットを具える符号語(フードワード)によ
り表わされる。 A(2)従来技術の説明 上述したタイプの回路は既に何年も前から知られている
。更に情報を得るためには、簡単にするためD段の参考
文献1,2.8及び4を参照されたい。これらの参考文
献から判かることであるが、このような回路は出力サン
プリング周波数が入力サンプリング周波数の有理数部]
/Mである(即ち、fll −fl、 / M %但し
、Mは整数)出力信号を出力する。 デシメイションフィルタ回路の実際の構造は、例えば、
参考文献aに詳細に記載されている。既、知の回路の動
作の鮮明な像を得るために、重層入力信号の第qrli
J分をXfql fq−−−−−2、−1。 0 、 ] 、 2 、8 、−−−1で表わし、出力
信号の第nli:成分をy(nl (n−−−−、−2
+−1+ Orl 、 2 、8 、−−− )で表わ
す。この従来技術のデシメイションフィルタ回路は入力
信号のN個の順次の入力信号の成分を蓄わえるための信
号記憶装置を具える。加えて、こtl、はN個のフィル
タ係数を具える一群のフィルタ係数を蓄わえる係数記憎
装竹を具える。こ\で第m番のフィルタ係数をa+m)
(m−0、] 、 2、−−−N−] )で表わず。 この一群のフィルタ係数はFIRフィルタの有限個のイ
ンパルス応答を表わす。乗算回路では、信号記憶装置に
蓄わえられているN個の入力成分に各々関連するフィル
タ係数が乗算され、これにより得られるN個の稍が一つ
に加え合わされる。これにより得られる和成分が出力成
分を表わす。一層詳しく云えば、フィルタ回路の第n香
川力成分y(n)と入力成分との間の関係を数学的に次
のように表わすことができる。 上式(1)から結論されることは、縮少因子Mは整数だ
けに限られる。蓋し、さもないとnl −mが整数では
なく 、X(q)はqが整数値の時だけ定^されるから
である。 注意すべきことは、有理数T(但し、L及びMは整数)
でサンプリング周波数が変化することは、縮少因子Mを
有するデシメイションフィルタ回路に従続して補nll
因子りを有する補間フィルタ回路を設けることにより実
現できることである。こJl、はき考文献1及び3に詳
細に記載さ才1.でいる。なお、参考文献4は殊に効率
の良い態様で有理数因子してのサンプリング周波数の変
化を実現できるデシメイションフィルタ回路を記載して
いる。 しかし、実際には信号めサンプリング周波数がfJ斤理
数の因子(例えば、]Δ丁)で変化しなければならない
状況があることも判明している。このような状態は、例
えば、ディジタルチューナ、ディジタルテープレコーダ
、ディジタルピック−アップ装置等で相互に連結できね
ばならないディジタルオーディオ装置で生ずる。実際に
は、これらのディジタルオーディオ装置は各々所要のサ
ンプリンクパルスを売主する自分自身のクロックパルス
発生器を具える。而して、クロックパルス発生器の周波
数は絶対に互に正確に等しくあってはならず、実際にも
互に等しくすることはできない。 しかし、これらのディジタルオーディオ装置を互に協働
させるためには、第1の装置により第2の装置に加えら
れるディジタル信号のサンプリング周波数を第2の装置
のサンプリング周波数に適合させる必要がある。 B発明の要旨 本発明の目的は入力信号のサンプリング周波数を無理数
因子R(但し、R〈1)だけ縮少し、出力サンプリング
周波数fuがf□−Rfiに等しい出力信号を得るデシ
メイションフィルタ回路を提供するにある。 コノ目的で本発明に係るデシメイションフィルタ回路は a) 入力信号を受は取るためのフィルタ入力端子と1 し)速度fiで第1のクロックパルスki(q)を生成
するための第1の手段と、 C)速度fnで第2のクロックパルスaU(旧、 11
−−−−−2.−1.0,1.2.−−−を生成するた
めの第2の手段と、 dl Nを予しめ定められた整数とした時、N個のフ
ィルタ係数を具える一群のフィルタ係数を生成するため
の係数発生器であって、この係数発生器が第1と第2の
クロックパルスにより制御され、 dll 第1と第2のクロックパルスが加えらi’+
。 容筒nsの第2のクロックパルスに応答して偏移成分d
nを生成、し、この偏移成分dnの大きさが、この第0
番の第2のクロックパルスと直前又はa后の第]のクロ
ックパルスとの間の時間間隔(Tadinl 1と、2
個の順次の第1のクロツクパルス間の時in rI−1
1隔fTilとの間の比に比例する(0≦dn≦1)手
段と、 d2) 偏移成分dnに応答してN個のフィルタ係数
を生成し、第m番(m−0+ 1.2 + −−−l′
N−1)のフィルタ係数がan(m ) −h ((d
n−1−m)Vo)に等しく、こ\で関数h(v)がF
IR−フィルタのインパルス応答を表わし、■が間隔−
■〈v<■内の連続変数であって、Voが予じめ定めら
れた定数である手段と を具える係数発生器と、 e)フィルタ出力端子と係数発生器とに結合され、第n
番の第2のクロックパルスに応答してN個の順次の入力
成分x(r −m )が加えられ、こ−でrが整数を表
し、またN個のフィルタ係数an(mlが加えられ、前
記N個の入力成分x(r−mlの各々に関連するフィル
タ係数an(m)が乗W、される乗算回路と、 f)乗算回路により生成されたN個の稍an(ml・x
(r−m)を−緒に加え合わせる加算回路とを具える。 、このデシメイションフィルタ回路の第n 番Ill
力成1分yTnlと入力成分との間の関係は、今度は数
学的に次のように表わすことができる。 式(1)から明らかなように、従来技術のデシメイショ
ンフィルタ回路では出力成分y(n)を*l′fiする
のに何時も同じ群のフィルタ係数が使用される。 これに対し、本発明に係るデシメイションフィルタ回路
では、この一群のフィルタ係数が出力成7分から出力成
分へと連続的に変化する。この−Itsのフィルタ係数
は偏移成分dnにより特徴づけらj]。 る。 第1図は時間離散フィルタの構造を略式図示したもので
ある。この時間離散フィルタは処理回路】と係数発生器
2とを具える。この係数発生器2・は一群のフィルタ係
数を発生するか、この群はN個のフィルタ係数を含む。 重層N−4と仮定し、群は4・個のフィルタ係数a(0
) 、 −−−、a(8)を含むものとする。今の場合
これらのフィルタ係数は各々別個の導線を介して処理回
路】に加えらねる。 この処理回路Getまた人カザンプリング周波数f土で
生起する入力成分X(ql 、 q−−−−−2、−1
。 0 、 ] 、 2−−一の系列により形成さね、た時
間離散入力信号も受は取る。この入力成分とフィルタ係
数J二に応答して処理回路1は出力サンプリング周波数
fuで生起する出力成分y(n+ 、 n−−−−−2
。 −1,0,]、2.−−一の系列により形成される時間
離散出力信号を生ずる。正規の時間離散フィルタではf
4− fuである。しかし、処理回路はfu > f4
のような構造又はfu<flのような構造にずZ)こと
もできる。fu> fiの場合はこの時間離散フィルタ
は補間フィルタ回路を表わす。fu〈fiの場合はこれ
はデシメイション(decimation lフィルタ
回路を表わす。 しかし、全てのこれらの場合において、出力成、分yf
nlを計算するたlv)にはN(−410舶υこの入力
成分X(r−m1m−(1,1,2,3,(=N−1)
から成る一群の入力成分を選択しなけJ]ばならないこ
と、これらの入力成分に関連フィルり係数a(m )を
乗算し、これにより4個の積X(r−m)・a(m )
を得ることが成立する。これらの4個の積の数学凶相は
出力成分を表わす。 一般に知られているようにフィルタ係数aim )は予
しめ定められたインパルス応答のサンプルを表わす。デ
シメイションフィルタ回路を正しく理解できるようにす
るために、記憶をとりもどすように所望のインパルス応
答のフィルタ、係数をとのようにして導き出すかについ
て以下に短く述べる。 この目的で第2図は第1図の時間離散フィルタの理論的
モデルを示す。このモデルでは時間1111B 11に
フィルタは「アナログ」フィルタaにサンプリング装置
4が続くものによって表わされる。クロ゛ンク信号u(
t)は周波数fuでこの−り゛ンプリング装置i4に加
えられる。フィルタ3はインノぐルス応答h(v)を有
するが、こi]、はVの全ての値に対し規・定さt]、
るもの\有限なrM+隔でゼロに等しくない値をとるこ
とができるだけである。このフィルタ3はそれ故時々F
IRフィ/l/ 夕(pinite InpulseR
esponseフィルタ)と呼はtする。こ−でフィル
タ3のインパルス応答は開隔o < v (Vgでゼロ
に等しくないものと仮定する。但し、vgはN/fi−
NTiに比例する。更にこのインパルス応答は第8図に
示した形状を有し、第4図のAに示すように繭時tkl
iqlで入力成分x(q lが生起するものと仮定する
。こうするとtkilql −tkl(q−] ) −
Tl”’が成立する。このような入力成分X(qlに応
答してフィルタ8は出力信号yx(q)(t)を出方す
る。 この出力信号は個別出力信号と呼ばれ、次式で定線され
る。 Vx〔q)+t) −x(ql・h ((t −tkl
(q))Vg/(4T41) (8)式(8)で示さ
れているように、各個別出力信号は入力成分と補助信号
との積に等しく、この補助信号は時間的にずらされたイ
ンパルス応答の変形物により形成される。これらの補助
信号のいくつかff1Jちq−−8,−2,−1,0,
]、2を第4図のり、E、F、C,H,Iに示しである
。フィルタ8の実際の出力y+tlは全ての個別/11
力信号の数学凶相により形成される。 サンプリング装置4ではこの出力信号y(t)カフロッ
ク信号ult)により決まる瞬時において勺ンプリング
される。出力信号y(tlをサンプリングすることは勿
論各個別信号をランプリングし、このようにして得られ
た信号を共に加えることに等価である。り田ツク信号u
(t)は第4図のBに示すように速度f・でv4時ts
u (。)において生ずるクロックパルス5u(n)の
系列により形成される。 第4図から判かるように、このような瞬時において4個
の個別信号だけがゼロに等しくない。例えば瞬時j −
jsu(□)の場合に次式が成立する。。 yX(−2)Ctsu(x))−X(−21°hαts
u(x+−’la(−z>)vg/”i”yXll )
Ctsu(] 1)−X(] ) ・h ((tsu
i、1−tk、i(] >lVg/(+Tjl)、こ\
でクロックパルス5u(nlと直前の入力数1分との間
の距離をTsdで表わし、商Vg / Nをvoで表わ
せば、式(4)は次のように変わる。 yX(−21(tsu(1)) −x(−21・h (
(Tsci + aTiIVo/Ti)yx(−] )
(js u(1) l −x(−11・11 ((Ts
d + 2 T 1)Vo/T i、] (5)
yX(0)(tSu(ll) −x(0) ・11((
Tsd+TiIVo/T[yXill(tSu(])+
−X(11・h ((TB(1)”o/TJこうなると
4個のm h ((T8d+mTi)Vo/T’l)
m −0,1,2,3が前述したフィルタ係数を表わす
。。 こ−で出力サンプリング周波数fuはfiの有理数部と
すると、これはfSuと呼はれ、これに対し、Mを1を
含む整数としてfsu −f47Mが成、立する。 この場合時間間隔Tsdは各クロックパルス5u(n)
につき同じであり、各出力成分を計算するために4個の
フィルタ係数の同じ系列を使用できる。 fuがfiの有理数部でない時は状況は完全に異なる。 この場合出力サンプリング周波数はfauと呼ばれる。 以下にこれから結論されることを一層詳細に述べる。ク
ロックパルスau(n)は速度fauでサンプリング装
置◆に加えらil、るものと仮定する。この場合、例え
ば、Qをいくつかの整数としてfau = fi/ Q
JV−が成立する。こtI、らのクロックパルスは瞬時
tau(nlで生起するが、こJ]らθ)クロックパル
スのいくつかをQ−1の場合につき第4図の時間線図の
Cに示した。こ\でクロックパルスau(n)が生起す
る瞬時tau(nlと直前の入力成分が生起する瞬時と
の間に位Wtする時111.1間隔をTad (。)で
表わしである。図Cから見らilるようにTad(nl
は一定ではなく、クロックパルスからクロックパルスへ
と異なっている。こil、 G;lIまた種々の補助信
号の出力成分への寄与を出力n’s分から出力成分へと
異ならしめる。周波数fiは一定t−1ではなく、音響
装置から音響装置へと異なるから、偏移成分と称され、
次式 で定砂される世dnを導入するのが有効である。こ−で
第n番りロックパルスau(nlの直前に第Q ffi
入力成分X(qlが生起するものと仮定する。こう、す
ると瞬時taufnlにおいて次式が成立する。 ”Xfq−41(tau[nl ”””yx(q−8,
(tau(n、)−X(q−31−h ((dn+ 8
1V、)VX(q−2)(tau(n) l−X(q−
21−h ((an+2)VO)yx(q−B(tau
(n)’)−X(Q−1)−h((dn+1)V6)y
x [q ) ’ tau(n l ’−刈q)−h(
dnVo)こうすると量h ((dn+m)Vo)
1m−0+ ] e 2 *8はフィルタ係数を表わし
、こねは第n 番りロックハルスau(n)に応答して
係数発生器2により作らねばならない。重層この量をa
n(m lで表わす。 従って、 an(m) −h (l dn+m )VQ)
(7)実際にどのようにしてこれを全て実行
できるかを更に以下の0(2)部で述べる。 C(2)いくつかの実施例 第5図はデシメイションフィルタ回路の一実施例を略式
図示したものである。この信号処理回路if 7 イ#
り入力fa子1001を有し、このフィルタ入力端子1
00】に速度flで時間Mlf散入力信号の入力成分x
tq) l ql−−−−2、−1、0。 ] 、 2、−−−が加えらil、る。この入力端子に
N−1個C本例では8個)のシフトレジスタBy] 0
02 [1で形成されるシフトレジスタ] (1(12
が接続される。入力成分はこり、らの3門のシフトレジ
スタ要素の各々に蓄わλることができる。 このシフトレジスタでは入力成分が≧1L度f′iでシ
フトさせられる。 フィルタ入力端子1001とシフトレジスタ要素100
2 (,1の出力端子とをスイッチC略式図示しただけ
である)1008(、)を介して記1)7要素1004
(,1の入力端子に接続する。上記スイッチはクロック
パルス発生器5により発生さゼら11゜るクロックパル
スauin)により同時に制御きゼられる。このような
りロックパルスが発生ずる度毎にシフトレジスタ要素1
002 (、)の内容が関連する記憶要素1004 (
、)に転送させらi]、その瞬時にフィルタ入力端子]
(101に加えら)]た入力成分が記f、IFIF]
oo+to、)に転送21rilらノ)、る。第5図は
クロックパルスaufn)が生起した瞬時において、入
力成分X(q)がフィルタ入力端子1001に存在して
おり、シフトレジスタ要素](102(、)には夫々の
人力成分X((1−11゜X(q−21、x(q−3)
が存在していた状況を示している。 この時記憶要素1 (l 04・(、)に゛存在する入
力成分層q−m) 、m−0、1、2,8には乗算回路
】005において関連するフィルタ係数an(m)が乗
算される。この目的のためこの乗算回路1005は4個
の乗算器1005 (,1を具え、これらの乗算器10
05 (・)の各々は人力成分x(q−mlと関連する
フィルタ係数an(m)とを受は取る。このようにして
各乗算器は積X(q−ml・an(m)を出力する。 クロックパルスau(nlに応答して乗1f器により生
成した4個の積は加算回路1006において一緒に加算
させられる。これにより出力信号の出力成分y(n)を
表わす和成分が生成する。 4個のフィルタ係数an1mlは係数発生器2で生成さ
れるが、この係数発生器21」クロックパルス発生器5
により作らf]、たクロックパルスaU(旧により制御
される。係数発生器2はまた速度fiで生スるクロック
パルスki(q)を受は取る。図示した例ではこれらの
最后に述べたクロックパルスki(q)はクロックパル
ス発生器6により発生させられるが、これらのクロック
パルスに土fqlはFf 11:rtki(qlにおい
て生ずるものと仮定する。人力成分もこの瞬時tki(
qlにおいて生ずる(第4図A参照)。これらのクロッ
クパルスki(ql?=1人力成。 分X((1)を供給する音響装置によりfJl=給する
ことも考える。 以前の段で述べたようにフィルタ係数an(m ) I
fインパルス応答h l v lにより決まるだけでな
く、時間間隔TadCn1間の関係を示ず偏移成分dT
1によっても決められる。時間間’R’raacll)
はクロックパルスau(n)が生起する瞬時tau(□
)と、直ntlのクロックパルスki(、)が生起する
瞬時W−、との開の時間間隔であり、 時IIJIIifllWTiは2個の順次のクロックパ
ルスkj1.11”、Jlの時間nIl隔である。殊に
効率の良い方法でこの偏移成分(1nをHj算し、これ
に基づいて圧密のフィルタ係数をHlop、する係数発
生器2を第6図に示す。これはディジタルとすると好適
であるが、のこぎり波発生器2001を具える。このの
こぎり波発生器200]は周期がTau−】/fauの
周期的なアナログののこぎり波状信号のデイシタルニ符
号化されたサンプルを速度fiで生ずる。詩宗の場合を
考察するために、第6図に示したように、コ(1)のこ
き′り波発生器z001はクロックパルスau(nlに
より制御されるのこぎり波発生器2001(])は第7
図のAに示した、値十Eと−Eとの間で変化し、クロッ
クパルスau(n)が生ずる瞬時において値が突然十E
から−Eに変わるアナログののこぎり波状信号を出力す
る。なおこれらのクロックパルスau(nlは再度第7
図のBに示した。 このようにして得られたアナログののこぎり波状信号は
その後でサンプリング装w200)(2)に加えられ、
そこでクロックパルスに土〔、)が生起する瞬時と一致
する瞬時tkif 、 lにおいてサンプリングされる
。完壁ならしめるたり)、こj]らの[1時は第7図の
0に再度示した。このザングリング装置は今度は第7図
のAに矢印で示した信号′リンプルS(、)を作る。今
度は偏移成分がどのようにして決めることができるかを
更に第7図につき説明する。 クロックパルスau(n)は2個の順次のクロックパル
スki(q−1)とki(q)との間に生ずるものとり
、、Tiヲこれらの2個のクローツクパルス間の時間間
隔とする。クロックパルスaufn)とクロックパルス
ki(q)との曲の時間間隔が索していた時間間隔Ta
d11)である。更に夫々瞬時tki(q−11とtk
i(q)とにおいてとられたのこぎり波状信号の信号サ
ンプルが夫々5(q−1)と5(qlとに等しいものと
仮定する。こうすると面積測定法から次のことが結論さ
れる。 Tad(n) : (Tl−Tad(n) l −(E
5(q−] 1): (E−l5(C11) (8
1 従って、 この式(9)から明らかなように、dnはのこぎり波状
信号の信号サンプルの寸法により完全に決められる。第
6図に更に示さ才1ているように、この目的でこれらの
信号サンプルS(、)は2個のシフトレジスタ要素20
(+ 2及び2003の紹゛続接続回路と、シフトレ
ジスタ要素20 (1+とに加えられる。これらのシフ
トレジスタ要素には既知の態様T 4 度f1.で生起
するクロックパルスが加えらゎる。信号サンプルS(、
)はまたゼロ交差検出回路20 (+ 5にも加えられ
るが、このゼロ交差検出回路2005は信号サンプル5
(q)が負の極性を有し、先行する信号サンプル5(Q
−11がff、 (7) 極性を有する度毎に検出パル
スを生ずる。この検出パルスは2個の他のシフトレジス
タV前2006及・び200フのクロックパルス入力端
子に加λら1する。これらのシフトレジスタ要素2 o
06 及び2007の信号入力端子は、夫々、シフト
レジスタ要素2003及び2004の信号出力端子に接
続される。そしてこの検出パルスに応答し゛Cシフトレ
ジスタ要素2006及び2007の内容は、夫々、5(
q−1)及び5(q)に等しくなる。次に減算回路20
08及び2009でこれらの信号゛リンプルの絶対値が
数値Eから減算される。こi]、 K玉により得られる
差成分番ま加算回路2 (+ 10で一緒・に加$ g
し、li&NJ92 (+ 31−rs+;、W回x
2 (108・により供給される差成分をこのように
してイMられりftJffi分0(q)で除算される。 そして、これにより得らね、る偏移成分dItをd11
図路2012(例えば、マイクロコンピュータ)に加え
らする。計算回j182012は、dnの所定の値で、
4個の独立変数v−1dn十m)Vor但し、m−o、
]。 2.3)についての関数h(vlの4個の値を計算する
ように配置されている。これにより得られる4個の関数
値h ((dn十m )Vo)が4個のフィルタ係r&
、an(mlを表わす。 C(8)特別な実施例 一−−−−−−−−−− 第6図に示した実施例の係数発生器ではインパルス応答
h(v)の形状については一切制限を課さレテいないが
ら、偏移成分dnがら出発して4個ノフ4イルタ係数を
計算するためにマイクロコンピュータ2o12を必要と
する。しかし、成る場合にはマイクロフンピユータを使
用することを必要としない。これは、例えば、インパル
ス応答が第8図に示したような波形を有し、次のように
定錦さねる場合である。 h(V) −0v≦0及びV≧2v。 h(v)−v O(v≦vo(](1)h
、(v’) + 2 VO−V VO< V <
2 VO式(7)を用いるとこれから次のことが結論キ
わ、るan(0) −dlV。 an(] ) −(] −dn ) V6
口1)an(2) −0 anr8) −0 こうすると式(9)がらdnが導びかれ、次式が成立す
る。 異なるようにおくと、因子(]−d11)が減算回路2
009 (第6図参照)の出方信号を加算回路2010
で作られる和成分0(q)により除pすることにより得
られる。完壁ならしめるため、こノ1を第9図に略式図
示する。この第9図に示さJ]て・いるように、減算回
路2009の出力信号を除算段20】8に加える。除算
段21118は加算回路2 (l 10から和成分0
【
q)をも受は取る。2段の除算段20】】及び20】3
の出力成分に乗算段20】4及び20】5で一定の因子
voを乗算する。 この場合は和成分0(q)がdn及び]−dnの両方に
存在するから、次の手順を進めることができる。先ず、
フィルタ係数を以下のように選ぶ。 an [0) −E −S (q −1)a、nN )
−E −1s(q 1 an(21−0 an(、β)−〇 この時加算回路1000(第5図参照)は出力成分y’
(m)を供給する。これらの出力成分を乗算回路に加え
、こ\でV。10(q)を乗算する。この結果所望の出
力成分y(m)が得られる〇第6図に示した係数発生器
では、アナログののこぎり波状の信号をサンプリングす
ることにより・信号サンプル5(qlを得ている。こ)
1に対しi3A] (1図には完全にディジタル式にこ
i]らの信号サンプルを発生ずるのこぎり波発生器が示
さノ1.でいる。 これはDフリップフロップ2001f4)を含む入力回
路を具備している。このDフリップフロップのD入力端
子は辻続して論理値1−J」を受+1取る。クロック入
力端子OLはクロックパルスau(n)を受は取り、リ
セット入力端子Rはリセッ) イr< 叶を受は取る。 このDフリップフロップ2001(4) 0) Q 出
力端子はDフリップフロップ200】(5)のD入力端
子に接続する。このDフリップフロップ2001 (5
1のクロックパルス入力系1子OLにはクロックパルス
に土(qlが加えら7’lZ)。 フリップフロップ2001(5)のQ 出力端子に生起
するパルスとインバータ2 (1111I n lテ反
転させられたクロックパルス)ci(ql トラN A
N Dゲート2001 (7)に加え、NANDゲー
ト2001(71の出力パルスをり士ットパルスとして
Dフリップフロップ2001r41のリセット入力端子
Rに加える。2個のDフリツブフロツ・プにより形成さ
れるこの入力回路は、例えば、シグネテイクス社により
市販されている「74.シリーズ」の双対Dフリップフ
ロップとすることができる。Dフリップフロップ20’
01(51の出力パルスはディジタル形式で作られたフ
ェーズロックドループ(PLL )に加えられる。この
フェーズロックドループは計数レンジが0〜2Eである
了ツブーダウンカウンタ2001 I8)を具える。 Dフリップフロップ2001F51の出力パルスはこの
カウンタ2001 (81のアップ計数入力端子(+)
に加える。このカウンタ200]F8)の計数位置は時
間間隔Tiで減算回路2(101+91を介してディジ
タルの低域フィルタ200 ](10)に加えられる。 減算回路2001 (91では計数位置から基準数RE
Fが減算される。この基準数REFは、例えば、カウン
タ2001(8)のレンジ(2E)の半分(Elに9し
い。 低域フィルタ2001(101は帯域幅がI Hz以下
であるが、速度f土で出力成分p(qlを出力するOこ
れらの出力成分plq+は加算器2001゜・(11)
と、遅延時間がTiに等しい遅延回路網2001 (1
21とにより形成される累算器に加えられる。加算器1
001(11)は夫々C及びeという符号を付された2
個の出力端子を有する。 出力端子Oには加算器により形成、されるワードの(最
上位の]桁1げビットが生起し、このワードの残りのビ
ットが出力端子eに生起する。出力端子Cはアップ−ダ
ウンカウンタ2001(81のダウン計数入力端子(−
)に接続され、出力端子eに現われる信号がのこぎり波
発生器の出力を現わす0 C(4)終りの言葉 1、 第1図及び第5図に示した実施例では、係数発生
器2が同時に4個のフィルタ係数を生成するような構造
のものと仮定されていた。しかし、この係数発生器が第
6図でとられたJ:うにマイクロコンピュータを具える
ならば、フィルタ係数は、正規の言葉で云って、順次に
供給される。この場合は、例えば、参考文献5のイ)・
2章で述べられているように、第5図に示した記fjl
lv素1004・(、)を互に結合して循環シフトレジ
スタを得るようにすると有利である。この時はこの循環
シフトレジスタの出力端子を唯一つの乗算器に接続する
ことができる。この場合この唯一つの乗算器にはフィル
タ係数も順次に加えらt]る。次にこの采算器の出力端
子にN個の順次の積を加え合わせる累算器が接続される
。 26 前述したところでは、発生器2001はのこぎ
り波状信号を生ずるものと仮定した。しかし、この代り
にこの発生器2001を、例えば、第1j図に示した態
様で三角形状に変化する信号を生ずるような構造のもの
とすることができる。この場合は偏移成分d。を決める
ために、出発点として2個の信号サンプルs(ql21
及び8((1+81をとることができる。これはのこぎ
り波状信号を含む第7図に外部を示したような状況の場
合でも可能である。 8、 本発明は以下のように考えることができる。 2個の順次のクロックパルスki(,1間の時11fl
r1411WT1を無限例の無限に狭いサブ時間間隔
Tioに分割する。その後でどの2個の順次のクロック
パルスの間にクロックパルスau(nlが位置するのか
、またどのサブ時間間隔内に位置するのかが決められる
。このサブ時間間隔の番号が偏移成分driを表わす。 サブ時間間隔の番号はdnを表わしたいと願うビットの
番号に依存する。このビットの番号をザブ時間間隔の計
数pi能な番号が得られるように選ぶならば、下記の手
順を進めることができる。インパルス応答が全てのザブ
時間間隔でとる値を記憶媒体に蓄わえる。サブ時間間隔
の番号が16であると仮定すると、この記1m媒体はI
ON個のフィルタ係数を蓄わえる。この記憶媒体に接続
して偏移成分dnが加えら1、且つdnの大きざに依存
してこれらの16N個のフィルタ係数から所望のN個の
フィルタ係数を選択するセレクタを設ける。このような
場合、テーブル−ループアップ」という用語が時折使わ
れる。 D#*哀臥 1、 アール、ダブリュー、シエイファ(R,W。 5chafer l 、 工/L/ 、了−ル、ラビナ
ー(TJ、R,Rabiner)、「ア ディジタル
シグナル プロセシング 7ブローチ ツー インター
ボレイジョン」(ADigital Signal
Processing Approach t。 Interpolation l i Proc
eedings of the IEEE ・第
61巻第6号、1978年6月、第692〜702頁。 2 米国特許第4,181.764号セクションE(1
,2)(特開昭り 8−123.615号)[アレンジ
メント フォー コンバーティングディスクリート シ
グナルス インツー 7デイスクリート シングル サ
イドバンド フリークエンシイ デイビジョンーマルチ
プレクスシグナル アンド バイス ベルサJ (Ar
rangementfor converting
aiscrete signals 1nto
adiscrete single 5ideban
d frequency division −1mu
tip18X signal and V土ce
versa )8、 オランダ国特許M4第74
.00,761号「ディジタル フィルタj (Dig
ital filter +。 48 米国特許第4,020,8 :32号;アール
、イー。 クロシエール(R,E、0rochiere l 、
工/l/ 、 7− ル。 ラピナー(L、R,Rabiner l i 「イン
’j −ホ1/ イション デシメイション づ−キッ
ト ツメ−インクリーシング オア デクリーシング
ディジタル サンプリング フリークエンシイ」(In
terporation Decimat土on
C1rcuit for■ncreasing or
Decreasing Digital Sampl
ingFreqtlency]。 5、エル、アール、ラビナー(L、R,Rabiner
+ 。 ビー、ゴールド(B、Gold 1 ; rルオリ−了
ンドアプリケイション オブ ディジタル シグナルブ
0七シングJ (Theory and Applic
ation ofDlgital Slgnal pr
ocessing ) i Prentxce Hal
lJnO,、1975年、l5BNO−18−9141
01−←。
q)をも受は取る。2段の除算段20】】及び20】3
の出力成分に乗算段20】4及び20】5で一定の因子
voを乗算する。 この場合は和成分0(q)がdn及び]−dnの両方に
存在するから、次の手順を進めることができる。先ず、
フィルタ係数を以下のように選ぶ。 an [0) −E −S (q −1)a、nN )
−E −1s(q 1 an(21−0 an(、β)−〇 この時加算回路1000(第5図参照)は出力成分y’
(m)を供給する。これらの出力成分を乗算回路に加え
、こ\でV。10(q)を乗算する。この結果所望の出
力成分y(m)が得られる〇第6図に示した係数発生器
では、アナログののこぎり波状の信号をサンプリングす
ることにより・信号サンプル5(qlを得ている。こ)
1に対しi3A] (1図には完全にディジタル式にこ
i]らの信号サンプルを発生ずるのこぎり波発生器が示
さノ1.でいる。 これはDフリップフロップ2001f4)を含む入力回
路を具備している。このDフリップフロップのD入力端
子は辻続して論理値1−J」を受+1取る。クロック入
力端子OLはクロックパルスau(n)を受は取り、リ
セット入力端子Rはリセッ) イr< 叶を受は取る。 このDフリップフロップ2001(4) 0) Q 出
力端子はDフリップフロップ200】(5)のD入力端
子に接続する。このDフリップフロップ2001 (5
1のクロックパルス入力系1子OLにはクロックパルス
に土(qlが加えら7’lZ)。 フリップフロップ2001(5)のQ 出力端子に生起
するパルスとインバータ2 (1111I n lテ反
転させられたクロックパルス)ci(ql トラN A
N Dゲート2001 (7)に加え、NANDゲー
ト2001(71の出力パルスをり士ットパルスとして
Dフリップフロップ2001r41のリセット入力端子
Rに加える。2個のDフリツブフロツ・プにより形成さ
れるこの入力回路は、例えば、シグネテイクス社により
市販されている「74.シリーズ」の双対Dフリップフ
ロップとすることができる。Dフリップフロップ20’
01(51の出力パルスはディジタル形式で作られたフ
ェーズロックドループ(PLL )に加えられる。この
フェーズロックドループは計数レンジが0〜2Eである
了ツブーダウンカウンタ2001 I8)を具える。 Dフリップフロップ2001F51の出力パルスはこの
カウンタ2001 (81のアップ計数入力端子(+)
に加える。このカウンタ200]F8)の計数位置は時
間間隔Tiで減算回路2(101+91を介してディジ
タルの低域フィルタ200 ](10)に加えられる。 減算回路2001 (91では計数位置から基準数RE
Fが減算される。この基準数REFは、例えば、カウン
タ2001(8)のレンジ(2E)の半分(Elに9し
い。 低域フィルタ2001(101は帯域幅がI Hz以下
であるが、速度f土で出力成分p(qlを出力するOこ
れらの出力成分plq+は加算器2001゜・(11)
と、遅延時間がTiに等しい遅延回路網2001 (1
21とにより形成される累算器に加えられる。加算器1
001(11)は夫々C及びeという符号を付された2
個の出力端子を有する。 出力端子Oには加算器により形成、されるワードの(最
上位の]桁1げビットが生起し、このワードの残りのビ
ットが出力端子eに生起する。出力端子Cはアップ−ダ
ウンカウンタ2001(81のダウン計数入力端子(−
)に接続され、出力端子eに現われる信号がのこぎり波
発生器の出力を現わす0 C(4)終りの言葉 1、 第1図及び第5図に示した実施例では、係数発生
器2が同時に4個のフィルタ係数を生成するような構造
のものと仮定されていた。しかし、この係数発生器が第
6図でとられたJ:うにマイクロコンピュータを具える
ならば、フィルタ係数は、正規の言葉で云って、順次に
供給される。この場合は、例えば、参考文献5のイ)・
2章で述べられているように、第5図に示した記fjl
lv素1004・(、)を互に結合して循環シフトレジ
スタを得るようにすると有利である。この時はこの循環
シフトレジスタの出力端子を唯一つの乗算器に接続する
ことができる。この場合この唯一つの乗算器にはフィル
タ係数も順次に加えらt]る。次にこの采算器の出力端
子にN個の順次の積を加え合わせる累算器が接続される
。 26 前述したところでは、発生器2001はのこぎ
り波状信号を生ずるものと仮定した。しかし、この代り
にこの発生器2001を、例えば、第1j図に示した態
様で三角形状に変化する信号を生ずるような構造のもの
とすることができる。この場合は偏移成分d。を決める
ために、出発点として2個の信号サンプルs(ql21
及び8((1+81をとることができる。これはのこぎ
り波状信号を含む第7図に外部を示したような状況の場
合でも可能である。 8、 本発明は以下のように考えることができる。 2個の順次のクロックパルスki(,1間の時11fl
r1411WT1を無限例の無限に狭いサブ時間間隔
Tioに分割する。その後でどの2個の順次のクロック
パルスの間にクロックパルスau(nlが位置するのか
、またどのサブ時間間隔内に位置するのかが決められる
。このサブ時間間隔の番号が偏移成分driを表わす。 サブ時間間隔の番号はdnを表わしたいと願うビットの
番号に依存する。このビットの番号をザブ時間間隔の計
数pi能な番号が得られるように選ぶならば、下記の手
順を進めることができる。インパルス応答が全てのザブ
時間間隔でとる値を記憶媒体に蓄わえる。サブ時間間隔
の番号が16であると仮定すると、この記1m媒体はI
ON個のフィルタ係数を蓄わえる。この記憶媒体に接続
して偏移成分dnが加えら1、且つdnの大きざに依存
してこれらの16N個のフィルタ係数から所望のN個の
フィルタ係数を選択するセレクタを設ける。このような
場合、テーブル−ループアップ」という用語が時折使わ
れる。 D#*哀臥 1、 アール、ダブリュー、シエイファ(R,W。 5chafer l 、 工/L/ 、了−ル、ラビナ
ー(TJ、R,Rabiner)、「ア ディジタル
シグナル プロセシング 7ブローチ ツー インター
ボレイジョン」(ADigital Signal
Processing Approach t。 Interpolation l i Proc
eedings of the IEEE ・第
61巻第6号、1978年6月、第692〜702頁。 2 米国特許第4,181.764号セクションE(1
,2)(特開昭り 8−123.615号)[アレンジ
メント フォー コンバーティングディスクリート シ
グナルス インツー 7デイスクリート シングル サ
イドバンド フリークエンシイ デイビジョンーマルチ
プレクスシグナル アンド バイス ベルサJ (Ar
rangementfor converting
aiscrete signals 1nto
adiscrete single 5ideban
d frequency division −1mu
tip18X signal and V土ce
versa )8、 オランダ国特許M4第74
.00,761号「ディジタル フィルタj (Dig
ital filter +。 48 米国特許第4,020,8 :32号;アール
、イー。 クロシエール(R,E、0rochiere l 、
工/l/ 、 7− ル。 ラピナー(L、R,Rabiner l i 「イン
’j −ホ1/ イション デシメイション づ−キッ
ト ツメ−インクリーシング オア デクリーシング
ディジタル サンプリング フリークエンシイ」(In
terporation Decimat土on
C1rcuit for■ncreasing or
Decreasing Digital Sampl
ingFreqtlency]。 5、エル、アール、ラビナー(L、R,Rabiner
+ 。 ビー、ゴールド(B、Gold 1 ; rルオリ−了
ンドアプリケイション オブ ディジタル シグナルブ
0七シングJ (Theory and Applic
ation ofDlgital Slgnal pr
ocessing ) i Prentxce Hal
lJnO,、1975年、l5BNO−18−9141
01−←。
第1図は時間離散フィルタの構造の略図、第2図は時間
離散フィルタの理論的モデルの略図・ 第3図はFIR−フィルタの可能なインパルス応答の波
形図、 第4図は第2図に示した時間離散フィルタを説明するた
めのいくつかの時+1JI 8図、第5図は本発明に係
る回路の一実施例のブロック図、 第6図は第5図に示した回路で使用するための係数発生
器の一実施例のブロック図、 第7図は第6図に示した係数発生器の動作を説明するだ
めのいくつかの時間線図、 第8rXJはもう一つの形状のインパルス応答の波形図
、 第9図はインパルス応答が第8図に示した形状を有する
場合の第6図の係数発生器の変形例の一部のブロック図
、 第10図は第6図に示した係数発生器で使用するため・
のディジタルのこぎり波発生器のブリック図、 第J】図は別の構造の係数発明の詳細な説明するための
いくつかの時間線図である。 1・・・処理回路 2・・・係数発生器8・・
・「了す四グ」フィルタ 4・・・サンプリング装M 5・・・クロックパルス発
生器6・・・クロックパルス発生R’4 1001・・・フィルタ入力端子 】002・・・シフトレジスタ 1003・・・スイッ
チ1004・・・記憶要素 100 F+・・・
乗算回路1006・・・加算回路 200J・・
・のこぎり波発生器2001 + 1 )・・・アナロ
グのこぎり波発生器2001(2)・・・サンプリング
装置20旧ζ3)・・・了ナロゲーデイジタル変換器2
001(4)、 2001(5)・・・Dフリップフロ
ップ2001(6)・・・インバータ 2(+0117
1・・・NANDゲート2001 (81・・・アップ
−ダウンカウンタ2001(10・・・減算回路 2001110)・・・ディジタル低域フィルタ200
1(11)・・・加算器 20旧C】2)・・・迎
延回路網102 九2004・・・シフトレジスタ要素
2005・・・ゼロ交差検出回路 2006、2007・・・シフトレジスタ要素2008
、2009・・・減算回路 20]0・・・加算回路2
011・・・除算段 、2012・・・計算回路Cマイクロコンピュータ)2
0】8・・・除算段 2014.2015・・
・乗算段。
離散フィルタの理論的モデルの略図・ 第3図はFIR−フィルタの可能なインパルス応答の波
形図、 第4図は第2図に示した時間離散フィルタを説明するた
めのいくつかの時+1JI 8図、第5図は本発明に係
る回路の一実施例のブロック図、 第6図は第5図に示した回路で使用するための係数発生
器の一実施例のブロック図、 第7図は第6図に示した係数発生器の動作を説明するだ
めのいくつかの時間線図、 第8rXJはもう一つの形状のインパルス応答の波形図
、 第9図はインパルス応答が第8図に示した形状を有する
場合の第6図の係数発生器の変形例の一部のブロック図
、 第10図は第6図に示した係数発生器で使用するため・
のディジタルのこぎり波発生器のブリック図、 第J】図は別の構造の係数発明の詳細な説明するための
いくつかの時間線図である。 1・・・処理回路 2・・・係数発生器8・・
・「了す四グ」フィルタ 4・・・サンプリング装M 5・・・クロックパルス発
生器6・・・クロックパルス発生R’4 1001・・・フィルタ入力端子 】002・・・シフトレジスタ 1003・・・スイッ
チ1004・・・記憶要素 100 F+・・・
乗算回路1006・・・加算回路 200J・・
・のこぎり波発生器2001 + 1 )・・・アナロ
グのこぎり波発生器2001(2)・・・サンプリング
装置20旧ζ3)・・・了ナロゲーデイジタル変換器2
001(4)、 2001(5)・・・Dフリップフロ
ップ2001(6)・・・インバータ 2(+0117
1・・・NANDゲート2001 (81・・・アップ
−ダウンカウンタ2001(10・・・減算回路 2001110)・・・ディジタル低域フィルタ200
1(11)・・・加算器 20旧C】2)・・・迎
延回路網102 九2004・・・シフトレジスタ要素
2005・・・ゼロ交差検出回路 2006、2007・・・シフトレジスタ要素2008
、2009・・・減算回路 20]0・・・加算回路2
011・・・除算段 、2012・・・計算回路Cマイクロコンピュータ)2
0】8・・・除算段 2014.2015・・
・乗算段。
Claims (1)
- 【特許請求の範囲】 1 入力成分x(ql 、 q −−−−−2t−L
o 、 1 。 2、−m−の系列により形成される特開離散入力信号の
サンプリング周波数をf土からfuへ縮少キせるための
デシメイションフィルタ回路において、 a)入力信号を受は取るためのフィルタ入力端子と、 b131f度fiで第1のクロックパルスki(qlを
生成するための第1の手段と、 c+ g度fuで第2のりo ツクバ/l/ スal
l(nl *n −−−−−2、−1+ O、] 、2
1−−−を生成するだめの第2の手段と、 dl Nを予じめ定められた整数とした時、N個のフ
ィルタ係数を具える一群のフィルタ係数を生成するため
の係数発生器であって、この係数発生器が第1と第2の
クロックパルスにより制御され、 dl)Mlと第2のり四ツクパルスが加えられ、各i
n 番の第2のクロックパルスに応答して偏移成分d。 を生成、し、この偏移成分dnの大きさが※幅偏8族分
斗り勾人久篤が、この第n番の第2のクロックパルスと
直前又は面層の第1のクロックパルスとのm)の時間n
+1隔(Tad(n) l ト、2 個ノl1fQ D
の第1のクロックパルス間の時間間17J(Ti+との
間の比に比例する(0≦dn≦1)手段と、 (121偏移成分dnに応答してN個のフィルタ係数を
生成し、第m番fl11−0.1.2゜−−−、N−1
)のフィルタ係数がa、、fml −kl((dn 十
m l■。)に等しく、こ\で関数hlv)がFIR−
フィルタのインパルス応答を表わし、Vが1741隔−
0O(V < 、、内)連続’J’ 数であって、■o
が予じめ定められた定数である手段と を具える係数発生器と、 e)フィルタ出力端子と係数発生器とに結合され、第n
番の第2のクリックパルスに応答してN個の順次の入力
成分X(r−mlが加えられ、こ−でrが整数を表し、
またN個のフィルタ係数an(mlが加えられ、前記N
個の入力成分X(r−m)の各々に関連するフィルタ係
数anTm)か乗算される乗算回路と、 f) 乗算回路により生成されたN個の稍al(ml・
x(r−m)を−緒に加え合わせる加算回路とを具える
ことを特徴とするデシメイションフィルタ回路。 λ 偏移成分を生成するための前記手段が速度f4で、
周期1/fuを有する周期信号を特徴づけ、2個の限界
値間で1[線的に変化する信号のサンプルを生成する発
生器を具えることを特徴とする特許請求の範囲第1頂記
載のデシメイションフィルタ回路。 & 偏移成分を生成する前記手段が、2個の順次の信号
サンプルであって、その一方が定められたしきい値の上
に位置し、他方が下に位置するものを選択する選択手段
を更に具えることを特徴とする特許請求の範囲第2項記
載のデシメイションフィルタ回路。 表 前記周期信号がのこぎり波の形状を有し、2個の限
界値が夫々十Eと−Eとであり、前記しきい値が値ゼロ
であり、2個の選択された信号サンプルの第1のサンプ
ルがjFであり、第2の選択された信号サンプルが負で
あり、2個の差成分であって、その第1のものが限界値
Eと第1に選択された信号サンプルとの間の差に等しく
、第2のものが限界値Eと第2に選択された信号サンプ
ルの絶対値との間の差に等しい2個の差成分を形成する
減p手段を設け、これらの2個の差成分を一つに加え合
わせて和成分を形成する加算手段を設け、第1の差成分
を和成分で除算する手段を設けたことを特徴とする特許
Nn求の範囲第2項及び第3項記載のデシメイションフ
ィルタ回路。 a 第2の差成分を和成分で除算する手段を設けたこと
を特徴とする特許請求の範囲第4項記載のデシメイショ
ンフィルタ回路。 6 インパルス応答h+v+が次の関係、h(v) −
o V (o及びV > 2 vohfv) −
V O≦V≦v。 h(v) −2Vo−N Vo(V≦2VOにより定
硅されることを特徴とする特許請求の範囲第1填記載の
デシメイシ冒ンフィルタ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8202687A NL8202687A (nl) | 1982-07-05 | 1982-07-05 | Decimerende filterinrichting. |
NL8202687 | 1982-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5923614A true JPS5923614A (ja) | 1984-02-07 |
JPH0340972B2 JPH0340972B2 (ja) | 1991-06-20 |
Family
ID=19839971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58120419A Granted JPS5923614A (ja) | 1982-07-05 | 1983-07-04 | デシメイシヨンフイルタ回路 |
Country Status (10)
Country | Link |
---|---|
US (1) | US4584659A (ja) |
EP (1) | EP0099600B1 (ja) |
JP (1) | JPS5923614A (ja) |
KR (1) | KR900009194B1 (ja) |
AT (1) | ATE20409T1 (ja) |
AU (1) | AU561070B2 (ja) |
CA (1) | CA1194140A (ja) |
DE (1) | DE3364060D1 (ja) |
ES (1) | ES8404124A1 (ja) |
NL (1) | NL8202687A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62146004A (ja) * | 1985-12-18 | 1987-06-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 入力と出力サンプリング周波数間比が非有理数を有するフイルタ装置用フエイズロツクル−プ係数発生器 |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE14358T1 (de) * | 1980-11-26 | 1985-08-15 | Studer Willi Ag | Verfahren und schaltungsanordnung zur umsetzung der abtastfrequenz einer abtastfolge unter umgehung der konversion in ein kontinuierliches signal. |
DE3477535D1 (en) * | 1983-10-06 | 1989-05-03 | Studer Willi Ag | Method and device to convert a sampled input signal sequence into a sampled output signal sequence |
NL8400073A (nl) * | 1984-01-10 | 1985-08-01 | Philips Nv | Interpolerende filterinrichting met niet-rationale verhouding tussen de ingangs- en uitgangsbemonsterfrequentie. |
IT1199170B (it) * | 1984-07-27 | 1988-12-30 | Selenia Ind Elettroniche | Elaboratore digitale di segnali radar in grado di effettuare la cancellazione adattiva del clutter mediante stimatore parametrico |
US4691293A (en) * | 1984-12-28 | 1987-09-01 | Ford Aerospace & Communications Corporation | High frequency, wide range FIR filter |
CA1233890A (en) * | 1985-05-27 | 1988-03-08 | Peter Gillingham | Decimating filter |
GB2176356A (en) * | 1985-06-12 | 1986-12-17 | Philips Electronic Associated | Method of, and demodulator for, digitally demodulating an ssb signal |
US4796004A (en) * | 1986-02-14 | 1989-01-03 | General Instrument Corp. | Integrated analog-to-digital converter |
US4937577A (en) * | 1986-02-14 | 1990-06-26 | Microchip Technology Inc. | Integrated analog-to-digital converter |
US4802111A (en) * | 1986-03-10 | 1989-01-31 | Zoran Corporation | Cascadable digital filter processor employing moving coefficients |
US4819190A (en) * | 1986-06-18 | 1989-04-04 | The United States Of America As Represented By The Secretary Of The Navy | Video line processor |
US4785411A (en) * | 1986-08-29 | 1988-11-15 | Motorola, Inc. | Cascade filter structure with time overlapped partial addition operations and programmable tap length |
US4727424A (en) * | 1986-10-16 | 1988-02-23 | Rca Corporation | Sampled data filtering system, including a crossbar switch matrix, as for a ghost cancellation system |
DE3852735D1 (de) * | 1987-09-01 | 1995-02-23 | Siemens Ag | Digitales Dezimierungsfilter. |
CA1324674C (en) * | 1988-08-18 | 1993-11-23 | Ronald W. Potter | Method and apparatus for interpolating between data samples |
US5473555A (en) * | 1988-08-18 | 1995-12-05 | Hewlett-Packard Company | Method and apparatus for enhancing frequency domain analysis |
EP0356597B1 (en) * | 1988-08-30 | 1994-03-30 | International Business Machines Corporation | Improvement to digital filter sampling rate conversion method and device |
DK0387507T3 (da) * | 1989-02-02 | 1994-06-27 | Siemens Ag Oesterreich | Indretning til omsætning af samplingfrekvensen for digitalsignaler |
JP2583610B2 (ja) * | 1989-07-07 | 1997-02-19 | 三菱電機株式会社 | A/d、d/a変換装置 |
US5023825A (en) * | 1989-07-14 | 1991-06-11 | Tektronix, Inc. | Coefficient reduction in a low ratio sampling rate converter |
US5054088A (en) * | 1989-09-20 | 1991-10-01 | International Business Machines Corporation | Signature verification data compression for storage on an identification card |
US4991010A (en) * | 1989-11-13 | 1991-02-05 | Eastman Kodak Company | Dual-mode image interpolation filter operable in a first mode for storing interpolation coefficients and in a second mode for effecting television standards conversion at a pixel rate |
JPH10294646A (ja) * | 1990-02-16 | 1998-11-04 | Sony Corp | サンプリングレート変換装置 |
US5475628A (en) * | 1992-09-30 | 1995-12-12 | Analog Devices, Inc. | Asynchronous digital sample rate converter |
RU2171007C2 (ru) * | 1993-11-09 | 2001-07-20 | Моторола, Инк. | Детектор уровня и способ детектирования уровня входного сигнала |
US5473533A (en) * | 1993-12-02 | 1995-12-05 | Best Power Technology, Incorporated | Method and apparatus for efficient phase and frequency coherence locking optimized for digital systems |
US5617088A (en) * | 1994-01-26 | 1997-04-01 | Sony Corporation | Sampling frequency converting device and memory address control device |
US5638010A (en) * | 1995-06-07 | 1997-06-10 | Analog Devices, Inc. | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters |
KR100519274B1 (ko) * | 1997-12-31 | 2006-02-28 | 엘지전자 주식회사 | 디지탈 티브이의 수직 데시메이션 장치 |
US7035607B2 (en) * | 1998-05-29 | 2006-04-25 | Silicon Laboratories Inc. | Systems and methods for providing an adjustable reference signal to RF circuitry |
US7024221B2 (en) * | 2001-01-12 | 2006-04-04 | Silicon Laboratories Inc. | Notch filter for DC offset reduction in radio-frequency apparatus and associated methods |
US7228109B2 (en) * | 2001-01-12 | 2007-06-05 | Silicon Laboratories Inc. | DC offset reduction in radio-frequency apparatus and associated methods |
US6993314B2 (en) | 1998-05-29 | 2006-01-31 | Silicon Laboratories Inc. | Apparatus for generating multiple radio frequencies in communication circuitry and associated methods |
US7242912B2 (en) * | 1998-05-29 | 2007-07-10 | Silicon Laboratories Inc. | Partitioning of radio-frequency apparatus |
US7092675B2 (en) * | 1998-05-29 | 2006-08-15 | Silicon Laboratories | Apparatus and methods for generating radio frequencies in communication circuitry using multiple control signals |
US6804497B2 (en) * | 2001-01-12 | 2004-10-12 | Silicon Laboratories, Inc. | Partitioned radio-frequency apparatus and associated methods |
US6970717B2 (en) | 2001-01-12 | 2005-11-29 | Silicon Laboratories Inc. | Digital architecture for radio-frequency apparatus and associated methods |
US7221921B2 (en) * | 1998-05-29 | 2007-05-22 | Silicon Laboratories | Partitioning of radio-frequency apparatus |
JP3414336B2 (ja) * | 1999-11-04 | 2003-06-09 | 日本電気株式会社 | Firフィルタ、ランプアップ・ランプダウン回路 |
US6903617B2 (en) | 2000-05-25 | 2005-06-07 | Silicon Laboratories Inc. | Method and apparatus for synthesizing high-frequency signals for wireless communications |
US7031683B2 (en) * | 2001-01-12 | 2006-04-18 | Silicon Laboratories Inc. | Apparatus and methods for calibrating signal-processing circuitry |
US7158574B2 (en) * | 2001-01-12 | 2007-01-02 | Silicon Laboratories Inc. | Digital interface in radio-frequency apparatus and associated methods |
US7138858B2 (en) | 2001-01-12 | 2006-11-21 | Silicon Laboratories, Inc. | Apparatus and methods for output buffer circuitry with constant output power in radio-frequency circuitry |
US7035611B2 (en) * | 2001-01-12 | 2006-04-25 | Silicon Laboratories Inc. | Apparatus and method for front-end circuitry in radio-frequency apparatus |
US20030232613A1 (en) * | 2001-01-12 | 2003-12-18 | Kerth Donald A. | Quadrature signal generation in radio-frequency apparatus and associated methods |
US7177610B2 (en) * | 2001-01-12 | 2007-02-13 | Silicon Laboratories Inc. | Calibrated low-noise current and voltage references and associated methods |
WO2003079699A1 (en) * | 2002-03-15 | 2003-09-25 | Silicon Laboratories Inc. | Radio-frequency apparatus and associated methods |
US8489661B2 (en) * | 2006-12-14 | 2013-07-16 | Cirrus Logic, Inc. | Signal processing system with a digital sample rate converter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2273419B1 (ja) * | 1973-01-25 | 1976-09-10 | Trt Telecom Radio Electr | |
NL168669C (nl) * | 1974-09-16 | 1982-04-16 | Philips Nv | Interpolerend digitaal filter met ingangsbuffer. |
US4020332A (en) * | 1975-09-24 | 1977-04-26 | Bell Telephone Laboratories, Incorporated | Interpolation-decimation circuit for increasing or decreasing digital sampling frequency |
NL180369C (nl) * | 1977-04-04 | 1987-02-02 | Philips Nv | Inrichting voor het omzetten van discrete signalen in een discreet enkelzijband frequentie-multiplex-signaal en omgekeerd. |
US4224585A (en) * | 1978-08-28 | 1980-09-23 | Reticon Corporation | Methods and apparatus for compensating for charge transfer inefficiency in imaging and other variable length charge transfer devices |
NL7905332A (nl) * | 1979-07-09 | 1981-01-13 | Philips Nv | Decimerend, lineair phase, digital fir filter. |
US4374426A (en) * | 1980-11-14 | 1983-02-15 | Burlage Donald W | Digital equalizer for high speed communication channels |
ATE14358T1 (de) * | 1980-11-26 | 1985-08-15 | Studer Willi Ag | Verfahren und schaltungsanordnung zur umsetzung der abtastfrequenz einer abtastfolge unter umgehung der konversion in ein kontinuierliches signal. |
US4460890A (en) * | 1982-01-21 | 1984-07-17 | Sony Corporation | Direct digital to digital sampling rate conversion, method and apparatus |
-
1982
- 1982-07-05 NL NL8202687A patent/NL8202687A/nl not_active Application Discontinuation
-
1983
- 1983-06-29 EP EP83200966A patent/EP0099600B1/en not_active Expired
- 1983-06-29 AT AT83200966T patent/ATE20409T1/de not_active IP Right Cessation
- 1983-06-29 DE DE8383200966T patent/DE3364060D1/de not_active Expired
- 1983-06-30 CA CA000431572A patent/CA1194140A/en not_active Expired
- 1983-07-01 ES ES523770A patent/ES8404124A1/es not_active Expired
- 1983-07-01 KR KR1019830003022A patent/KR900009194B1/ko not_active IP Right Cessation
- 1983-07-04 AU AU16521/83A patent/AU561070B2/en not_active Ceased
- 1983-07-04 JP JP58120419A patent/JPS5923614A/ja active Granted
- 1983-07-05 US US06/510,810 patent/US4584659A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62146004A (ja) * | 1985-12-18 | 1987-06-30 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 入力と出力サンプリング周波数間比が非有理数を有するフイルタ装置用フエイズロツクル−プ係数発生器 |
Also Published As
Publication number | Publication date |
---|---|
JPH0340972B2 (ja) | 1991-06-20 |
KR840005622A (ko) | 1984-11-14 |
DE3364060D1 (en) | 1986-07-17 |
US4584659A (en) | 1986-04-22 |
NL8202687A (nl) | 1984-02-01 |
ES523770A0 (es) | 1984-04-01 |
ATE20409T1 (de) | 1986-06-15 |
AU1652183A (en) | 1984-01-12 |
ES8404124A1 (es) | 1984-04-01 |
KR900009194B1 (ko) | 1990-12-24 |
EP0099600B1 (en) | 1986-06-11 |
EP0099600A1 (en) | 1984-02-01 |
AU561070B2 (en) | 1987-04-30 |
CA1194140A (en) | 1985-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5923614A (ja) | デシメイシヨンフイルタ回路 | |
KR930001296B1 (ko) | 보간용 시간이산 필터장치 | |
EP0084945B1 (en) | Direct digital to digital sampling rate conversion method and apparatus | |
US6295011B1 (en) | Method of coding a number for storing in a memory | |
US4482974A (en) | Apparatus and method of phase-to-amplitude conversion in a sine function generator | |
JP2731151B2 (ja) | 位相情報検出回路 | |
GB1506009A (en) | Nonrecursive interpolating digital filter | |
JPH03253108A (ja) | ダイレクト・デジタル・シンセサイザー及び信号発生方法 | |
JPS60230705A (ja) | 時変信号を発生するためのデジタル回路および方法 | |
JPH07112144B2 (ja) | デジタル・フィルタ | |
JP3082394B2 (ja) | シグマ−デルタ式のアナログ−デジタル変換器に関する複数チャンネルのデシメーション・フィルタ | |
RU2149503C1 (ru) | Цифровой синтезатор частот | |
RU2239281C2 (ru) | Цифровой синтезатор гармонических колебаний | |
JPS6337969B2 (ja) | ||
RU2097828C1 (ru) | Программируемый цифровой фильтр | |
US20230198506A1 (en) | Arbitrary sample rate conversion using modulus accumulator | |
JP2628506B2 (ja) | ディジタルフィルタ | |
JPS5966214A (ja) | デイジタルフイルタ装置 | |
JP4520586B2 (ja) | 周波数シンセサイザおよびガウス雑音発生装置 | |
JP3848764B2 (ja) | デジタル乗算ユニットおよびデジタル乗算方法 | |
RU2170490C1 (ru) | Генератор импульсов с цифровой перестройкой периода | |
SU1596445A1 (ru) | Цифровой умножитель частоты следовани периодических импульсов | |
JP2527019B2 (ja) | 非巡回形補間フィルタ | |
EP0213854A2 (en) | Fixed-Coefficient serial multiplication and digital circuits therefor | |
SU1751736A1 (ru) | Цифровой функциональный преобразователь |