JPH03272184A - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタInfo
- Publication number
- JPH03272184A JPH03272184A JP7403490A JP7403490A JPH03272184A JP H03272184 A JPH03272184 A JP H03272184A JP 7403490 A JP7403490 A JP 7403490A JP 7403490 A JP7403490 A JP 7403490A JP H03272184 A JPH03272184 A JP H03272184A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor layer
- bipolar transistor
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 230000007547 defect Effects 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 17
- 238000010884 ion-beam technique Methods 0.000 abstract description 18
- 239000006096 absorbing agent Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 230000001133 acceleration Effects 0.000 abstract description 5
- 229910001220 stainless steel Inorganic materials 0.000 abstract description 4
- 239000010935 stainless steel Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- -1 helium ions Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005516 deep trap Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は絶縁ゲート型バイポーラトランジスタ（Ｉｎ
５ｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ ；以下、ＩＧＢＴと称す）に関し、特に
ライフタイム制御に伴うターンオフ時間とオン抵抗との
トレードオフ関係の改善及びスイッチング損失の低減を
図るものに関するものである。
５ｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎ
ｓｉｓｔｏｒ ；以下、ＩＧＢＴと称す）に関し、特に
ライフタイム制御に伴うターンオフ時間とオン抵抗との
トレードオフ関係の改善及びスイッチング損失の低減を
図るものに関するものである。
バイポーラトランジスタは、一般に低出力インピーダン
スであるが、入力インピーダンスも低い問題がある。一
方、電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す
）は高入力インピーダンスであるが、出力インピーダン
スも高い問題がある。これらに対し、Ｉ ＧＢＴはこれ
ら各種トランジスタのもつ欠点を補うように一体化し、
高人力インピーダンスであり、かつ、低出力インピーダ
ンスを実現しようとするものである。
スであるが、入力インピーダンスも低い問題がある。一
方、電界効果トランジスタ（以下、ＭＯＳＦＥＴと称す
）は高入力インピーダンスであるが、出力インピーダン
スも高い問題がある。これらに対し、Ｉ ＧＢＴはこれ
ら各種トランジスタのもつ欠点を補うように一体化し、
高人力インピーダンスであり、かつ、低出力インピーダ
ンスを実現しようとするものである。
すなわち、表面にＭＯＳＦＥＴを形成する基板の裏面に
、基板と異なる導電型の高ａ度不純物拡散層をつくりこ
むことによって、バイポーラトランジスタとＭＯＳＦＥ
Ｔを一体化し、かつＭＯＳＦＥＴがオンすることにより
生じる電流をパイボーラトランジ（１） スタのベース領域に注入して、注入電流によりバイポー
ラトランジスタを制御するものである。
、基板と異なる導電型の高ａ度不純物拡散層をつくりこ
むことによって、バイポーラトランジスタとＭＯＳＦＥ
Ｔを一体化し、かつＭＯＳＦＥＴがオンすることにより
生じる電流をパイボーラトランジ（１） スタのベース領域に注入して、注入電流によりバイポー
ラトランジスタを制御するものである。
一般に、Ｉ ＧＢＴ装置は多数のＩ ＧＢＴ素子（以ト
、ＩＧＢＴセルと称す）が並列接続された構造を有して
いる。第７図は従来のｎチャネル型のＩ ＧＢＴ セル
の構造を示す断面図であり、第８図はその等価回路を示
す回路図である。
、ＩＧＢＴセルと称す）が並列接続された構造を有して
いる。第７図は従来のｎチャネル型のＩ ＧＢＴ セル
の構造を示す断面図であり、第８図はその等価回路を示
す回路図である。
第７図において、（１）はＰコレクタ層であり、その一
方主面上にはＮエピタキシャル層（２）が形成されてい
る。Ｎエピタキシャル層（２）の表面の一部鎚域には、
Ｐ形不純物を選択的に拡散することによりＰウェル領域
（３）が形成され、さらにこのＰウェル頭載（３）の表
面の一部頻域には、高醪度のＮ形不純物を選択的に拡散
することによりＮ＋エミッタ囮域（４）が形成されてい
る。Ｎエピタキシャル＠（２）の表面とＮ＋エミッタ賄
域（４）の表面とで挾まれたＰウェル領域（３）の表面
上にはゲート絶縁膜（５）が形成され、このデー１−１
．縁膜（５１は隣接するＩ ＧＢＴセル間で一体となる
ようＮエピタキシャル層（２）の表ｍ−ｈにも形成され
ている。ゲート絶縁膜（５）上には、例えばポリシリコ
ンから成るゲート電極（６）が形成され、またＰウェル
頭載（３）およびＮ＋エミッタ頗頭載４）の両方に電気
的に接続するように、例えばアルミニウムなどの金嘱の
エミッタ電極（７）が形成されている。なお、ゲート電
極（６）およびエミッタ電極（７は、＃＠縁膜（８）を
介した多層構造とすることにより、全Ｉ ＧＢＴセルに
対してそれぞれ共通に電気的につながった構造となって
いる。Ｐコレクタ層（１）の裏面には金属のコレクタ電
極（９）が全Ｉ ＧＢＴセルに対し一体に形成されてい
る。
方主面上にはＮエピタキシャル層（２）が形成されてい
る。Ｎエピタキシャル層（２）の表面の一部鎚域には、
Ｐ形不純物を選択的に拡散することによりＰウェル領域
（３）が形成され、さらにこのＰウェル頭載（３）の表
面の一部頻域には、高醪度のＮ形不純物を選択的に拡散
することによりＮ＋エミッタ囮域（４）が形成されてい
る。Ｎエピタキシャル＠（２）の表面とＮ＋エミッタ賄
域（４）の表面とで挾まれたＰウェル領域（３）の表面
上にはゲート絶縁膜（５）が形成され、このデー１−１
．縁膜（５１は隣接するＩ ＧＢＴセル間で一体となる
ようＮエピタキシャル層（２）の表ｍ−ｈにも形成され
ている。ゲート絶縁膜（５）上には、例えばポリシリコ
ンから成るゲート電極（６）が形成され、またＰウェル
頭載（３）およびＮ＋エミッタ頗頭載４）の両方に電気
的に接続するように、例えばアルミニウムなどの金嘱の
エミッタ電極（７）が形成されている。なお、ゲート電
極（６）およびエミッタ電極（７は、＃＠縁膜（８）を
介した多層構造とすることにより、全Ｉ ＧＢＴセルに
対してそれぞれ共通に電気的につながった構造となって
いる。Ｐコレクタ層（１）の裏面には金属のコレクタ電
極（９）が全Ｉ ＧＢＴセルに対し一体に形成されてい
る。
Ｎエピタキシャル層（２）とＮ＋エミッタ鎮域（４）と
で挾まれたＰウェル領域（３）の表面近傍はｎチャネル
のＭＯ５構造となっており、ゲート端子Ｇを通じてゲー
ト電極（６）に正電圧を印加することにより、ゲート電
極（６）の直下のＰウェル頭載（３）の表面近傍に形成
されたチャネルを通じて、電子がＮ＋エミッタ飴域（４
）よりＮエピタキシャル層（２）へと流れる。図示■。
で挾まれたＰウェル領域（３）の表面近傍はｎチャネル
のＭＯ５構造となっており、ゲート端子Ｇを通じてゲー
ト電極（６）に正電圧を印加することにより、ゲート電
極（６）の直下のＰウェル頭載（３）の表面近傍に形成
されたチャネルを通じて、電子がＮ＋エミッタ飴域（４
）よりＮエピタキシャル層（２）へと流れる。図示■。
はこの様にして流れる電子電流、を示す。一方、＋
Ｐコレクタ層（１）からは少数キャリアである正孔がＮ
エピタキシャル層（２）に注入され、その一部は上記電
子と再結合して消滅し、残りは図示の正孔電流工りとし
てＰウェル頭載（３）を流れる。この様に■ＧＢＴは、
基本的にバイポーラ的な動作をし、Ｎ−エピタキシャル
層（２）では、電導度変稠の効果から電導度が増大する
ことにより、従来のパワーＭＯ８に比べて低いオン電圧
、大きい電流容量を実現できる利点がある。
エピタキシャル層（２）に注入され、その一部は上記電
子と再結合して消滅し、残りは図示の正孔電流工りとし
てＰウェル頭載（３）を流れる。この様に■ＧＢＴは、
基本的にバイポーラ的な動作をし、Ｎ−エピタキシャル
層（２）では、電導度変稠の効果から電導度が増大する
ことにより、従来のパワーＭＯ８に比べて低いオン電圧
、大きい電流容量を実現できる利点がある。
なお、第８図において、（１０）はＮエピタキシャル層
（２）、Ｐウェル領域（３）およびＮ＋エミッタ頗頭載
４）より成る寄生ＮＰＮ ）ランジスタ、ｕｌ）はＰコ
レクタ層＋１＋、Ｎエピタキシャル層（２（およびＰウ
ェル頭載（３）よりなるＰＮＰ ｌ−ランジスタ、ｔ１
２）はゲート電極（６）下のＰウェル頭載（３１表面を
チャネル頭載としたＮＭＯＳトランジスタ、ＲＢはＰウ
ェル領域（３）の拡散抵抗、ＲＬＣはＰＮＰ トランジ
スタ１ｕｌｌのオン抵抗を示している。
（２）、Ｐウェル領域（３）およびＮ＋エミッタ頗頭載
４）より成る寄生ＮＰＮ ）ランジスタ、ｕｌ）はＰコ
レクタ層＋１＋、Ｎエピタキシャル層（２（およびＰウ
ェル頭載（３）よりなるＰＮＰ ｌ−ランジスタ、ｔ１
２）はゲート電極（６）下のＰウェル頭載（３１表面を
チャネル頭載としたＮＭＯＳトランジスタ、ＲＢはＰウ
ェル領域（３）の拡散抵抗、ＲＬＣはＰＮＰ トランジ
スタ１ｕｌｌのオン抵抗を示している。
Ｉ ＧＢＴは上記のような利点がある反面、ターンオフ
時には正孔電流Ｉｈの減少がＭＯＳＦＥＴ等に比へて時
間的にゆっくりしているため、動作周波数を上げられな
い嫌いがある。これは、ＰＮＰ トランジスタ（］Ｊ）
がオン状態のとき、そのベース頭載となるＮエピタキシ
ャル＠（２）内には電子と正孔とが充満しており、ＭＯ
Ｓ ）ランジスタ叩をオフさせて、Ｎエピタキシャル層
（２）への電子の注入を遮断しても、正札はその移動度
の小ささから急には減少しないことに起因している。
時には正孔電流Ｉｈの減少がＭＯＳＦＥＴ等に比へて時
間的にゆっくりしているため、動作周波数を上げられな
い嫌いがある。これは、ＰＮＰ トランジスタ（］Ｊ）
がオン状態のとき、そのベース頭載となるＮエピタキシ
ャル＠（２）内には電子と正孔とが充満しており、ＭＯ
Ｓ ）ランジスタ叩をオフさせて、Ｎエピタキシャル層
（２）への電子の注入を遮断しても、正札はその移動度
の小ささから急には減少しないことに起因している。
このターンオフ時間を短縮させるために従来から大別し
て二つの手段が知られている。その一つは金や白金など
の改金属原子を、所謂ライフタイムキラーとして、ＰＮ
Ｐトランジスタ（１１）のベース領域であるＮエピタキ
シャル層（２）内に導入する手段であり、このライフタ
イムキラーがＮ−エピタキシャル＠（２）内の電子と正
孔の再結合中心となってこれらのキャリアを短時間内に
消滅させる。
て二つの手段が知られている。その一つは金や白金など
の改金属原子を、所謂ライフタイムキラーとして、ＰＮ
Ｐトランジスタ（１１）のベース領域であるＮエピタキ
シャル層（２）内に導入する手段であり、このライフタ
イムキラーがＮ−エピタキシャル＠（２）内の電子と正
孔の再結合中心となってこれらのキャリアを短時間内に
消滅させる。
もう一つは電子線、γ線、中性子線、各種イオン線等の
放射線を照射する手段であり、これらの放射線はＮ−エ
ピタキシャル層（２）内に深いトラップ準位を導入する
ことから、このトラップ準位がキャリアに対する再結合
中心となるため、ターンオフ時には、キャリアを短時間
内に消滅させることができる。これらの技術はライフタ
イム制御技術と呼ばれ、サイリスタや電力用ダイオード
等種々の素子に適用されている。
放射線を照射する手段であり、これらの放射線はＮ−エ
ピタキシャル層（２）内に深いトラップ準位を導入する
ことから、このトラップ準位がキャリアに対する再結合
中心となるため、ターンオフ時には、キャリアを短時間
内に消滅させることができる。これらの技術はライフタ
イム制御技術と呼ばれ、サイリスタや電力用ダイオード
等種々の素子に適用されている。
一般に放射線照射によるライフタイム制御技術は制御性
や再現性の点から屯金属拡散に比較して良い結果が得ら
れている。しかしながら、放射線照射の中で、電子線、
γ線、中性子線を用いた方法では、照射によりＮエピタ
キシャル層）２）内でのトラップ準位が発生するととも
に、同時にゲート酸化膜（５）の膜質を変化させてしま
い、結果として値までも変化させ、その動作信頼性を低
下させる問題がある。この問題はプロトン等の各種イオ
ン線をコレクタ電極（９）側から照射する方法により解
決される。すなわち、第４図に示したようにプロトン等
の各種軽イオン線−をコレクタ電極（９）の形成されて
いる側から照射し、その飛程位置をＮエピタキシャル層
（２）の中に設定されるように（第７図中破線で示す）
、その加速エネルギーを調整することによりゲート絶縁
膜（５）及びその他、エミッタ側形成各層＋３１ 、
！４１になんら影響を与えることなくライフタイム制御
を行うことができる。
や再現性の点から屯金属拡散に比較して良い結果が得ら
れている。しかしながら、放射線照射の中で、電子線、
γ線、中性子線を用いた方法では、照射によりＮエピタ
キシャル層）２）内でのトラップ準位が発生するととも
に、同時にゲート酸化膜（５）の膜質を変化させてしま
い、結果として値までも変化させ、その動作信頼性を低
下させる問題がある。この問題はプロトン等の各種イオ
ン線をコレクタ電極（９）側から照射する方法により解
決される。すなわち、第４図に示したようにプロトン等
の各種軽イオン線−をコレクタ電極（９）の形成されて
いる側から照射し、その飛程位置をＮエピタキシャル層
（２）の中に設定されるように（第７図中破線で示す）
、その加速エネルギーを調整することによりゲート絶縁
膜（５）及びその他、エミッタ側形成各層＋３１ 、
！４１になんら影響を与えることなくライフタイム制御
を行うことができる。
更に、プロトン等の各種イオン照射による結晶欠陥（主
に空孔）は第９図に示すように、その飛程りを中心とし
て、欠陥分布ピーク半値幅Ｗ中に集中的に発生し、それ
以外の場所にはあまり影響を与えない特質をもっている
。この特質を利用することにより、制御性の高いライフ
タイム制御を実行することが可能である。例えば、特開
昭６４−１９７７１ に示されたように、Ｐコレクタ
領域（第７図のＰコレクタ層（１）に相当）に近いＮ−
ベース領域（第７図のＮエピタキシャル層（２）に相当
）内に飛程りを設定することにより効果的なライフタイ
ム制御を行うことができる。これは、ＭＯＳＦＥＴに近
いベース舶載はＭＯＳＦＥＴのチャネルから注入される
キャリアが引き金となって１大溝度変調を生じる上で＠
要な役割を果たすから、この部分に結晶欠陥を発生させ
るとオン抵抗を増大させることになるため、ＭＯＳＦＥ
Ｔのチャネル舶載から最も離れている、Ｐコレクタ領域
に近いＮ−ベース領域にイオン線の飛程が来るようにす
るのが望ましいからである。また、オフ動作時の初期ま
で引き続いて注入されている正孔を早く捕捉するために
も、Ｐ＋コレクタ餉域に近いＮベース領域で結晶欠陥を
集中的に発生させるのは有効である。
に空孔）は第９図に示すように、その飛程りを中心とし
て、欠陥分布ピーク半値幅Ｗ中に集中的に発生し、それ
以外の場所にはあまり影響を与えない特質をもっている
。この特質を利用することにより、制御性の高いライフ
タイム制御を実行することが可能である。例えば、特開
昭６４−１９７７１ に示されたように、Ｐコレクタ
領域（第７図のＰコレクタ層（１）に相当）に近いＮ−
ベース領域（第７図のＮエピタキシャル層（２）に相当
）内に飛程りを設定することにより効果的なライフタイ
ム制御を行うことができる。これは、ＭＯＳＦＥＴに近
いベース舶載はＭＯＳＦＥＴのチャネルから注入される
キャリアが引き金となって１大溝度変調を生じる上で＠
要な役割を果たすから、この部分に結晶欠陥を発生させ
るとオン抵抗を増大させることになるため、ＭＯＳＦＥ
Ｔのチャネル舶載から最も離れている、Ｐコレクタ領域
に近いＮ−ベース領域にイオン線の飛程が来るようにす
るのが望ましいからである。また、オフ動作時の初期ま
で引き続いて注入されている正孔を早く捕捉するために
も、Ｐ＋コレクタ餉域に近いＮベース領域で結晶欠陥を
集中的に発生させるのは有効である。
〔発明が解決しようとする課題１
しかしながら、上記したライフタイム制御は全て、結晶
欠陥をＩＧＢＴ素子全面に渡って生じさせていることに
は変りがないため、この結晶欠陥の発生に伴い、Ｎエピ
タキシャル層（２）の抵抗値が必然的に上昇し、第８図
におけるＩ ＧＢＴのオン抵抗ＲＬＣが増加してしまう
。つまり、ＩＧＢＴのオン抵抗とターンオフ時間とはト
レードオフの関係にあり、現状においてそのトレードオ
フ関係が最適とはいえない問題点かあった。
欠陥をＩＧＢＴ素子全面に渡って生じさせていることに
は変りがないため、この結晶欠陥の発生に伴い、Ｎエピ
タキシャル層（２）の抵抗値が必然的に上昇し、第８図
におけるＩ ＧＢＴのオン抵抗ＲＬＣが増加してしまう
。つまり、ＩＧＢＴのオン抵抗とターンオフ時間とはト
レードオフの関係にあり、現状においてそのトレードオ
フ関係が最適とはいえない問題点かあった。
この発明は上記のような問題点を解決するためＫなされ
たもので、イオン線などの電離放射線照射を用いたライ
フタイム制御による、オン折抗とターンオフ時間とのト
レードオフ関係を最善にした構造のＩＧＢＴを得ること
を目的とする。
たもので、イオン線などの電離放射線照射を用いたライ
フタイム制御による、オン折抗とターンオフ時間とのト
レードオフ関係を最善にした構造のＩＧＢＴを得ること
を目的とする。
この発明にかかる絶縁ゲート型バイポーラトランジスタ
は、第１の導電形の第２の半導体層と、前記第１の半導
体領域の表面に選択的に形成された第２の導電形の第２
の半導体領域と、前記第２の半導体層と、前記第２の半
導体領域とで挾まれた前記第１の半導体領域の表面上に
形成された絶縁膜と前記絶縁膜上に形成された制御電極
と、前記第１及び第２の半導体舶載にまたがって形成さ
れた第１の主電極と、前記第１の半導体層の裏面上に形
成された第２の主電極とを備え、＠記第２の半導体「ｎ
域の前記第１の半導体領域との接合部寄りに部分的に結
晶欠陥を有するように構成したものである。
は、第１の導電形の第２の半導体層と、前記第１の半導
体領域の表面に選択的に形成された第２の導電形の第２
の半導体領域と、前記第２の半導体層と、前記第２の半
導体領域とで挾まれた前記第１の半導体領域の表面上に
形成された絶縁膜と前記絶縁膜上に形成された制御電極
と、前記第１及び第２の半導体舶載にまたがって形成さ
れた第１の主電極と、前記第１の半導体層の裏面上に形
成された第２の主電極とを備え、＠記第２の半導体「ｎ
域の前記第１の半導体領域との接合部寄りに部分的に結
晶欠陥を有するように構成したものである。
〔作 用］
この発明における絶縁ゲート型バイポーラトランジスタ
においては、その構成要素である等節回路上のバイポー
ラトランジスタは、第１の半導体領域、結晶欠陥を有さ
ない第２の半導体層及び結晶欠陥を有する第１の半導体
層から成る第１のバイポーラトランジスタと、第１の半
導体領域、結晶欠陥を有する第２の半導体層及び結晶欠
陥を有さない第１の半導体層から成る第２のバイポーラ
トランジスタとの並列接続により構成されると等節約に
みなすことができる。
においては、その構成要素である等節回路上のバイポー
ラトランジスタは、第１の半導体領域、結晶欠陥を有さ
ない第２の半導体層及び結晶欠陥を有する第１の半導体
層から成る第１のバイポーラトランジスタと、第１の半
導体領域、結晶欠陥を有する第２の半導体層及び結晶欠
陥を有さない第１の半導体層から成る第２のバイポーラ
トランジスタとの並列接続により構成されると等節約に
みなすことができる。
第１のバイポーラトランジスタは、第１の半導体層に結
晶欠陥を有していても第２の半導体層に結晶欠陥を有さ
ないため、長所としてオン抵抗は低く、短所としてター
ンオフ時間は長い。一方、第２のバイポーラトランジス
タは、第２の半導体層に結晶欠陥を有するため、短所と
してオン抵抗は高く、長所としてターンオフ時間は短い
。
晶欠陥を有していても第２の半導体層に結晶欠陥を有さ
ないため、長所としてオン抵抗は低く、短所としてター
ンオフ時間は長い。一方、第２のバイポーラトランジス
タは、第２の半導体層に結晶欠陥を有するため、短所と
してオン抵抗は高く、長所としてターンオフ時間は短い
。
第１、第２のバイポーラトランジスタが並列に接続され
′Ｃいることにより、オン状態では第１のバイポーラト
ランジスタが、又ターンオフ時には第２のバイポーラト
ランジスタが支配的に働くので、低オン電圧、高速スイ
ッチングを実現する。
′Ｃいることにより、オン状態では第１のバイポーラト
ランジスタが、又ターンオフ時には第２のバイポーラト
ランジスタが支配的に働くので、低オン電圧、高速スイ
ッチングを実現する。
以下、この発明の実施例を図について説明する。
なお、従来の技術の説明と重複する部分は、適宜その説
明を省略する。
明を省略する。
第１図はこの発明の一実施例のＩ ＧＢＴの構造を示す
断面図である。図において、（１）〜（９）は従来と同
じである。
断面図である。図において、（１）〜（９）は従来と同
じである。
その異なる点は、他主面側におけるコレクタ電極（９）
の表面にアルミニウム等の金属のアブゾーバ（６０、啜
にその表面に微細な開口を形成したステンレス等のマス
ク（６１）を設け、これらを介してヘリウム等の軽イオ
ン線（５０）を照射して形成させるものである。ここで
、マスク（６１）の微細開口を通過した部分の軽イオン
線（５０）はＮベース層（２＋内に飛程位置が設゛定さ
れるよう加速エネルギーとアブゾーバ□□□との厚さが
調整される。また、マスク（６１）の微細開口を除く明
域を通過した軽イオン線００）はＰコレクタ＠（１）内
に飛程位置が設定されるようマスク（６１）の厚さが調
整される。これにより、微細開口のパターンをほぼ反映
した舶載を部分的なライフタイム制御が行なわれるもの
とすることができる。第２図は第１図に示すものの等節
回路を示す回路図である。図において、（１０’ｌ 、
（１２１は従来のものと同じもの、（１３）はライフ
タイム制御されない明域に形成された内蔵ＰＮＰ トラ
ンジスタ、ｔｌ、１１は部分的にライフタイム制御され
た領域を有する内蔵ＰＮＰ トランジスタである。
の表面にアルミニウム等の金属のアブゾーバ（６０、啜
にその表面に微細な開口を形成したステンレス等のマス
ク（６１）を設け、これらを介してヘリウム等の軽イオ
ン線（５０）を照射して形成させるものである。ここで
、マスク（６１）の微細開口を通過した部分の軽イオン
線（５０）はＮベース層（２＋内に飛程位置が設゛定さ
れるよう加速エネルギーとアブゾーバ□□□との厚さが
調整される。また、マスク（６１）の微細開口を除く明
域を通過した軽イオン線００）はＰコレクタ＠（１）内
に飛程位置が設定されるようマスク（６１）の厚さが調
整される。これにより、微細開口のパターンをほぼ反映
した舶載を部分的なライフタイム制御が行なわれるもの
とすることができる。第２図は第１図に示すものの等節
回路を示す回路図である。図において、（１０’ｌ 、
（１２１は従来のものと同じもの、（１３）はライフ
タイム制御されない明域に形成された内蔵ＰＮＰ トラ
ンジスタ、ｔｌ、１１は部分的にライフタイム制御され
た領域を有する内蔵ＰＮＰ トランジスタである。
第３図は軽イオン線（［１０）か部か的に照射された工
ＧＢＴと、軽イオン線幅０）が全面照射されたＩＧＢＴ
とのトレードオフ特性について比較した図である。
ＧＢＴと、軽イオン線幅０）が全面照射されたＩＧＢＴ
とのトレードオフ特性について比較した図である。
この場合、軽イオン線１５０）には２価のヘリウムイオ
ン（Ｈｅ ）を用い、その加速エネルギーは２０Ｍｅ
Ｖである。また、アブゾーバ（６０）は厚さが３０μｍ
のアルミニウムで構成し、マスク（６Ｉ）は厚さが５０
μｍのステンレスで構成したものである。マスク１６１
）に形成した微細開口は２種類あり、マスク１は半径γ
が１４０ ／７ｍ の内形窓を、窓間ピッチ２００μｍ
で形成したものであり、マスク２は半径γが１６０μｍ
の円形窓を、窓間ピッチ２００μｍで形成したものであ
る。
ン（Ｈｅ ）を用い、その加速エネルギーは２０Ｍｅ
Ｖである。また、アブゾーバ（６０）は厚さが３０μｍ
のアルミニウムで構成し、マスク（６Ｉ）は厚さが５０
μｍのステンレスで構成したものである。マスク１６１
）に形成した微細開口は２種類あり、マスク１は半径γ
が１４０ ／７ｍ の内形窓を、窓間ピッチ２００μｍ
で形成したものであり、マスク２は半径γが１６０μｍ
の円形窓を、窓間ピッチ２００μｍで形成したものであ
る。
これよりマスク１、マスク２を用いて部分照射したもの
が、全面照射したものに比べて改善されたトレードオフ
曲線を有することがわかる。
が、全面照射したものに比べて改善されたトレードオフ
曲線を有することがわかる。
ところで、第４図はｔＭ、 ＦＥｔ−Ｖｏｎが約３．３
■のＩＧＢＴ暉料について、全面照射、部分照射したも
ののターンオフ波形特性を比較した図である。全面照射
したものに対してマスク２による部分照射したものでは
、ティルミ流が減少しているのがわかる。
■のＩＧＢＴ暉料について、全面照射、部分照射したも
ののターンオフ波形特性を比較した図である。全面照射
したものに対してマスク２による部分照射したものでは
、ティルミ流が減少しているのがわかる。
また、第５図は同様にターンオフ時の損失を比較した図
である。マスク（６１）の開口が微細化されるにつれて
、ターンオフ損失は低減しており、マスク２による部分
照射では高温状態（図示ＴＡ＝１２５℃）においても全
面照射の４３９１０までターンオフ損失を低減できるも
のとなっている。
である。マスク（６１）の開口が微細化されるにつれて
、ターンオフ損失は低減しており、マスク２による部分
照射では高温状態（図示ＴＡ＝１２５℃）においても全
面照射の４３９１０までターンオフ損失を低減できるも
のとなっている。
第６図はこの発明の他の実施例のＩ ＧＢＴの構造を示
す断面図である。このものが第１図に示すものと異なる
点は、アブゾーバ＋６ＣＩ、マスク（６１）を−主面側
におけるエミッタ電極（７）上に設置し、それを介して
軽イオン線００）を照射して形成させたものである。こ
の場合にも、アブゾーバ＋６（９をアルミニウム等の金
属で形成し、マスク＋６１）をステンレス等で形成した
ものを用いている。マスク（６１）には微細開口が設け
られており、このマスク（６１）を介して２価のヘリウ
ムイオン（Ｈｅ ）等の軽イオン線１１５０）を照射
する。このとき、マスク則の微細開口を除く領域を通過
した軽イオン線用は、Ｎベース層（２）内の＋ ４２１７５層（１）との接合部寄りの領域に飛程位置が
設定されるように、軽イオンの加速エネルギー条件、ア
ブゾーバ（６０、マスク刑の卑さか調整される。また、
マスク（６１）の微細開口を通過した軽イオン線１１５
０）は、４２１７５層（１）内に飛程位置が設定される
ようアブゾーバ闘の厚さが調整される。このようにして
製造されたＩ ＧＢＴの等何回路は第２図に示すものと
なる。従って、このものにおいてもトレードオフ関係、
損失等の改善効果は第１図に示すものと同程度に期待で
きる。
す断面図である。このものが第１図に示すものと異なる
点は、アブゾーバ＋６ＣＩ、マスク（６１）を−主面側
におけるエミッタ電極（７）上に設置し、それを介して
軽イオン線００）を照射して形成させたものである。こ
の場合にも、アブゾーバ＋６（９をアルミニウム等の金
属で形成し、マスク＋６１）をステンレス等で形成した
ものを用いている。マスク（６１）には微細開口が設け
られており、このマスク（６１）を介して２価のヘリウ
ムイオン（Ｈｅ ）等の軽イオン線１１５０）を照射
する。このとき、マスク則の微細開口を除く領域を通過
した軽イオン線用は、Ｎベース層（２）内の＋ ４２１７５層（１）との接合部寄りの領域に飛程位置が
設定されるように、軽イオンの加速エネルギー条件、ア
ブゾーバ（６０、マスク刑の卑さか調整される。また、
マスク（６１）の微細開口を通過した軽イオン線１１５
０）は、４２１７５層（１）内に飛程位置が設定される
ようアブゾーバ闘の厚さが調整される。このようにして
製造されたＩ ＧＢＴの等何回路は第２図に示すものと
なる。従って、このものにおいてもトレードオフ関係、
損失等の改善効果は第１図に示すものと同程度に期待で
きる。
なお、上記実施例において、軽イオンとしてヘリウムを
用いた場合について示したが、他の軽イオン、例えばプ
ロトン等を用いても上記と同様の効果を奏する。
用いた場合について示したが、他の軽イオン、例えばプ
ロトン等を用いても上記と同様の効果を奏する。
以上のように、この発明によれば第２の導電形の第２の
半導体層内に部分的に結晶欠陥を形成したので、スイッ
チング速度を向上させ、損失が低減された半導体装置を
得られる効果がある。
半導体層内に部分的に結晶欠陥を形成したので、スイッ
チング速度を向上させ、損失が低減された半導体装置を
得られる効果がある。
第１図はこの発明の一実施例であるＩ ＧＢＴを示す断
面図、第２図は第１図に示すものの等何回路を示す回路
図、第３図は軽イオン線が部分的に照射されたＩ ＧＢ
Ｔと全面に照射されたＩ ＧＢＴとのトレードオフ特性
について比較した図、第４図は軽イオン線が部分的、全
所的に照射されたＩＧＢＴのターンオフで波形特性につ
いて比較した図、第５図は同様にターンオフ時の損失を
比較した図、第６図はこの発明の他の実施例のＩ ＧＢ
Ｔの構造を示す断面図、第７図は従来のＩ ＧＢＴの構
造を示す断面図、第８図は第７図に示すものの等価口路
図、第９図は照射イオンの飛程とそれによって形成され
る結晶欠陥分布の関係を示す図である。 図において、（１）はＰ＋コレクタ層、（２）はＮベー
ス層、（３）はＰウェル頭載、１４１はＮエミッタ領域
、（５）はゲート絶縁膜、（６）はゲート電極、（７）
はエミッタ電極、（８）は絶縁膜、（９）はコレクタ電
極、輔は軽イオン線、＋６１はアブゾーバ、 １６＋＋
はマスクである。 なお、各図中同一符号は同一、又は相当部分を示す。
面図、第２図は第１図に示すものの等何回路を示す回路
図、第３図は軽イオン線が部分的に照射されたＩ ＧＢ
Ｔと全面に照射されたＩ ＧＢＴとのトレードオフ特性
について比較した図、第４図は軽イオン線が部分的、全
所的に照射されたＩＧＢＴのターンオフで波形特性につ
いて比較した図、第５図は同様にターンオフ時の損失を
比較した図、第６図はこの発明の他の実施例のＩ ＧＢ
Ｔの構造を示す断面図、第７図は従来のＩ ＧＢＴの構
造を示す断面図、第８図は第７図に示すものの等価口路
図、第９図は照射イオンの飛程とそれによって形成され
る結晶欠陥分布の関係を示す図である。 図において、（１）はＰ＋コレクタ層、（２）はＮベー
ス層、（３）はＰウェル頭載、１４１はＮエミッタ領域
、（５）はゲート絶縁膜、（６）はゲート電極、（７）
はエミッタ電極、（８）は絶縁膜、（９）はコレクタ電
極、輔は軽イオン線、＋６１はアブゾーバ、 １６＋＋
はマスクである。 なお、各図中同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）、第１の導電形の第１の半導体層の表面に形成さ
れた第２の導電形の第２の半導体層と、前記第１の半導
体層の表面に選択的に形成された第２の導電形の第２の
半導体領域と、前記第２の半導体層と前記第２の半導体
領域とで挾まれた前記第１の半導体領域の表面上に形成
された絶縁膜と、前記絶縁膜上に形成された制御電極と
、前記第１および第２の半導体領域にまたがって形成さ
れた第１の主電極と、前記第１の半導体層の裏面上に形
成された第２の主電極とを備え、前記第２の半導体領域
の前記第１の半導体領域との接合部寄りに部分的に結晶
欠陥を有していることを特徴とする絶縁ゲート型バイポ
ーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074034A JP2818959B2 (ja) | 1990-03-22 | 1990-03-22 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074034A JP2818959B2 (ja) | 1990-03-22 | 1990-03-22 | 絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03272184A true JPH03272184A (ja) | 1991-12-03 |
| JP2818959B2 JP2818959B2 (ja) | 1998-10-30 |
Family
ID=13535465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2074034A Expired - Lifetime JP2818959B2 (ja) | 1990-03-22 | 1990-03-22 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818959B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2010147239A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 半導体装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115260U (ja) * | 1981-01-09 | 1982-07-16 | ||
| JPH01149481A (ja) * | 1987-11-03 | 1989-06-12 | Siemens Ag | ４層構成の電力半導体デバイス |
| JPH01199469A (ja) * | 1988-02-04 | 1989-08-10 | Toshiba Corp | 半導体装置 |
-
1990
- 1990-03-22 JP JP2074034A patent/JP2818959B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57115260U (ja) * | 1981-01-09 | 1982-07-16 | ||
| JPH01149481A (ja) * | 1987-11-03 | 1989-06-12 | Siemens Ag | ４層構成の電力半導体デバイス |
| JPH01199469A (ja) * | 1988-02-04 | 1989-08-10 | Toshiba Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2010147239A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2818959B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075751A (en) | Semiconductor device | |
| KR940008261B1 (ko) | 전력용 반도체장치 | |
| US20070080407A1 (en) | Insulated gate bipolar transistor | |
| EP0430237A1 (en) | Bipolar device in which carrier lifetime is controlled | |
| US5981984A (en) | Insulated gate thyristor | |
| JPH09162398A (ja) | 半導体装置およびその製造方法 | |
| US5428228A (en) | Method of operating thyristor with insulated gates | |
| JPH04174564A (ja) | 半導体装置 | |
| JPH0722198B2 (ja) | 絶縁ゲ−ト形バイポ−ラトランジスタ | |
| JP2963204B2 (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| JP2617497B2 (ja) | 半導体装置 | |
| JPH03272184A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US6091087A (en) | Insulated gate thyristor | |
| US6218683B1 (en) | Diode | |
| JP3210013B2 (ja) | 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 | |
| JPH07135214A (ja) | 半導体装置およびその製造方法 | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH04269874A (ja) | 半導体装置 | |
| JPS63288064A (ja) | 複合サイリスタ | |
| JP3185445B2 (ja) | 半導体装置の製造方法 | |
| JPH0494573A (ja) | 半導体装置及びその製法 | |
| JPH0541524A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3239714B2 (ja) | 半導体装置 | |
| JP2604832B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070828 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080828 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090828 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100828 Year of fee payment: 12 |