JP2561963B2 - 絶縁ゲート型バイポーラトランジスタおよびその製造方法 - Google Patents
絶縁ゲート型バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2561963B2 JP2561963B2 JP1308006A JP30800689A JP2561963B2 JP 2561963 B2 JP2561963 B2 JP 2561963B2 JP 1308006 A JP1308006 A JP 1308006A JP 30800689 A JP30800689 A JP 30800689A JP 2561963 B2 JP2561963 B2 JP 2561963B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- layer
- semiconductor layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は絶縁ゲート型バイポーラトランジスタ（In
sulated Gate Bipolar Transistor:以下IGBTという）に
関し、特にライフタイム制御に伴うターンオフ時間とオ
ン抵抗のトレードオフ関係の改善に関するものである。
sulated Gate Bipolar Transistor:以下IGBTという）に
関し、特にライフタイム制御に伴うターンオフ時間とオ
ン抵抗のトレードオフ関係の改善に関するものである。
一般に、バイポーラトランジスタは低出力インピーダ
ンスであるが入力インピーダンスも低い問題があり、逆
に電界効果トランジスタは高入力インピーダンスである
が、出力インピーダンスも高い問題がある。
ンスであるが入力インピーダンスも低い問題があり、逆
に電界効果トランジスタは高入力インピーダンスである
が、出力インピーダンスも高い問題がある。
IGBTはこれら各種トランジスタのもつ欠点を補うよう
に一体化し、高入力インピーダンスであり、かつ低出力
インピーダンスも実現しようとするものである。
に一体化し、高入力インピーダンスであり、かつ低出力
インピーダンスも実現しようとするものである。
すなわち、表面にMOSFETを形成する基板の裏面に、基
板と異なる導電形式の高濃度不純物拡散層をつくりこむ
ことによって、バイポーラトランジスタと電界効果トラ
ンジスタ（MOSFET）を一体化し、かつMOSFETがオンする
ことにより生じる電流をバイポーラトランジスタのベー
ス領域に注入して、該注入電流によりバイポーラトラン
ジスタを制御するものである。
板と異なる導電形式の高濃度不純物拡散層をつくりこむ
ことによって、バイポーラトランジスタと電界効果トラ
ンジスタ（MOSFET）を一体化し、かつMOSFETがオンする
ことにより生じる電流をバイポーラトランジスタのベー
ス領域に注入して、該注入電流によりバイポーラトラン
ジスタを制御するものである。
一般にIGBT装置は多数のIGBT素子（以下IGBTセルとい
う）が並列接続された構造を有している。第７図は従来
のｎチャネル形のIGBTセルの構造を示す断面図であり、
第８図はその等価回路を示す回路図である。
う）が並列接続された構造を有している。第７図は従来
のｎチャネル形のIGBTセルの構造を示す断面図であり、
第８図はその等価回路を示す回路図である。
第７図において、１はP+コレクタ層であり、その一方
主面上にはN-エピタキシャル層２が形成されている。N-
エピタキシャル層２の表面の一部領域には、Ｐ形不純物
を選択的に拡散することによりＰウェル領域３が形成さ
れ、さらにこのＰウェル領域３の表面の一部領域には、
高濃度のＮ形不純物を選択的に拡散することによりN+エ
ピタキシャル領域４が形成されている。N-エピタキシャ
ル層２の表面とN+エミッタ領域４の表面とで挟まれたＰ
ウェル領域３の表面上にはゲート絶縁膜５が形成され、
このゲート絶縁膜５は隣接するIGBTセル間で一体となる
ようN-エピタキシャル層２の表面上にも形成されてい
る。ゲート絶縁膜５上には例えばポリシリコンから成る
ゲート電極６が形成され、またＰウェル領域３およびN+
エミッタ領域４の両方に電気的に接続するように例えば
アルミなどの金属のエミッタ電極７が形成されている。
なおゲート電極６およびエミッタ電極７は、絶縁膜８を
介した多層構造とすることにより、全IGBTセルに対して
それぞれ共通に電気的につながった構造となっている。
P+コレクタ層１の裏面には金属のコレクタ電極９が全IG
BTセルに対し一体に形成されている。
主面上にはN-エピタキシャル層２が形成されている。N-
エピタキシャル層２の表面の一部領域には、Ｐ形不純物
を選択的に拡散することによりＰウェル領域３が形成さ
れ、さらにこのＰウェル領域３の表面の一部領域には、
高濃度のＮ形不純物を選択的に拡散することによりN+エ
ピタキシャル領域４が形成されている。N-エピタキシャ
ル層２の表面とN+エミッタ領域４の表面とで挟まれたＰ
ウェル領域３の表面上にはゲート絶縁膜５が形成され、
このゲート絶縁膜５は隣接するIGBTセル間で一体となる
ようN-エピタキシャル層２の表面上にも形成されてい
る。ゲート絶縁膜５上には例えばポリシリコンから成る
ゲート電極６が形成され、またＰウェル領域３およびN+
エミッタ領域４の両方に電気的に接続するように例えば
アルミなどの金属のエミッタ電極７が形成されている。
なおゲート電極６およびエミッタ電極７は、絶縁膜８を
介した多層構造とすることにより、全IGBTセルに対して
それぞれ共通に電気的につながった構造となっている。
P+コレクタ層１の裏面には金属のコレクタ電極９が全IG
BTセルに対し一体に形成されている。
N-エピタキシャル層２とN+エミッタ領域４とで挟まれ
たＰウェル領域３の表面近傍はｎチャネルのMOS構造と
なっており、ゲート端子Ｇを通じてゲート電極６に正電
圧を印加することにより、ゲート電極６直下のＰウェル
領域３の表面近傍に形成されたチャネルを通じて、電子
がN+エミッタ領域４よりN-エピタキシャル層２へと流れ
る。Ieはこの様にして流れる電子電流を示す。一方、P+
コレクタ層１からは少数キャリアである正孔がN-エピタ
キシャル層２に注入され、その一部は上記電子と再結合
して消滅し、残りは正孔電流IhとしてＰウェル領域３を
流れる。この様にIGBTは、基本的にバイポーラ的な動作
をし、N-エピタキシャル層２では、電導度変調の効果か
ら電導度が増大することにより、従来のパワーMOSに比
べて低いオン電圧、大きい電流容量を実現できる利点が
ある。
たＰウェル領域３の表面近傍はｎチャネルのMOS構造と
なっており、ゲート端子Ｇを通じてゲート電極６に正電
圧を印加することにより、ゲート電極６直下のＰウェル
領域３の表面近傍に形成されたチャネルを通じて、電子
がN+エミッタ領域４よりN-エピタキシャル層２へと流れ
る。Ieはこの様にして流れる電子電流を示す。一方、P+
コレクタ層１からは少数キャリアである正孔がN-エピタ
キシャル層２に注入され、その一部は上記電子と再結合
して消滅し、残りは正孔電流IhとしてＰウェル領域３を
流れる。この様にIGBTは、基本的にバイポーラ的な動作
をし、N-エピタキシャル層２では、電導度変調の効果か
ら電導度が増大することにより、従来のパワーMOSに比
べて低いオン電圧、大きい電流容量を実現できる利点が
ある。
なお、第８図において、10はN-エピタキシャル層2,P
ウェル領域３およびN+エミッタ領域４より成る寄生NPN
トランジスタ、11はP+コレクタ層1,N-エピタキシャル層
２およびＰウェル領域３よりなるPNPトランジスタ、12
はゲート電極６下のＰウェル領域３表面をチャネル領域
としたNMOSトランジスタ、RBはＰウェル領域３の拡散抵
抗、RLCはPNPトランジスタ11のオン抵抗を示している。
ウェル領域３およびN+エミッタ領域４より成る寄生NPN
トランジスタ、11はP+コレクタ層1,N-エピタキシャル層
２およびＰウェル領域３よりなるPNPトランジスタ、12
はゲート電極６下のＰウェル領域３表面をチャネル領域
としたNMOSトランジスタ、RBはＰウェル領域３の拡散抵
抗、RLCはPNPトランジスタ11のオン抵抗を示している。
IGBTは上記した利点がある反面、ターンオフ時には正
孔電流Ihの減少が電界効果トランジスタ等に比べて時間
的にゆっくりしているため、動作周波数を上げられない
嫌いがある。これは、PNPトランジスタ11がオン状態の
時、そのベース領域となるN-エピタキシャル層２内には
電子と正孔が充満しており、MOSトランジスタ12をオフ
させて、N-エピタキシャル層２への電子の注入を遮断し
ても、正孔はその移動度の小ささから急には減少しない
ことに起因している。
孔電流Ihの減少が電界効果トランジスタ等に比べて時間
的にゆっくりしているため、動作周波数を上げられない
嫌いがある。これは、PNPトランジスタ11がオン状態の
時、そのベース領域となるN-エピタキシャル層２内には
電子と正孔が充満しており、MOSトランジスタ12をオフ
させて、N-エピタキシャル層２への電子の注入を遮断し
ても、正孔はその移動度の小ささから急には減少しない
ことに起因している。
このターンオフ時間を短縮させるために従来から大別
して二つの手段が知られている。その一つは金や白金な
どの重金属原子を所謂ライフタイムキラーとして、PNP
トランジスタ12のベース領域であるN-エピタキシャル層
２内に導入する手段であり、このライフタイムキラーが
N-エピタキシャル層２内の電子と正孔の再結合中心とな
ってこれらのキャリアを短時間内に消滅させる。
して二つの手段が知られている。その一つは金や白金な
どの重金属原子を所謂ライフタイムキラーとして、PNP
トランジスタ12のベース領域であるN-エピタキシャル層
２内に導入する手段であり、このライフタイムキラーが
N-エピタキシャル層２内の電子と正孔の再結合中心とな
ってこれらのキャリアを短時間内に消滅させる。
もう一つは電子線，γ線，中性子線，各種イオン線等
の放射線を照射する手段であり、これらの放射線はN-エ
ピタキシャル層２内に深いトラップ準位を導入すること
から、このトラップ準位がキャリアに対する再結合中心
となるため、ターンオフ時には、キャリアを短時間内に
消滅させることができる。これらの技術はライフタイム
制御技術と呼ばれ、サイリスタや電力用ダイオード等種
々の素子に適用されている。
の放射線を照射する手段であり、これらの放射線はN-エ
ピタキシャル層２内に深いトラップ準位を導入すること
から、このトラップ準位がキャリアに対する再結合中心
となるため、ターンオフ時には、キャリアを短時間内に
消滅させることができる。これらの技術はライフタイム
制御技術と呼ばれ、サイリスタや電力用ダイオード等種
々の素子に適用されている。
一般に放射線照射によるライフタイム制御技術は制御
性や再現性の点から重金属拡散に比較して良い結果が得
られている。しかしながら、放射線照射の中で、電子
線，γ線，中性子線を用いた方法では、照射によりN-エ
ピタキシャル層２内でのトラップ準位が発生するととも
に、同時にゲート酸化膜５の膜質を変化させてしまい、
結果として閾値までも変化させ、その動作信頼性を低下
させる問題がある。この問題はプロトン等各種イオン線
をコレクタ電極９側から照射する方法により解決され
る。すなわち、第７図に示したようにプロトン等各種軽
イオン線50をコレクタ電極９の形成されている側から照
射し、その飛程位置をN-エピタキシャル層２の中に設定
されるように（第７図中破線で示す）、その加速エネル
ギーを調整することによりゲート絶縁膜５及びその他、
エミッタ側形成各層3,4になんら影響を与えることなく
ライフタイム制御を行うことができる。
性や再現性の点から重金属拡散に比較して良い結果が得
られている。しかしながら、放射線照射の中で、電子
線，γ線，中性子線を用いた方法では、照射によりN-エ
ピタキシャル層２内でのトラップ準位が発生するととも
に、同時にゲート酸化膜５の膜質を変化させてしまい、
結果として閾値までも変化させ、その動作信頼性を低下
させる問題がある。この問題はプロトン等各種イオン線
をコレクタ電極９側から照射する方法により解決され
る。すなわち、第７図に示したようにプロトン等各種軽
イオン線50をコレクタ電極９の形成されている側から照
射し、その飛程位置をN-エピタキシャル層２の中に設定
されるように（第７図中破線で示す）、その加速エネル
ギーを調整することによりゲート絶縁膜５及びその他、
エミッタ側形成各層3,4になんら影響を与えることなく
ライフタイム制御を行うことができる。
更に、プロトン等各種イオン照射による結晶欠陥（主
に空孔）は第９図に示すように、その飛程Ｄを中心とし
て、欠陥分布ピーク半値幅Ｗ中に集中的に発生し、それ
以外の場所にはあまり影響を与えない特質をもってい
る。この特質を利用することにより、制御性の高いライ
フタイム制御を実行することが可能である。例えば特開
昭64−19771に示されたように、P+コレクタ領域（第７
図のP+コレクタ層１に相当）に近いN-ベース領域（第７
図のN-エピタキシャル層２に相当）内に飛程Ｄを設定す
ることにより効果的なライフタイム制御を行うことがで
きる。これは、MOSFETに近いベース領域はMOSFETのチャ
ネルから注入されるキャリアが引き金となって伝導度変
調を生じる上で重要な役割を果たすから、この部分に結
晶欠陥を発生させるとオン抵抗を増大させることになる
ため、MOSFETのチャネル領域から最も離れている。P+コ
レクタ領域に近いN-ベース領域にイオン線の飛程が来る
ようにするのが望ましいからである。また、オフ動作時
の初期まで引き続いて注入されている正孔を早く捕捉す
るためにも、P+コレクタ領域に近いN-ベース領域で結晶
欠陥を集中的に発生させるのは有効である。
に空孔）は第９図に示すように、その飛程Ｄを中心とし
て、欠陥分布ピーク半値幅Ｗ中に集中的に発生し、それ
以外の場所にはあまり影響を与えない特質をもってい
る。この特質を利用することにより、制御性の高いライ
フタイム制御を実行することが可能である。例えば特開
昭64−19771に示されたように、P+コレクタ領域（第７
図のP+コレクタ層１に相当）に近いN-ベース領域（第７
図のN-エピタキシャル層２に相当）内に飛程Ｄを設定す
ることにより効果的なライフタイム制御を行うことがで
きる。これは、MOSFETに近いベース領域はMOSFETのチャ
ネルから注入されるキャリアが引き金となって伝導度変
調を生じる上で重要な役割を果たすから、この部分に結
晶欠陥を発生させるとオン抵抗を増大させることになる
ため、MOSFETのチャネル領域から最も離れている。P+コ
レクタ領域に近いN-ベース領域にイオン線の飛程が来る
ようにするのが望ましいからである。また、オフ動作時
の初期まで引き続いて注入されている正孔を早く捕捉す
るためにも、P+コレクタ領域に近いN-ベース領域で結晶
欠陥を集中的に発生させるのは有効である。
しかしながら、上記したライフタイム制御は全て、結
晶欠陥をIGBT素子全面に渡って生じさせていることには
変りがないため、この結晶欠陥の発生に伴い、N-エピタ
キシャル層２の抵抗値が必然的に上昇し、第８図に示す
ところのIGBTのオン抵抗RLCが増加してしまう。つま
り、IGBTのオン抵抗とターンオフ時間はトレードオフの
関係にあり、現状においてそのトレードオフ関係が最適
といえない問題点があった。
晶欠陥をIGBT素子全面に渡って生じさせていることには
変りがないため、この結晶欠陥の発生に伴い、N-エピタ
キシャル層２の抵抗値が必然的に上昇し、第８図に示す
ところのIGBTのオン抵抗RLCが増加してしまう。つま
り、IGBTのオン抵抗とターンオフ時間はトレードオフの
関係にあり、現状においてそのトレードオフ関係が最適
といえない問題点があった。
この発明は上記のような問題点を解決するためになさ
れたもので、イオン線などの電離放射線照射を用いたラ
イフタイム制御による、オン抵抗とターンオフ時間のト
レードオフ関係を最善にした構造の絶縁ゲート型バイポ
ーラトランジスタを得ることを目的とする。
れたもので、イオン線などの電離放射線照射を用いたラ
イフタイム制御による、オン抵抗とターンオフ時間のト
レードオフ関係を最善にした構造の絶縁ゲート型バイポ
ーラトランジスタを得ることを目的とする。
この発明にかかる絶縁ゲート型バイポーラトランジス
タは、接合面が凹凸になるように積層された第１及び第
２の導電形の第１及び第２の半導体層と、前記第２の半
導体層の表面に選択的に形成された第１の導電形の第１
の半導体領域と、前記第１の半導体領域の表面に選択的
に形成された第２の導電形の第２の半導体領域と、前記
第２の半導体層と前記第２の半導体領域とで挟まれた前
記第１の半導体領域の表面上に形成された絶縁膜と、前
記絶縁膜上に形成された制御電極と、前記第１および第
２の半導体領域上にまたがって形成された第１の主電極
と、前記第１の半導体層の裏面上に形成された第２の主
電極とを備え、前記第１及び第２の半導体層は前記凹凸
の接合面における凹凸厚さの範囲内に結晶欠陥を有する
ように構成したものである。
タは、接合面が凹凸になるように積層された第１及び第
２の導電形の第１及び第２の半導体層と、前記第２の半
導体層の表面に選択的に形成された第１の導電形の第１
の半導体領域と、前記第１の半導体領域の表面に選択的
に形成された第２の導電形の第２の半導体領域と、前記
第２の半導体層と前記第２の半導体領域とで挟まれた前
記第１の半導体領域の表面上に形成された絶縁膜と、前
記絶縁膜上に形成された制御電極と、前記第１および第
２の半導体領域上にまたがって形成された第１の主電極
と、前記第１の半導体層の裏面上に形成された第２の主
電極とを備え、前記第１及び第２の半導体層は前記凹凸
の接合面における凹凸厚さの範囲内に結晶欠陥を有する
ように構成したものである。
また、請求項２記載の絶縁ゲート型バイポーラトラン
ジスタの製造方法は、接合面が凹凸になるように、第１
の導電形の第１の半導体層上に第２の導電形の第２の半
導体層を積層する工程と、前記第２の半導体層の表面に
第１の導電形の第１の半導体領域を選択的に形成する工
程と、前記第１の半導体領域の表面に第２の導電形の第
２の半導体領域を選択的に形成する工程と、前記第２の
半導体層と前記第２の半導体領域とで挟まれた前記第１
の半導体領域の表面上に絶縁膜を形成する工程と、前記
絶縁膜上に制御電極を形成する工程と、前記第１および
第２の半導体領域上にまたがって第１の主電極を形成す
る工程と、前記第１の半導体層の裏面上に第２の主電極
を形成する工程と、前記第２の主電極が形成された主面
上から、飛程が前記第１及び第２の半導体層の前記凹凸
接合面の中心付近になるように電離放射線を照射する工
程とを備え、前記電離放射線は、照射時に生成される結
晶欠陥が分布する範囲が前記凹凸接合面の凹凸の厚さよ
りも小さい性質を有する種別の電離放射線である。
ジスタの製造方法は、接合面が凹凸になるように、第１
の導電形の第１の半導体層上に第２の導電形の第２の半
導体層を積層する工程と、前記第２の半導体層の表面に
第１の導電形の第１の半導体領域を選択的に形成する工
程と、前記第１の半導体領域の表面に第２の導電形の第
２の半導体領域を選択的に形成する工程と、前記第２の
半導体層と前記第２の半導体領域とで挟まれた前記第１
の半導体領域の表面上に絶縁膜を形成する工程と、前記
絶縁膜上に制御電極を形成する工程と、前記第１および
第２の半導体領域上にまたがって第１の主電極を形成す
る工程と、前記第１の半導体層の裏面上に第２の主電極
を形成する工程と、前記第２の主電極が形成された主面
上から、飛程が前記第１及び第２の半導体層の前記凹凸
接合面の中心付近になるように電離放射線を照射する工
程とを備え、前記電離放射線は、照射時に生成される結
晶欠陥が分布する範囲が前記凹凸接合面の凹凸の厚さよ
りも小さい性質を有する種別の電離放射線である。
この発明における絶縁ゲート型バイポーラトランジス
タにおいては、その構成要素である等価回路上のバイポ
ーラトランジスタは、第１の半導体領域，結晶欠陥を有
さない第２の半導体層及び結晶欠陥を有する第１の半導
体層から成る第１のバイポーラトランジスタと、第１の
半導体領域，結晶欠陥を有する第２の半導体層及び結晶
欠陥を有さない第１の半導体層から成る第２のバイポー
ラトランジスタとの並列接続ににより構成されると等価
的にみなすことができる。
タにおいては、その構成要素である等価回路上のバイポ
ーラトランジスタは、第１の半導体領域，結晶欠陥を有
さない第２の半導体層及び結晶欠陥を有する第１の半導
体層から成る第１のバイポーラトランジスタと、第１の
半導体領域，結晶欠陥を有する第２の半導体層及び結晶
欠陥を有さない第１の半導体層から成る第２のバイポー
ラトランジスタとの並列接続ににより構成されると等価
的にみなすことができる。
第１のバイポーラトランジスタは、第１の半導体層に
結晶欠陥を有していても第２の半導体層に結晶欠陥を有
さないため、長所としてオン抵抗は低く、短所としてタ
ーンオフ時間は長い。一方、第２のバイポーラトランジ
スタは、第２の半導体層に結晶欠陥を有するため、短所
としてオン抵抗は高く、長所としてターンオフ時間は短
い。
結晶欠陥を有していても第２の半導体層に結晶欠陥を有
さないため、長所としてオン抵抗は低く、短所としてタ
ーンオフ時間は長い。一方、第２のバイポーラトランジ
スタは、第２の半導体層に結晶欠陥を有するため、短所
としてオン抵抗は高く、長所としてターンオフ時間は短
い。
また、この発明における絶縁ゲート型バイポーラトラ
ンジスタの製造方法においては、生成される結晶欠陥が
分布する範囲が第１及び第２の半導体層の凹凸接合面の
凹凸の厚さよりも小さい電離放射線が、第２の主電極が
形成された主面上から、飛程が凹凸接合面の中心付近に
なるよう照射される。これにより、第１及び第２の半導
体層の凹凸接合面に結晶欠陥が形成される。したがっ
て、上記の絶縁ゲート型バイポーラトランジスタと同様
にして、等価的に第１及び第２のバイポーラトランジス
タの並列接続による等価回路上のバイポーラトランジス
タを構成することができる。
ンジスタの製造方法においては、生成される結晶欠陥が
分布する範囲が第１及び第２の半導体層の凹凸接合面の
凹凸の厚さよりも小さい電離放射線が、第２の主電極が
形成された主面上から、飛程が凹凸接合面の中心付近に
なるよう照射される。これにより、第１及び第２の半導
体層の凹凸接合面に結晶欠陥が形成される。したがっ
て、上記の絶縁ゲート型バイポーラトランジスタと同様
にして、等価的に第１及び第２のバイポーラトランジス
タの並列接続による等価回路上のバイポーラトランジス
タを構成することができる。
第１図はこの発明によるIGBTの一実施例を示す断面図
である。第１図において、１はP+コレクタ層であり、そ
の一方主面上にはN-ベース層２（第７図のN-エピタキシ
ャル層２に相当）が形成されている。このN-ベース層
２′上の表面の一部領域には、Ｐ形不純物を選択的に拡
散することによりＰウェル領域が形成され、さらにこの
Ｐウェル領域３の表面の一部領域には、高濃度のＮ形不
純物を選択的に拡散することによりN+エミッタ領域４が
形成されている。一方、N-ベース層２′の裏面の一部領
域には、P+コレクタ領域20が選択的に形成されている。
つまり、本実施例のIGBTのベース領域とコレクタ領域の
接合面は凹凸に形成されることになる。
である。第１図において、１はP+コレクタ層であり、そ
の一方主面上にはN-ベース層２（第７図のN-エピタキシ
ャル層２に相当）が形成されている。このN-ベース層
２′上の表面の一部領域には、Ｐ形不純物を選択的に拡
散することによりＰウェル領域が形成され、さらにこの
Ｐウェル領域３の表面の一部領域には、高濃度のＮ形不
純物を選択的に拡散することによりN+エミッタ領域４が
形成されている。一方、N-ベース層２′の裏面の一部領
域には、P+コレクタ領域20が選択的に形成されている。
つまり、本実施例のIGBTのベース領域とコレクタ領域の
接合面は凹凸に形成されることになる。
N-ベース層２′の表面とN+エミッタ領域４の表面とで
挟まれたＰウェル領域３の表面上にはゲート絶縁膜５が
形成され、このゲート絶縁膜５は隣接するIGBTセル間で
一体となるようにN-ベース層２′の表面上にも形成され
ている。ゲート絶縁膜５上には例えばポリシリコンから
成るゲート電極６が形成され、またＰウェル領域３およ
びN+エミッタ領域４の両方に電気的に接続するように例
えばアルミなどの金属のエミッタ電極７が形成されてい
る。なおゲート電極６およびエミッタ電極７は、絶縁膜
８を介して多層構造とすることにより、全IGBTセルに対
してそれぞれ共通に電気的につながった構造となってい
る。P+コレクタ層１の裏面には金属のコレクタ電極９が
全IGBTセルに対し一体に形成されている。すなわち、こ
の実施例に係るIGBTのP+コレクタ領域20以外は第７図に
示す従来のIGBTと同様の構造を有しており、従ってその
基本的な動作に関しても従来のIGBTと同様である。
挟まれたＰウェル領域３の表面上にはゲート絶縁膜５が
形成され、このゲート絶縁膜５は隣接するIGBTセル間で
一体となるようにN-ベース層２′の表面上にも形成され
ている。ゲート絶縁膜５上には例えばポリシリコンから
成るゲート電極６が形成され、またＰウェル領域３およ
びN+エミッタ領域４の両方に電気的に接続するように例
えばアルミなどの金属のエミッタ電極７が形成されてい
る。なおゲート電極６およびエミッタ電極７は、絶縁膜
８を介して多層構造とすることにより、全IGBTセルに対
してそれぞれ共通に電気的につながった構造となってい
る。P+コレクタ層１の裏面には金属のコレクタ電極９が
全IGBTセルに対し一体に形成されている。すなわち、こ
の実施例に係るIGBTのP+コレクタ領域20以外は第７図に
示す従来のIGBTと同様の構造を有しており、従ってその
基本的な動作に関しても従来のIGBTと同様である。
このような構造のIGBTのコレクタ電極９の側から、軽
イオン線50を飛程がP+コレクタ領域20内の中心付近（図
中、破線で示す）に位置するように照射して、結晶欠陥
がP+コレクタ領域20内及びP+コレクタ領域20が形成され
ている深さ部分のN-ベース層２′内に収まるようにライ
フタイム制御を行う。このようにライフタイム制御を行
うと、第２図の等価回路図に示すように、MOSFET12のオ
ン／オフにより制御されるPNPトランジスタは、Ｐウェ
ル領域3,結晶欠陥を有さないN-ベース層２′及び（結晶
欠陥を有するP+コレクタ領域20＋P+コレクタ層１）から
成るPNPトランジスタ11aと、Ｐウェル領域3,裏面に結晶
欠陥を有するN-ベース層２及びP+コレクタ層１から成る
PNPトランジスタ11bとの並列接続により構成されている
とみなすことができる。
イオン線50を飛程がP+コレクタ領域20内の中心付近（図
中、破線で示す）に位置するように照射して、結晶欠陥
がP+コレクタ領域20内及びP+コレクタ領域20が形成され
ている深さ部分のN-ベース層２′内に収まるようにライ
フタイム制御を行う。このようにライフタイム制御を行
うと、第２図の等価回路図に示すように、MOSFET12のオ
ン／オフにより制御されるPNPトランジスタは、Ｐウェ
ル領域3,結晶欠陥を有さないN-ベース層２′及び（結晶
欠陥を有するP+コレクタ領域20＋P+コレクタ層１）から
成るPNPトランジスタ11aと、Ｐウェル領域3,裏面に結晶
欠陥を有するN-ベース層２及びP+コレクタ層１から成る
PNPトランジスタ11bとの並列接続により構成されている
とみなすことができる。
PNPトランジスタ11bにおいては、N-ベース層２′のP+
コレクタ層１に近い領域は、軽イオン線50の照射により
結晶欠陥が生じているため、従来同様、長所としてター
ンオフ時間が短縮する分、短所としてオン抵抗RLCが高
くなっている。
コレクタ層１に近い領域は、軽イオン線50の照射により
結晶欠陥が生じているため、従来同様、長所としてター
ンオフ時間が短縮する分、短所としてオン抵抗RLCが高
くなっている。
一方、PNPトランジスタ11aにおいては、軽イオン線50
の照射によりP+コレクタ領域20中に結晶欠陥が形成され
るが、P+コレクタ領域20は、Ｐ形の不純物を高濃度に含
み、高電導度領域を形成していることから、結晶欠陥に
よる電導度の変化は無視できる。したがって、短所とし
てターンオフ時間は短縮しないが、長所として軽イオン
50の照射によりオン抵抗が上昇することはない。
の照射によりP+コレクタ領域20中に結晶欠陥が形成され
るが、P+コレクタ領域20は、Ｐ形の不純物を高濃度に含
み、高電導度領域を形成していることから、結晶欠陥に
よる電導度の変化は無視できる。したがって、短所とし
てターンオフ時間は短縮しないが、長所として軽イオン
50の照射によりオン抵抗が上昇することはない。
このような構成のIGBTにおいてオン状態におけるオン
抵抗は、ライフタイム制御によりオン抵抗が上昇しなか
ったPNPトランジスタ11aが積極的に働くことにより、充
分に低減させることがてきる。一方、ターンオフ時間
は、ターンオフ時に、ライフタイム制御をによりターン
オフ時間が短縮されたPNPトランジスタ11bが積極的に働
くことにより充分に短縮することができる。このよう
に、PNPトランジスタ11aと11bそれぞれを互いの短所を
補うように機能させることにより、IGBTのオン抵抗とタ
ーンオフ時間とのトレードオフ関係を、より一層改善す
ることができる。つまり、IGBTのオン抵抗とターンオフ
時間のトレードオフ関係を最善にするように、P+コレク
タ領域20の形成幅を設定すればよい。
抵抗は、ライフタイム制御によりオン抵抗が上昇しなか
ったPNPトランジスタ11aが積極的に働くことにより、充
分に低減させることがてきる。一方、ターンオフ時間
は、ターンオフ時に、ライフタイム制御をによりターン
オフ時間が短縮されたPNPトランジスタ11bが積極的に働
くことにより充分に短縮することができる。このよう
に、PNPトランジスタ11aと11bそれぞれを互いの短所を
補うように機能させることにより、IGBTのオン抵抗とタ
ーンオフ時間とのトレードオフ関係を、より一層改善す
ることができる。つまり、IGBTのオン抵抗とターンオフ
時間のトレードオフ関係を最善にするように、P+コレク
タ領域20の形成幅を設定すればよい。
なお、PNPトランジスタ11aのオン抵抗を下げないた
め、前述したように、P+コレクタ領域20が存在する所で
はP+コレクタ領域20内のみに結晶欠陥を生じさせる必要
がある。したがって、P+コレクタ領域20の厚さをWGとす
ると、P+コレクタ領域20の中心に飛程が位置するように
照射した軽イオンの欠陥分布ピーク半値幅Ｗが Ｗ＜WG のイオンを選択する必要がある。
め、前述したように、P+コレクタ領域20が存在する所で
はP+コレクタ領域20内のみに結晶欠陥を生じさせる必要
がある。したがって、P+コレクタ領域20の厚さをWGとす
ると、P+コレクタ領域20の中心に飛程が位置するように
照射した軽イオンの欠陥分布ピーク半値幅Ｗが Ｗ＜WG のイオンを選択する必要がある。
第３図は水素イオンとヘリウムイオンにおけるシリコ
ン中の平均飛程Ｄと欠陥分布ピーク半値幅Ｗとの関係を
示すグラフである。一般的なIGBTではP+コレクタ層１の
厚みは約270μｍ程度であることから、厚さWGが10μｍ
程度のP+コレクタ領域20中のみに結晶欠陥を生じさせる
ためには、水素イオンでなくヘリウムイオンを打込む必
要がある。P+コレクタ領域20が厚い場合（WG＞20μｍ程
度）には水素イオンを用いることができる。また第３図
には図示していないが、ヘリウムイオンよりも重いイオ
ンは欠陥分布ピーク半値幅Ｗがヘリウムイオンよりも小
さいので、ヘリウムイオンに代えて適用可能である。
ン中の平均飛程Ｄと欠陥分布ピーク半値幅Ｗとの関係を
示すグラフである。一般的なIGBTではP+コレクタ層１の
厚みは約270μｍ程度であることから、厚さWGが10μｍ
程度のP+コレクタ領域20中のみに結晶欠陥を生じさせる
ためには、水素イオンでなくヘリウムイオンを打込む必
要がある。P+コレクタ領域20が厚い場合（WG＞20μｍ程
度）には水素イオンを用いることができる。また第３図
には図示していないが、ヘリウムイオンよりも重いイオ
ンは欠陥分布ピーク半値幅Ｗがヘリウムイオンよりも小
さいので、ヘリウムイオンに代えて適用可能である。
第4A図〜第4F図は上記実施例に係るIGBTの第１の製造
方法を示す断面図である。なお、この場合のＰウェル領
域３は、比較的不純物濃度が低く深さが浅い第１のＰウ
ェル領域3aと、この第１のＰウェル領域3aの中央部に形
成された比較的不純物濃度が高く深さが深い第２のＰウ
ェル領域3bとから成っている。
方法を示す断面図である。なお、この場合のＰウェル領
域３は、比較的不純物濃度が低く深さが浅い第１のＰウ
ェル領域3aと、この第１のＰウェル領域3aの中央部に形
成された比較的不純物濃度が高く深さが深い第２のＰウ
ェル領域3bとから成っている。
まず、第4A図に示すように、基板となるN-ベース層
２′の裏面領域の一部にＰ型の不純物を選択的に拡散す
ることにより、P+コレクタ領域20を形成する。そして、
第4B図に示すように、N-ベース層２′の裏面上に、P+コ
レクタ層１をエピタキシャル成長する。
２′の裏面領域の一部にＰ型の不純物を選択的に拡散す
ることにより、P+コレクタ領域20を形成する。そして、
第4B図に示すように、N-ベース層２′の裏面上に、P+コ
レクタ層１をエピタキシャル成長する。
そして、第4C図に示すように、N-ベース層２′表面上
に例えばシリコン酸化膜を形成し、これをパターニング
することによりマスク33を形成する。そしてこのマスク
33を介してボロン等のＰ形不純物をN-ベース層２′に選
択的にイオン注入し、さらに拡散することにより、表面
濃度が５×1016〜１×1019cm-3程度の第２のＰウェル領
域3bを形成する。
に例えばシリコン酸化膜を形成し、これをパターニング
することによりマスク33を形成する。そしてこのマスク
33を介してボロン等のＰ形不純物をN-ベース層２′に選
択的にイオン注入し、さらに拡散することにより、表面
濃度が５×1016〜１×1019cm-3程度の第２のＰウェル領
域3bを形成する。
次に第4D図に示すように、マスク33を除去し、別のマ
スク34を形成する。そしてこのマスク34を介してボロン
等のＰ形不純物をN-ベース層２′に選択的にイオン注入
し、さらに拡散することにより、第２のＰウェル領域3b
よりも低濃度でかつ深さの浅い第１のＰウェル領域3aを
形成する。こうして第１のＰウェル領域3aの中央部に第
２のＰウェル領域3bが設けられたＰウェル領域３が形成
される。
スク34を形成する。そしてこのマスク34を介してボロン
等のＰ形不純物をN-ベース層２′に選択的にイオン注入
し、さらに拡散することにより、第２のＰウェル領域3b
よりも低濃度でかつ深さの浅い第１のＰウェル領域3aを
形成する。こうして第１のＰウェル領域3aの中央部に第
２のＰウェル領域3bが設けられたＰウェル領域３が形成
される。
次に第4E図に示すように、マスク34を除去し、代りに
酸化膜およびポリシリコン膜を全面に形成し、それらを
パターニングすることにより、ゲート絶縁膜５およびゲ
ート電極６ならびにポリシリコン層6aを形成する。続い
てゲート電極6,ポリシリコン層6aをマスクとしてリン等
のＮ形不純物をＰウェル領域３に選択的に拡散すること
により、N+エミッタ領域４を自己整合的に形成する。
酸化膜およびポリシリコン膜を全面に形成し、それらを
パターニングすることにより、ゲート絶縁膜５およびゲ
ート電極６ならびにポリシリコン層6aを形成する。続い
てゲート電極6,ポリシリコン層6aをマスクとしてリン等
のＮ形不純物をＰウェル領域３に選択的に拡散すること
により、N+エミッタ領域４を自己整合的に形成する。
次に第4F図に示すように、ポリシリコン層6aを除去
後、絶縁膜８を全面に形成してパターニングする。そし
て金属面を全面に形成してパターニングすることによ
り、N+エミッタ領域４に電気的に接続されたエミッタ電
極７およびゲート電極６に電気的に接続されたゲート取
出部37を形成する。しかる後、第１図に関連して説明し
た手順に従って、軽イオン線50による照射を行う。
後、絶縁膜８を全面に形成してパターニングする。そし
て金属面を全面に形成してパターニングすることによ
り、N+エミッタ領域４に電気的に接続されたエミッタ電
極７およびゲート電極６に電気的に接続されたゲート取
出部37を形成する。しかる後、第１図に関連して説明し
た手順に従って、軽イオン線50による照射を行う。
第5A〜第5C図は上記実施例に係るIGBTの第２の製造方
法を示す断面図である。
法を示す断面図である。
まず、第5A図に示すように、基板となるN-ベース層
２′の裏面領域の一部にＰ型の不純物を選択的に拡散す
ることにより、P+コレクタ領域20を形成する。
２′の裏面領域の一部にＰ型の不純物を選択的に拡散す
ることにより、P+コレクタ領域20を形成する。
さらに、第5B図に示すように、N-ベース層２′の裏面
全面にＰ型の不純物を堆積した後拡散することにより、
N-ベース層２′の裏面上にP+拡散層21を薄く形成する。
全面にＰ型の不純物を堆積した後拡散することにより、
N-ベース層２′の裏面上にP+拡散層21を薄く形成する。
次に、P+基板22を準備し、第5C図に示すように、この
P+基板22の表面とP+拡散層21とを接着し、P+拡散層21と
P+基板22から成るP+コレクタ層１を形成する。なお、P+
拡散層21とP+基板22との接着方法としては、“UDC621,3
82,333,34,026,027,5"における中川明夫氏他の論文「Si
直接接合技術を用いたバイポーラ形MOSFET」や、電気学
会研究会，電子デバイス，半導体電力変換合同研究会資
料“EDD−89−42 SPC−89−51"における荻野正信氏の論
文「ウェハ接着技術とその適用の現状」等に開示された
接着方法等がある。
P+基板22の表面とP+拡散層21とを接着し、P+拡散層21と
P+基板22から成るP+コレクタ層１を形成する。なお、P+
拡散層21とP+基板22との接着方法としては、“UDC621,3
82,333,34,026,027,5"における中川明夫氏他の論文「Si
直接接合技術を用いたバイポーラ形MOSFET」や、電気学
会研究会，電子デバイス，半導体電力変換合同研究会資
料“EDD−89−42 SPC−89−51"における荻野正信氏の論
文「ウェハ接着技術とその適用の現状」等に開示された
接着方法等がある。
以降の製造方法は、第１の製造方法と同様であるため
説明は省略する。
説明は省略する。
第6A,第6B図は上記実施例に係るIGBTの第３の製造方
法を示す断面図である。
法を示す断面図である。
まず、第6A図に示すように、P+基板23の表面領域の一
部にＮ型の不純物を選択的に拡散することにより、N+拡
散領域24を形成する。
部にＮ型の不純物を選択的に拡散することにより、N+拡
散領域24を形成する。
そして、第6B図に示すように、P+基板23の表面上にN-
エピタキシャル層25をエピタキシャル成長する。このよ
うに製造すると、N-エピタキシャル層25とN+拡散領域24
とにより、第１図のN-ベース層２′が形成され、N+拡散
領域24の形成されなかったP+基板23の表面領域が第１図
のP+コレクタ領域20となり、残りのP+基板23の領域が第
１図のP+コレクタ層１になる。
エピタキシャル層25をエピタキシャル成長する。このよ
うに製造すると、N-エピタキシャル層25とN+拡散領域24
とにより、第１図のN-ベース層２′が形成され、N+拡散
領域24の形成されなかったP+基板23の表面領域が第１図
のP+コレクタ領域20となり、残りのP+基板23の領域が第
１図のP+コレクタ層１になる。
以降の製造方法は、第１の製造方法と同様であるた
め、説明は省略する。なお、第３の製造方法により製造
されたIGBTはN-ベース層２′の裏面領域が高濃度になる
が、このことにより、IGBTの動作に悪影響を及ぼすこと
はない。
め、説明は省略する。なお、第３の製造方法により製造
されたIGBTはN-ベース層２′の裏面領域が高濃度になる
が、このことにより、IGBTの動作に悪影響を及ぼすこと
はない。
以上説明したように、請求項１記載のIGBTによれば、
その構成要素である等価回路上のバイポーラトランジス
タは、第１の半導体領域，結晶欠陥を有さない第２の半
導体層及び結晶欠陥を有する第１の半導体層から成る第
１のバイポーラトランジスタと、第１の半導体領域，結
晶欠陥を有する第２の半導体層及び結晶欠陥を有さない
第１の半導体層から成る第２のバイポーラトランジスタ
との並列接続ににより構成されると等価的にみなすこと
ができる。
その構成要素である等価回路上のバイポーラトランジス
タは、第１の半導体領域，結晶欠陥を有さない第２の半
導体層及び結晶欠陥を有する第１の半導体層から成る第
１のバイポーラトランジスタと、第１の半導体領域，結
晶欠陥を有する第２の半導体層及び結晶欠陥を有さない
第１の半導体層から成る第２のバイポーラトランジスタ
との並列接続ににより構成されると等価的にみなすこと
ができる。
第１のバイポーラトランジスタは、第１の半導体層に
結晶欠陥を有していも第２の半導体層に結晶欠陥を有さ
ないため、長所としてオン抵抗は低く、短所としてター
ンオフ時間は長い。一方、第２のバイポーラトランジス
タは、第２の半導体層に結晶欠陥を有するため、短所と
してオン抵抗は高く、長所としてターンオフ時間は短
い。
結晶欠陥を有していも第２の半導体層に結晶欠陥を有さ
ないため、長所としてオン抵抗は低く、短所としてター
ンオフ時間は長い。一方、第２のバイポーラトランジス
タは、第２の半導体層に結晶欠陥を有するため、短所と
してオン抵抗は高く、長所としてターンオフ時間は短
い。
したがって、第１のバイポーラトランジスタと第２の
バイポーラトランジスタそれぞれの短所を最適に補える
ように、第１及び第２の半導体層の凹凸接合面を設定す
ることにより、イオン線などの電離放射線照射による、
オン抵抗とターンオフ時間のトレードオフ関係を最善に
できるという効果がある。
バイポーラトランジスタそれぞれの短所を最適に補える
ように、第１及び第２の半導体層の凹凸接合面を設定す
ることにより、イオン線などの電離放射線照射による、
オン抵抗とターンオフ時間のトレードオフ関係を最善に
できるという効果がある。
また、請求項２記載のIGBTの製造方法によれば、生成
される結晶欠陥が分布する範囲が第１及び第２の半導体
層の凹凸接合面の凹凸の厚さよりも小さな電離放射線
が、第２の主電極が形成された主面上から、飛程が凹凸
接合面の中心付近になるよう照射される。これにより、
第１及び第２の半導体層の凹凸接合面に結晶欠陥が形成
される。したがって、上記の絶縁ゲート型バイポーラト
ランジスタと同様にして、等価的に第１及び第２のバイ
ポーラトランジスタの並列接続による等価回路上のバイ
ポーラトランジスタを構成することができる。
される結晶欠陥が分布する範囲が第１及び第２の半導体
層の凹凸接合面の凹凸の厚さよりも小さな電離放射線
が、第２の主電極が形成された主面上から、飛程が凹凸
接合面の中心付近になるよう照射される。これにより、
第１及び第２の半導体層の凹凸接合面に結晶欠陥が形成
される。したがって、上記の絶縁ゲート型バイポーラト
ランジスタと同様にして、等価的に第１及び第２のバイ
ポーラトランジスタの並列接続による等価回路上のバイ
ポーラトランジスタを構成することができる。
したがって、第１のバイポーラトランジスタと第２の
バイポーラトランジスタそれぞれの短所を最適に補える
ように、第１及び第２の半導体層の凹凸接合面を形成す
ることにより、イオン線などの電離放射線照射によるオ
ン抵抗とターンオフ時間のトレードオフ関係を最善にで
きるという効果がある。
バイポーラトランジスタそれぞれの短所を最適に補える
ように、第１及び第２の半導体層の凹凸接合面を形成す
ることにより、イオン線などの電離放射線照射によるオ
ン抵抗とターンオフ時間のトレードオフ関係を最善にで
きるという効果がある。
【図面の簡単な説明】 第１図はこの発明の一実施例であるIGBTを示す断面図、
第２図はその等価回路図、第３図は水素イオンとヘリウ
ムイオンにおける飛程と欠陥分布ピーク半値幅との関係
を示したグラフ、第４図は第１図で示したIGBTの第１の
製造方法を示す断面図、第５図は第１図で示したIGBTの
第２の製造方法を示す断面図、第６図は第１図で示した
IGBTの第３の製造方法を示す断面図、第７図は従来のIG
BTを示す断面図、第８図はその等価回路図、第９図はイ
オン照射により生成される結晶欠陥分布を示すグラフで
ある。 図において、１はP+コレクタ層、２′はN-ベース層、３
はＰウェル領域、４はN+エミッタ領域、５はゲート絶縁
膜、６はゲート電極、７はエミッタ領域、８は絶縁膜、
９はコレクタ電極、20はP+コレクタ領域、50は軽イオン
線である。 なお、各図中同一符号は同一または相当部分を示す。
第２図はその等価回路図、第３図は水素イオンとヘリウ
ムイオンにおける飛程と欠陥分布ピーク半値幅との関係
を示したグラフ、第４図は第１図で示したIGBTの第１の
製造方法を示す断面図、第５図は第１図で示したIGBTの
第２の製造方法を示す断面図、第６図は第１図で示した
IGBTの第３の製造方法を示す断面図、第７図は従来のIG
BTを示す断面図、第８図はその等価回路図、第９図はイ
オン照射により生成される結晶欠陥分布を示すグラフで
ある。 図において、１はP+コレクタ層、２′はN-ベース層、３
はＰウェル領域、４はN+エミッタ領域、５はゲート絶縁
膜、６はゲート電極、７はエミッタ領域、８は絶縁膜、
９はコレクタ電極、20はP+コレクタ領域、50は軽イオン
線である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】接合面が凹凸になるように積層された第１
及び第２の導電形の第１及び第２の半導体層と、 前記第２の半導体層の表面に選択的に形成された第１の
導電形の第１の半導体領域と、 前記第１の半導体領域の表面に選択的に形成された第２
の導電形の第２の半導体領域と、 前記第２の半導体層と前記第２の半導体領域とで挟まれ
た前記第１の半導体領域の表面上に形成された絶縁膜
と、 前記絶縁膜上に形成された制御電極と、 前記第１および第２の半導体領域上にまたがって形成さ
れた第１の主電極と、 前記第１の半導体層の裏面上に形成された第２の主電極
とを備え、 前記第１及び第２の半導体層は前記凹凸の接合面におけ
る凹凸厚さの範囲内に結晶欠陥を有していることを特徴
とする絶縁ゲート型バイポーラトランジスタ。 - 【請求項２】接合面が凹凸になるように、第１の導電形
の第１の半導体層上に第２の導電形の第２の半導体層を
積層する工程と、 前記第２の半導体層の表面に第１の導電形の第１の半導
体領域を選択的に形成する工程と、 前記第１の半導体領域の表面に第２の導電形の第２の半
導体領域を選択的に形成する工程と、 前記第２の半導体層と前記第２の半導体領域とで挟まれ
た前記第１の半導体領域の表面上に絶縁膜を形成する工
程と、 前記絶縁膜上に制御電極を形成する工程と、 前記第１および第２の半導体領域上にまたがって第１の
主電極を形成する工程と、 前記第１の半導体層の裏面上に第２の主電極を形成する
工程と、 前記第２の主電極が形成された主面上から、飛程が前記
第１及び第２の半導体層の前記凹凸接合面の中心付近に
なるように電離放射線を照射する工程とを備え、前記電
離放射線は、照射時に生成される結晶欠陥が分布する範
囲が前記凹凸接合面の凹凸の厚さよりも小さい性質を有
する種別の電離放射線である、 絶縁ゲート型バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308006A JP2561963B2 (ja) | 1989-11-27 | 1989-11-27 | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1308006A JP2561963B2 (ja) | 1989-11-27 | 1989-11-27 | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03166766A JPH03166766A (ja) | 1991-07-18 |
| JP2561963B2 true JP2561963B2 (ja) | 1996-12-11 |
Family
ID=17975758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1308006A Expired - Lifetime JP2561963B2 (ja) | 1989-11-27 | 1989-11-27 | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561963B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109031A (ja) | 2008-10-29 | 2010-05-13 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP6459433B2 (ja) * | 2014-11-25 | 2019-01-30 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| DE102015104723B4 (de) * | 2015-03-27 | 2017-09-21 | Infineon Technologies Ag | Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper |
| CN113314415A (zh) * | 2020-02-27 | 2021-08-27 | 上海先进半导体制造有限公司 | 提升抗latch up能力的方法及*** |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6211017Y2 (ja) * | 1981-01-09 | 1987-03-16 | ||
| JPH0722198B2 (ja) * | 1987-07-15 | 1995-03-08 | 富士電機株式会社 | 絶縁ゲ−ト形バイポ−ラトランジスタ |
| JPH01109769A (ja) * | 1987-10-22 | 1989-04-26 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-11-27 JP JP1308006A patent/JP2561963B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03166766A (ja) | 1991-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| JP3081739B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| US20070080407A1 (en) | Insulated gate bipolar transistor | |
| JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
| JPH0344969A (ja) | Ｍｏｓ制御バイポーラ・パワー半導体素子 | |
| US7759711B2 (en) | Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same | |
| KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2553723B2 (ja) | 化合物半導体集積回路装置 | |
| JP4840551B2 (ja) | Ｍｏｓトランジスタ | |
| JPH06244430A (ja) | 半導体装置 | |
| JPH09162398A (ja) | 半導体装置およびその製造方法 | |
| US6649981B2 (en) | High breakdown voltage semiconductor device | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JPH0786580A (ja) | 高耐圧半導体装置 | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
| JP3333299B2 (ja) | 電力用半導体素子 | |
| JP2002359373A (ja) | 半導体装置及びその製造方法 | |
| JP2964609B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH04214674A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
| KR100266388B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2818959B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2808882B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0982955A (ja) | 半導体装置の製法 |