JPH01149481A - 4層構成の電力半導体デバイス - Google Patents
4層構成の電力半導体デバイスInfo
- Publication number
- JPH01149481A JPH01149481A JP63277213A JP27721388A JPH01149481A JP H01149481 A JPH01149481 A JP H01149481A JP 63277213 A JP63277213 A JP 63277213A JP 27721388 A JP27721388 A JP 27721388A JP H01149481 A JPH01149481 A JP H01149481A
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- emitter region
- side emitter
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010276 construction Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000007547 defect Effects 0.000 claims abstract description 20
- 230000002950 deficient Effects 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、少なくとも1つの陰極側エミッタ領域と陰
極側ベース領域、1つの中間領域および少なくとも1つ
の陽極側エミッタ領域を備える4層構成の電力半導体デ
バイスに関するものである。
極側ベース領域、1つの中間領域および少なくとも1つ
の陽極側エミッタ領域を備える4層構成の電力半導体デ
バイスに関するものである。
この種の電力半導体デバイスは一般に公知である。この
半導体デバイスの内部では両種のキャリアによって電流
が運ばれ、それによってキャリア蓄積電荷が構成され、
遮断時にティルミ流とじて認められる。この電流か流れ
ている限りデバイスは完全には阻止されない。ティルミ
流が流れている間に電圧が上昇するから、デバイス内部
で比較的大きな損失電力が熱に変換される。
半導体デバイスの内部では両種のキャリアによって電流
が運ばれ、それによってキャリア蓄積電荷が構成され、
遮断時にティルミ流とじて認められる。この電流か流れ
ている限りデバイスは完全には阻止されない。ティルミ
流が流れている間に電圧が上昇するから、デバイス内部
で比較的大きな損失電力が熱に変換される。
この発明の目的は、ティルミ@継続時間を短縮して損失
電力を低減させることである。
電力を低減させることである。
この目的はこの発明により、陽極側エミッタ領域にレー
ザー光照射によって欠陥区域を作り、この区域を陽極側
エミッタ領域と中間領域の間のpn接合を越えて中間領
域内まで拡げることによって達成される。
ザー光照射によって欠陥区域を作り、この区域を陽極側
エミッタ領域と中間領域の間のpn接合を越えて中間領
域内まで拡げることによって達成される。
この発明の種々の実施態様は特許請求の範囲の請求項2
以下に示されている。
以下に示されている。
図面を参照し2つの実施例についてこの発明を更に詳細
に説明する。
に説明する。
公知の絶縁ゲート電極バイポーラ・トランジスタ(TG
BT)のオーム負荷に対するティルミ流11の時間経過
を第4図に示す。この電流は半導体基板内で行われる再
結合に起因するものであって、その継続時間は80tI
Sである。
BT)のオーム負荷に対するティルミ流11の時間経過
を第4図に示す。この電流は半導体基板内で行われる再
結合に起因するものであって、その継続時間は80tI
Sである。
第1図にこの発明によるI GBTの半導体基板部分を
示す。これは導電型を交替する4領域を含むバイポーラ
・トランジスタであって、絶縁されたゲートを通して制
御される。中間領域は1として示され、この中間領域は
所定の濃度にn型ドープされている。中間領域1内には
それよりも高濃度にn型ドープされた陰極側ベース領域
2が埋め込まれる。領域2には更にそれよりも高濃度に
n型ドープされた陰極側エミッタ領域3が埋め込まれる
。半導体基板の陽極側には、領域1よりも高濃度にドー
プされたp型エミッタ領域4が設けられる。半導体基板
の陰極側表面には絶縁層6があり、その上にゲート電極
7が設けられている。この電極は半導体基板の表面に現
れたベース領域部分を覆う。領域2.3の表面のゲート
電極に対して反対側には陰極8が設けられ、領域2と3
の間の強力な分路を形成する。この分路はサイリスクに
おいて良く知られたラッチングを阻止する。陽極側エミ
ッタ領域4には陽極9が接触する。
示す。これは導電型を交替する4領域を含むバイポーラ
・トランジスタであって、絶縁されたゲートを通して制
御される。中間領域は1として示され、この中間領域は
所定の濃度にn型ドープされている。中間領域1内には
それよりも高濃度にn型ドープされた陰極側ベース領域
2が埋め込まれる。領域2には更にそれよりも高濃度に
n型ドープされた陰極側エミッタ領域3が埋め込まれる
。半導体基板の陽極側には、領域1よりも高濃度にドー
プされたp型エミッタ領域4が設けられる。半導体基板
の陰極側表面には絶縁層6があり、その上にゲート電極
7が設けられている。この電極は半導体基板の表面に現
れたベース領域部分を覆う。領域2.3の表面のゲート
電極に対して反対側には陰極8が設けられ、領域2と3
の間の強力な分路を形成する。この分路はサイリスクに
おいて良く知られたラッチングを阻止する。陽極側エミ
ッタ領域4には陽極9が接触する。
陽極側エミッタ領域4には欠陥区域10があり、この区
域は陽極側エミッタ領域4と領域1と4の間のpn接合
5を貫通して中間領域1の内部に達する。欠陥区域10
はレーザー光照射によって作られる。このレーザーとし
ては種々のものが使用可能である。半導体デバイスのレ
ーザー加工技術は例えば「電気化字素会誌(Journ
al of the Hlectro Chemica
l 5ocity) J第126巻第8号1436〜1
437頁の記載により公知である。欠陥区域10はレー
ザー光エネルギーを使用する溶融によって作られる。こ
のエネルギーはpn接合5よりも深くまで半導体が溶融
するように選定される。陽極側エミッタ領域の厚さは5
から10μ慨の間、区域10の厚さはこれより例えば2
utaだけ厚くする。しかしエミッタ領域4の厚さはこ
れより薄くして1μm程度とすることも可能である。
域は陽極側エミッタ領域4と領域1と4の間のpn接合
5を貫通して中間領域1の内部に達する。欠陥区域10
はレーザー光照射によって作られる。このレーザーとし
ては種々のものが使用可能である。半導体デバイスのレ
ーザー加工技術は例えば「電気化字素会誌(Journ
al of the Hlectro Chemica
l 5ocity) J第126巻第8号1436〜1
437頁の記載により公知である。欠陥区域10はレー
ザー光エネルギーを使用する溶融によって作られる。こ
のエネルギーはpn接合5よりも深くまで半導体が溶融
するように選定される。陽極側エミッタ領域の厚さは5
から10μ慨の間、区域10の厚さはこれより例えば2
utaだけ厚くする。しかしエミッタ領域4の厚さはこ
れより薄くして1μm程度とすることも可能である。
欠陥区域10があるとこの区域からはキャリアの放出が
無く又あっても僅かであるから、領域2、lおよび4か
ら成るバイポーラ・トランジスタのエミッタ効率が低下
する。その上この区域は再結合中心となり、中間領域1
のキャリア濃度を低減させる。この低下はpn接合5の
近傍で最大である。
無く又あっても僅かであるから、領域2、lおよび4か
ら成るバイポーラ・トランジスタのエミッタ効率が低下
する。その上この区域は再結合中心となり、中間領域1
のキャリア濃度を低減させる。この低下はpn接合5の
近傍で最大である。
第2回はGTOサイリスクとして知られているこの発明
によるターンオフ・サイリスクを示す。
によるターンオフ・サイリスクを示す。
このサイリスタにはn型ドープ中間領域14と陰極側ベ
ース領域15があり、この陰極側ベース領域15に陰極
側エミッタ領域16が埋め込まれている。更に陽極側エ
ミッタ領域17が設けられ、これに陽極20が接触する
。ドーピングの情況は第1図の半導体デバイスのものに
対応する。エミッタ領域16にはエミッタ電極18があ
り、それらの間にゲート電極19が設けられ領域15に
電気結合される。ゲート電極19とエミッタ電極1日は
それぞれ並列に接続される。陽極側には第1図のI G
BTの場合と同様に欠陥区域10が領域14と17の間
のpn接合21を貫通して設けられる。
ース領域15があり、この陰極側ベース領域15に陰極
側エミッタ領域16が埋め込まれている。更に陽極側エ
ミッタ領域17が設けられ、これに陽極20が接触する
。ドーピングの情況は第1図の半導体デバイスのものに
対応する。エミッタ領域16にはエミッタ電極18があ
り、それらの間にゲート電極19が設けられ領域15に
電気結合される。ゲート電極19とエミッタ電極1日は
それぞれ並列に接続される。陽極側には第1図のI G
BTの場合と同様に欠陥区域10が領域14と17の間
のpn接合21を貫通して設けられる。
第3図の電流時間曲線はターンオフ特性が明らかに改善
されていることを示す。即ちティルミ流は第4図の場合
に比べて低い電流値0.4Aから始まり、30μs後に
は流れが止まる。半導体内部で変換された…失電力は第
4図の場合の約20%に低減される。これらの値は厚さ
約500μmの半導体基板をもつIGBTにおいて測定
されたものである。p型ドープされた領域2と4は厚さ
約4μmであり、面密度I X 10 ”cm−”、イ
オンエネルギー45keVのイオン注入によって作られ
た。
されていることを示す。即ちティルミ流は第4図の場合
に比べて低い電流値0.4Aから始まり、30μs後に
は流れが止まる。半導体内部で変換された…失電力は第
4図の場合の約20%に低減される。これらの値は厚さ
約500μmの半導体基板をもつIGBTにおいて測定
されたものである。p型ドープされた領域2と4は厚さ
約4μmであり、面密度I X 10 ”cm−”、イ
オンエネルギー45keVのイオン注入によって作られ
た。
欠陥区域10は第5図に示すように鳥形に作られ、陽極
側エミッタ領域4(第2図)内に均等に分布している。
側エミッタ領域4(第2図)内に均等に分布している。
その直径すと深さは約10μm、相互間隔aは100μ
m程度である。欠陥区域10は領域4の表面の約1%を
占めるが、必要に応じてこれを0.5%から10%の間
で変えることも可能である。
m程度である。欠陥区域10は領域4の表面の約1%を
占めるが、必要に応じてこれを0.5%から10%の間
で変えることも可能である。
欠陥区域は第6図に示すようにストライプ形として互に
平行して配置することも可能である。更に第7図に示す
ように欠陥区域をストライプ形の区域が交叉する格子と
することも可能である。第6図、第7図においても欠陥
区域の面積を領域4の表面積の0.5ないし10%、特
に1%程度とすることができる。
平行して配置することも可能である。更に第7図に示す
ように欠陥区域をストライプ形の区域が交叉する格子と
することも可能である。第6図、第7図においても欠陥
区域の面積を領域4の表面積の0.5ないし10%、特
に1%程度とすることができる。
上記の実施例は陰極側エミッタ領域がドープされた半導
体領域である半導体デバイスに関するものであったが、
これを金属・シリコン化合物例えば白金シリジッドから
成るものとすることも可能である。
体領域である半導体デバイスに関するものであったが、
これを金属・シリコン化合物例えば白金シリジッドから
成るものとすることも可能である。
第1図と第2図はこの発明の互に異なる実施例の断面を
示し、第3図はこの発明による電力半導体デバイスのタ
ーンオフ電流の電流時間曲線を示し、第4図は従来の4
領域電力半導体デバイスのターンオフ電流の電流時間曲
線、第5図ないし第7図は欠陥区域の形状と配置の種々
の実施例を示す。 l・・・中間領域 2・・・陰極側ベース領域 3・・・陰極側エミッタ領域 4・・・陽極側エミッタ領域 6・・・絶縁層 7・・・ゲート電極 8・・・陰極 9・・・陽極
示し、第3図はこの発明による電力半導体デバイスのタ
ーンオフ電流の電流時間曲線を示し、第4図は従来の4
領域電力半導体デバイスのターンオフ電流の電流時間曲
線、第5図ないし第7図は欠陥区域の形状と配置の種々
の実施例を示す。 l・・・中間領域 2・・・陰極側ベース領域 3・・・陰極側エミッタ領域 4・・・陽極側エミッタ領域 6・・・絶縁層 7・・・ゲート電極 8・・・陰極 9・・・陽極
Claims (1)
- 【特許請求の範囲】 1)陰極側エミッタ領域(3、16)、陰極側ベース領
域(2、15)、中間領域(1、14)および陽極側エ
ミッタ領域(4、17)を備える電力半導体デバイスに
おいて、陽極側エミッタ領域(4、17)がレーザー光
照射による欠陥区域(10)を含むこと、この区域が陽
極側のエミッタ領域(4、17)と中間領域(1、14
)の間のpn接合(5、21)を貫通して中間領域内部
まで拡がっていることを特徴とする4層構成の電力半導
体デバイス。 2)欠陥区域(10)が陽極側エミッタ領域(4、17
)の面積の0.5ないし10%を占めることを特徴とす
る請求項1記載の電力半導体デバイス。 3)欠陥区域(10)が島の形に形成され、陽極側エミ
ッタ領域(4、17)上に一様に分布していることを特
徴とする請求項1又は2記載の電力半導体デバイス。 4)欠陥区域(10)がストライプ形に形成され、互に
平行配置されていることを特徴とする請求項1又は2記
載の電力半導体デバイス。 5)欠陥区域(10)がストライプ形に形成され、1つ
の格子を構成することを特徴とする請求項1又は2記載
の電力半導体デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3737288 | 1987-11-03 | ||
DE3737288.2 | 1987-11-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01149481A true JPH01149481A (ja) | 1989-06-12 |
Family
ID=6339684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63277213A Pending JPH01149481A (ja) | 1987-11-03 | 1988-11-01 | 4層構成の電力半導体デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US4951110A (ja) |
EP (1) | EP0315145A1 (ja) |
JP (1) | JPH01149481A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272184A (ja) * | 1990-03-22 | 1991-12-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
JP2007266549A (ja) * | 2006-03-30 | 2007-10-11 | Shindengen Electric Mfg Co Ltd | Igbt及びigbtの製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5248622A (en) * | 1988-10-04 | 1993-09-28 | Kabushiki Kashiba Toshiba | Finely controlled semiconductor device and method of manufacturing the same |
EP0366916B1 (en) * | 1988-10-04 | 1995-06-14 | Kabushiki Kaisha Toshiba | Shorted-anode semiconductor device and methods of making the same |
JP3182262B2 (ja) * | 1993-07-12 | 2001-07-03 | 株式会社東芝 | 半導体装置 |
EP0717447A1 (de) * | 1994-12-13 | 1996-06-19 | Siemens Aktiengesellschaft | GTO-Thyristor |
US6274892B1 (en) * | 1998-03-09 | 2001-08-14 | Intersil Americas Inc. | Devices formable by low temperature direct bonding |
JP2004288680A (ja) * | 2003-03-19 | 2004-10-14 | Mitsubishi Electric Corp | 圧接型半導体装置 |
CN104253151B (zh) * | 2013-06-27 | 2017-06-27 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1124176A (en) * | 1966-02-24 | 1968-08-21 | Licentia Gmbh | Improvements in semiconductor switching devices |
US3641403A (en) * | 1970-05-25 | 1972-02-08 | Mitsubishi Electric Corp | Thyristor with degenerate semiconductive region |
US3896477A (en) * | 1973-11-07 | 1975-07-22 | Jearld L Hutson | Multilayer semiconductor switching devices |
US4131487A (en) * | 1977-10-26 | 1978-12-26 | Western Electric Company, Inc. | Gettering semiconductor wafers with a high energy laser beam |
JPS6019147B2 (ja) * | 1979-01-24 | 1985-05-14 | 株式会社日立製作所 | ゲ−ト・タ−ン・オフ・サイリスタ |
JPS566432A (en) * | 1979-06-27 | 1981-01-23 | Sony Corp | Treatment of semiconductor substrate |
DE2945347A1 (de) * | 1979-11-09 | 1981-05-21 | Siemens AG, 1000 Berlin und 8000 München | Thyristor mit hilfsemitterelektrode und verfahren zu seinem betrieb |
US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
DE3138763A1 (de) * | 1981-09-29 | 1983-06-30 | Siemens AG, 1000 Berlin und 8000 München | Lichtzuendbarer thyristor mit steuerbaren emitter-kurzschluessen und zuendverstaerkung |
US4782379A (en) * | 1981-11-23 | 1988-11-01 | General Electric Company | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
JPS5927571A (ja) * | 1982-08-05 | 1984-02-14 | Meidensha Electric Mfg Co Ltd | ゲ−トタ−ンオフサイリスタ |
JPS59139666A (ja) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | 半導体装置 |
DE3573357D1 (en) * | 1984-12-27 | 1989-11-02 | Siemens Ag | Semiconductor power switch |
JP2562818B2 (ja) * | 1987-06-25 | 1996-12-11 | 松下電工株式会社 | インバ−タ装置 |
-
1988
- 1988-10-31 US US07/264,416 patent/US4951110A/en not_active Expired - Fee Related
- 1988-11-01 JP JP63277213A patent/JPH01149481A/ja active Pending
- 1988-11-02 EP EP88118250A patent/EP0315145A1/de not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03272184A (ja) * | 1990-03-22 | 1991-12-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
JP2007266549A (ja) * | 2006-03-30 | 2007-10-11 | Shindengen Electric Mfg Co Ltd | Igbt及びigbtの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0315145A1 (de) | 1989-05-10 |
US4951110A (en) | 1990-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4514747A (en) | Field controlled thyristor with double-diffused source region | |
JPH09121052A (ja) | 半導体装置およびその製造方法 | |
JPH1050724A (ja) | 半導体装置 | |
JPH01149481A (ja) | 4層構成の電力半導体デバイス | |
US4177477A (en) | Semiconductor switching device | |
JPH098301A (ja) | 電力用半導体装置 | |
US8754444B2 (en) | Recombination zone between devices and method for manufacturing the same | |
JPH09116152A (ja) | パワー半導体素子 | |
JP3210013B2 (ja) | 調整可能なブレークオーバ電圧を有するサイリスタおよびその製造方法 | |
US5504351A (en) | Insulated gate semiconductor device | |
JP2003501825A (ja) | リカバリタイム保護機能が集積されたサイリスタ及びその製造方法 | |
JPH01162368A (ja) | 半導体装置 | |
JPS57153467A (en) | Semiconductor device | |
JPS57138175A (en) | Controlled rectifier for semiconductor | |
JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
JPH09237904A (ja) | 半導体装置及びその製造方法 | |
US4404580A (en) | Light activated semiconductor device | |
JP3840158B2 (ja) | 電力用半導体装置 | |
JPH1168123A (ja) | 半導体装置 | |
JP2002016265A (ja) | 高耐圧ダイオード | |
JPH0671078B2 (ja) | 半導体装置 | |
JPS6249745B2 (ja) | ||
JPS58194366A (ja) | 半導体制御整流装置 | |
JPS63288064A (ja) | 複合サイリスタ | |
KR100218262B1 (ko) | 절연 게이트 바이폴라 트랜지스터 |