JPH0290793A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH0290793A JPH0290793A JP63243377A JP24337788A JPH0290793A JP H0290793 A JPH0290793 A JP H0290793A JP 63243377 A JP63243377 A JP 63243377A JP 24337788 A JP24337788 A JP 24337788A JP H0290793 A JPH0290793 A JP H0290793A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- clock
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 46
- 239000002131 composite material Substances 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 150000001875 compounds Chemical class 0.000 abstract 2
- 230000002542 deteriorative effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は映像信号処理装置に関し、特に複数の画面を同
一モニタ上に同時に表示する分割画面を構成する装置（
以下マルチ画装置と称する）に関するものである。
一モニタ上に同時に表示する分割画面を構成する装置（
以下マルチ画装置と称する）に関するものである。
従来のマルチ画装置として第４図に示すものが知られて
いる。同図において、１１は複合映像信号ａを色差信号
及びＹ信号に復調する復調器、ＩＡ、ＩＢ、ＩＣは復調
器出力のＹ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号をサンプリン
グしてデジタル信号に変換するＡ−Ｄ変換器、４Ａ、４
Ｂ、４Ｃはこのデジタル信号が書き込まれるメモリ、５
Ａ、５Ｂ、５Ｃはこのメモリ４Ａ、４Ｂ、４Ｃから読み
出されたデジタル信号をアナログ信号に変換するＤ−Ａ
変換器、１２はこのアナログ信号であるＹ信号、Ｂ−Ｙ
信号、Ｒ−Ｙ信号を複合映像信号にに変調する変調器、
６は入力複合映像信号ａの持つ色副搬送波周波数に同期
したシステムクロックｂを発生するクロック発生回路、
７は動作クロックＣを発生するクロック制御回路、８は
入力複合映像信号ａから水平同期信号ｄと垂直同期信号
ｅを分離する同期信号分離回路、９は水平同期信号ｄと
垂直同期信号ｅから水平リセット信号ｆと垂直リセット
信号ｇを出力する同期信号制御回路、１０はクロック制
御回路７から出力される動作クロックＣに同期して書込
制御信号りと読出制御信号ｉとを出力し、同期信号制御
回路９から出力される水平リセット信号ｆと垂直リセッ
ト信号ｇを受けてアドレス信号ｊを発生するメモリコン
トローラである。
いる。同図において、１１は複合映像信号ａを色差信号
及びＹ信号に復調する復調器、ＩＡ、ＩＢ、ＩＣは復調
器出力のＹ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号をサンプリン
グしてデジタル信号に変換するＡ−Ｄ変換器、４Ａ、４
Ｂ、４Ｃはこのデジタル信号が書き込まれるメモリ、５
Ａ、５Ｂ、５Ｃはこのメモリ４Ａ、４Ｂ、４Ｃから読み
出されたデジタル信号をアナログ信号に変換するＤ−Ａ
変換器、１２はこのアナログ信号であるＹ信号、Ｂ−Ｙ
信号、Ｒ−Ｙ信号を複合映像信号にに変調する変調器、
６は入力複合映像信号ａの持つ色副搬送波周波数に同期
したシステムクロックｂを発生するクロック発生回路、
７は動作クロックＣを発生するクロック制御回路、８は
入力複合映像信号ａから水平同期信号ｄと垂直同期信号
ｅを分離する同期信号分離回路、９は水平同期信号ｄと
垂直同期信号ｅから水平リセット信号ｆと垂直リセット
信号ｇを出力する同期信号制御回路、１０はクロック制
御回路７から出力される動作クロックＣに同期して書込
制御信号りと読出制御信号ｉとを出力し、同期信号制御
回路９から出力される水平リセット信号ｆと垂直リセッ
ト信号ｇを受けてアドレス信号ｊを発生するメモリコン
トローラである。
次に、この従来例の動作について説明する。復調器１１
は複合映像信号を色差信号であるＹ信号。
は複合映像信号を色差信号であるＹ信号。
Ｂ−Ｙ信号、Ｒ−Ｙ信号に復調する。Ａ−Ｄ変換器ＩＡ
、ＩＢ、ＩＣは、クロック発生回路６から出力されるシ
ステムクロックｂをサンプルクロックとして、それぞれ
Ｙ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号をＡ−Ｄ変換する。メ
モリ４Ａ、４Ｂ、４Ｃはメモリコントローラ１０から出
力される書込制御信号りとアドレス信号ｊを受けてデジ
タル信号を記憶する。後述するメモリコントローラ１０
の動作によってメモリ４Ａ、４Ｂ、４Ｃに縮小画書込を
行なった後、メモリコントローラ１０から出力される読
出制御信号ｉとアドレス信号ｊを受けて、メモリ４Ａ、
４Ｂ、４Ｃはデジタル信号を再生する。再生されたデジ
タル信号はＤ−Ａ変換器５Ａ、５Ｂ、５Ｃでアナログの
Ｙ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号に変換され、変調器１
２で複合映像信号に変調され、モニタに出力される。
、ＩＢ、ＩＣは、クロック発生回路６から出力されるシ
ステムクロックｂをサンプルクロックとして、それぞれ
Ｙ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号をＡ−Ｄ変換する。メ
モリ４Ａ、４Ｂ、４Ｃはメモリコントローラ１０から出
力される書込制御信号りとアドレス信号ｊを受けてデジ
タル信号を記憶する。後述するメモリコントローラ１０
の動作によってメモリ４Ａ、４Ｂ、４Ｃに縮小画書込を
行なった後、メモリコントローラ１０から出力される読
出制御信号ｉとアドレス信号ｊを受けて、メモリ４Ａ、
４Ｂ、４Ｃはデジタル信号を再生する。再生されたデジ
タル信号はＤ−Ａ変換器５Ａ、５Ｂ、５Ｃでアナログの
Ｙ信号、Ｂ−Ｙ信号、Ｒ−Ｙ信号に変換され、変調器１
２で複合映像信号に変調され、モニタに出力される。
次に、メモリコントローラ１０のメモリ書込手順を説明
する。
する。
最初に、メモリ４Ａ、４Ｂ、４Ｃ上に一画面分の映像信
号をすべて記憶する。この時クロック制御回路７はシス
テムクロックｂと同じ動作クロックＣを出力し、同期信
号制御回路９は、水平同期信号ｄ及び垂直同期信号ｅと
同じタイミングで水平リセット信号ｆ及び垂直リセット
信号ｇを出力する。メモリコントローラ１０は垂直リセ
ット信号ｇが入力されるとアドレス信号ｊの水平方向成
分（以下水平アドレスと称する）と垂直方向成分（以下
垂直アドレスと称する）を初期化し、動作クロックＣが
入力されると水平アドレスの値を増し、水平リセット信
号が入力されると水平アドレスを初期化し、垂直アドレ
スの値を増す。この時動作クロックＣが入力されると書
込制御信号りを出力し、メモリ４Ａ、４Ｂ、４Ｃの対応
するアドレスにそれぞれデータを書込む。次の垂直リセ
ット信号が入力されると書込制御信号りの出力をやめ、
メモリ書込をやめる。
号をすべて記憶する。この時クロック制御回路７はシス
テムクロックｂと同じ動作クロックＣを出力し、同期信
号制御回路９は、水平同期信号ｄ及び垂直同期信号ｅと
同じタイミングで水平リセット信号ｆ及び垂直リセット
信号ｇを出力する。メモリコントローラ１０は垂直リセ
ット信号ｇが入力されるとアドレス信号ｊの水平方向成
分（以下水平アドレスと称する）と垂直方向成分（以下
垂直アドレスと称する）を初期化し、動作クロックＣが
入力されると水平アドレスの値を増し、水平リセット信
号が入力されると水平アドレスを初期化し、垂直アドレ
スの値を増す。この時動作クロックＣが入力されると書
込制御信号りを出力し、メモリ４Ａ、４Ｂ、４Ｃの対応
するアドレスにそれぞれデータを書込む。次の垂直リセ
ット信号が入力されると書込制御信号りの出力をやめ、
メモリ書込をやめる。
続いて縮小画面書込を行なう、このときクロック制御回
路７は水平同期信号ｄ及び垂直同期信号ｅの入力によっ
て求められる入力映像信号ａの映像部でのみ動作クロッ
クＣを出力し、また縮小画の縮小率に従ってシステムク
ロックｂを分周したものを動作クロックＣに出力する。
路７は水平同期信号ｄ及び垂直同期信号ｅの入力によっ
て求められる入力映像信号ａの映像部でのみ動作クロッ
クＣを出力し、また縮小画の縮小率に従ってシステムク
ロックｂを分周したものを動作クロックＣに出力する。
同期信号制御回路９も同様に、入力映像信号ａの映像部
でのみ水平リセット信号ｒを出力し、また縮小画の縮小
率に従って水平同期信号ｄを分周したタイミングで水平
リセット信号ｆを出力する。垂直リセット信号ｇは垂直
同期信号ｅのタイミングで出力する。
でのみ水平リセット信号ｒを出力し、また縮小画の縮小
率に従って水平同期信号ｄを分周したタイミングで水平
リセット信号ｆを出力する。垂直リセット信号ｇは垂直
同期信号ｅのタイミングで出力する。
メモリコントローラ１０は垂直リセット信号ｇが入力さ
れると、水平アドレス及び垂直アドレスを映像領域のあ
る任意のアドレスに設定する。動作クロックＣが入力さ
れると水平アドレスを増し、水平リセット信号ｆが入力
されると水平アドレスを再設定し、垂直アドレスを増す
。この時動作クロックＣが入力されると書込制御信号り
を出力し、メモリ４Ａ、４Ｂ、４Ｃの対応するアドレス
にそれぞれデータを書込む。次の垂直リセット信号が入
力されると、水平アドレス及び垂直アドレスを映像領域
の他の任意のアドレスに設定し、以後同様な操作を繰り
返す。
れると、水平アドレス及び垂直アドレスを映像領域のあ
る任意のアドレスに設定する。動作クロックＣが入力さ
れると水平アドレスを増し、水平リセット信号ｆが入力
されると水平アドレスを再設定し、垂直アドレスを増す
。この時動作クロックＣが入力されると書込制御信号り
を出力し、メモリ４Ａ、４Ｂ、４Ｃの対応するアドレス
にそれぞれデータを書込む。次の垂直リセット信号が入
力されると、水平アドレス及び垂直アドレスを映像領域
の他の任意のアドレスに設定し、以後同様な操作を繰り
返す。
例えば４枚の縮小画を書込んで分割画面を作成する時の
様子を第５図に示す。メモリ４Ａ、 ４８４Ｃ上に一
画面分の映像信号をすべて書込んだ後（第５図（ａ））
、アドレス設定値をモニタ画面の左上にする。クロック
制御回路７は入力映像信号ａの映像領域でシステムクロ
ックｂを１／２分周したものを動作クロックＣとして出
力し、同期信号制御回路９は入力映像信号ａの映像領域
で水平同期信号ｄを１／２分周したものを水平リセット
信号ｆとして出力する。上記の縮小画書込を行なった後
（第５図（ｂｌ）、アドレス設定値をモニタ画面の真中
上にする。続いてアドレス設定値を左真中。
様子を第５図に示す。メモリ４Ａ、 ４８４Ｃ上に一
画面分の映像信号をすべて書込んだ後（第５図（ａ））
、アドレス設定値をモニタ画面の左上にする。クロック
制御回路７は入力映像信号ａの映像領域でシステムクロ
ックｂを１／２分周したものを動作クロックＣとして出
力し、同期信号制御回路９は入力映像信号ａの映像領域
で水平同期信号ｄを１／２分周したものを水平リセット
信号ｆとして出力する。上記の縮小画書込を行なった後
（第５図（ｂｌ）、アドレス設定値をモニタ画面の真中
上にする。続いてアドレス設定値を左真中。
真中に設定することにより４枚の分割画面が書込まれる
（第５図（ｃｌ、 （ｄ）、 （ｅｌ） 、メモリ４Ａ
、４Ｂ。
（第５図（ｃｌ、 （ｄ）、 （ｅｌ） 、メモリ４Ａ
、４Ｂ。
４Ｃのアドレスを初期化し、読出制御信号ｉによって書
込まれたデータをアドレス順に読出すことで、モニタ画
面上に４分割画面を写し出すことができる（第５図（ｅ
））。
込まれたデータをアドレス順に読出すことで、モニタ画
面上に４分割画面を写し出すことができる（第５図（ｅ
））。
以上のように従来の映像信号処理装置は入力映像信号を
複合映像信号から色差信号に復調し、分割画面を構成し
、これを変調して複合映像信号出力をモニタに映し出し
ているので、装置の構成が複雑かつ高価であり、また変
復調を行なうことで色情報の劣化が起こるという問題が
あった。
複合映像信号から色差信号に復調し、分割画面を構成し
、これを変調して複合映像信号出力をモニタに映し出し
ているので、装置の構成が複雑かつ高価であり、また変
復調を行なうことで色情報の劣化が起こるという問題が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、簡単安価であり、かつ色情報の劣化をなくす
ことのできる、映像信号処理装置を得ることを目的とす
る。
たもので、簡単安価であり、かつ色情報の劣化をなくす
ことのできる、映像信号処理装置を得ることを目的とす
る。
この発明に係る映像信号処理装置は、入力映像信号の色
副搬送波信号の周波数Ｆ、ｃの逓倍周波数のクロックを
発生するクロック信号発生手段を備え、このクロックで
入力映像信号を複合映像信号のままＡ−Ｄ変換し、この
クロックに同期した制御信号でメモリへの書込と読出を
行ない、該読出した信号をＤ−Ａ変換して分割画面を作
成するようにしたものである。
副搬送波信号の周波数Ｆ、ｃの逓倍周波数のクロックを
発生するクロック信号発生手段を備え、このクロックで
入力映像信号を複合映像信号のままＡ−Ｄ変換し、この
クロックに同期した制御信号でメモリへの書込と読出を
行ない、該読出した信号をＤ−Ａ変換して分割画面を作
成するようにしたものである。
この発明においては、クロック発生手段は、入力映像信
号の色副搬送波信号の持つ周波数の逓倍の周波数のクロ
ックを発生し、上記クロックにより、入力映像信号を複
合映像信号のままＡ−Ｄ変換し、該Ａ−Ｄ変換した信号
を、所定のビット間隔でかっ色副搬送波信号との位相差
が一定の関係、即ち連続的になるビットをメモリに書込
み、これを上記クロックで読出し、Ｄ−Ａ変換して、分
割画映像信号を作成する。
号の色副搬送波信号の持つ周波数の逓倍の周波数のクロ
ックを発生し、上記クロックにより、入力映像信号を複
合映像信号のままＡ−Ｄ変換し、該Ａ−Ｄ変換した信号
を、所定のビット間隔でかっ色副搬送波信号との位相差
が一定の関係、即ち連続的になるビットをメモリに書込
み、これを上記クロックで読出し、Ｄ−Ａ変換して、分
割画映像信号を作成する。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による映像信号処理装置を示
し、本実施例は第４図に示した従来装置に比べ、Ａ−Ｄ
変換する際の入力映像信号を複合映像信号ａのままとし
、Ａ−Ｄ変換されたデータをシステムクロックｂを用い
て色同期信号（カラーバースト信号）との位相差別にラ
ッチ２によりラッチし、メモリ書込時に必要に応じたデ
ータ、即ち所定のビット間隔で色同期信号との位相差が
連続的になるビットを選択する回路（スイッチ３）を設
けたことを特徴としている。
し、本実施例は第４図に示した従来装置に比べ、Ａ−Ｄ
変換する際の入力映像信号を複合映像信号ａのままとし
、Ａ−Ｄ変換されたデータをシステムクロックｂを用い
て色同期信号（カラーバースト信号）との位相差別にラ
ッチ２によりラッチし、メモリ書込時に必要に応じたデ
ータ、即ち所定のビット間隔で色同期信号との位相差が
連続的になるビットを選択する回路（スイッチ３）を設
けたことを特徴としている。
即ち、第１図において、１はＡ−Ｄ変換器、２Ａ、２Ｂ
、２Ｃ，２Ｄはラッチ、３はスイッチ、４はメモリ、５
はＤ−Ａ変換器、６はクロック発生回路、７はクロック
制御回路、８は同期信号分離回路、９は同期信号制御回
路、１０はメモリコントローラである。
、２Ｃ，２Ｄはラッチ、３はスイッチ、４はメモリ、５
はＤ−Ａ変換器、６はクロック発生回路、７はクロック
制御回路、８は同期信号分離回路、９は同期信号制御回
路、１０はメモリコントローラである。
上記のように構成した本実施例のマルチ画装置の動作に
ついて説明する。クロック発生回路６で、入力映像信号
ａから色副搬送波信号（カラーバースト信号）を分離し
、４逓倍した周波数を持つシステムクロックｂを発生す
る。Ａ−Ｄ変換器１は入力映像信号ａをシステムクロッ
クｂをサンプルクロックとしてＡ−Ｄ変換器を行なう。
ついて説明する。クロック発生回路６で、入力映像信号
ａから色副搬送波信号（カラーバースト信号）を分離し
、４逓倍した周波数を持つシステムクロックｂを発生す
る。Ａ−Ｄ変換器１は入力映像信号ａをシステムクロッ
クｂをサンプルクロックとしてＡ−Ｄ変換器を行なう。
Ａ−Ｄ変換されたデータは色同期信号との位相差別にラ
ッチ２Ａ、２Ｂ、２Ｃ，２Ｄに保持される。後述する操
作に従ってスイッチ３でデータを選択し、メモリコント
ローラ１０が出力する書込制御信号りによって、メモリ
４に書込む。また、メモリコントローラ１０が出力する
読出制御信号ｉによってメモリ４からデータの読出を行
ない、Ｄ−Ａ変換器５でアナログの複合映像信号に変換
し、モニタに出力する。
ッチ２Ａ、２Ｂ、２Ｃ，２Ｄに保持される。後述する操
作に従ってスイッチ３でデータを選択し、メモリコント
ローラ１０が出力する書込制御信号りによって、メモリ
４に書込む。また、メモリコントローラ１０が出力する
読出制御信号ｉによってメモリ４からデータの読出を行
ない、Ｄ−Ａ変換器５でアナログの複合映像信号に変換
し、モニタに出力する。
次にメモリ書込の手順を説明する。最初に１画面分の映
像信号を全て記憶したのち、縮小画面書込を行なうため
に行う間引き書込の手順は従来装置と同一で、クロック
制御回路７．同期信号制御回路９．及びメモリコントロ
ーラ１０の動作は従来装置のそれらと同じである。
像信号を全て記憶したのち、縮小画面書込を行なうため
に行う間引き書込の手順は従来装置と同一で、クロック
制御回路７．同期信号制御回路９．及びメモリコントロ
ーラ１０の動作は従来装置のそれらと同じである。
ＮＴＳＣ方式の映像信号においては、色副搬送波周波数
（カラーバースト周波数）は水平同期周波数との間に２
２７．５倍の関係がある。したがってたとえば、色副搬
送波周波数の４逓倍のシステムクロックｂを用いた場合
は、水平同期周波数の９１０倍の周波数となる。即ち第
２図（′ｂ）に水平アドレスとして示すように、１水平
走査期間に９１０サンプルをとることになり、垂直方向
の画像情報に注目すると、垂直方向に隣合うビット、例
えば垂直アドレス】と２．あるいは２と３間の位相値は
１８０”違うことになる（第２図（ｂ） （ｃ） （ｄ
）におけるＷとＷ′、あるいはＷ′とＷ＃の関係）。そ
こで水平アドレスの下位２ビツトと垂直アドレスの最下
位ビットの計３ビットから、画面上の任意のビットにお
ける色信号の位相値を知ることができる。即ち、第２図
中４種の位相値−＋ Ｘ＋ Ｖ＋ Ｚのどれであるかを
限定することができる。
（カラーバースト周波数）は水平同期周波数との間に２
２７．５倍の関係がある。したがってたとえば、色副搬
送波周波数の４逓倍のシステムクロックｂを用いた場合
は、水平同期周波数の９１０倍の周波数となる。即ち第
２図（′ｂ）に水平アドレスとして示すように、１水平
走査期間に９１０サンプルをとることになり、垂直方向
の画像情報に注目すると、垂直方向に隣合うビット、例
えば垂直アドレス】と２．あるいは２と３間の位相値は
１８０”違うことになる（第２図（ｂ） （ｃ） （ｄ
）におけるＷとＷ′、あるいはＷ′とＷ＃の関係）。そ
こで水平アドレスの下位２ビツトと垂直アドレスの最下
位ビットの計３ビットから、画面上の任意のビットにお
ける色信号の位相値を知ることができる。即ち、第２図
中４種の位相値−＋ Ｘ＋ Ｖ＋ Ｚのどれであるかを
限定することができる。
最初に１画面分の映像信号をすべて記憶する際に、書込
む各ビットをそれぞれ順にスイッチ３でＡ−Ｘ （位相
値ｗ）、Ｂ−Ｘ（位相値ｘ）、Ｃ−Ｘ（位相値ｙ）、Ｄ
−Ｘ（位相値２）と接続してメモリ４に書込み、メモリ
アドレスと色同期信号との位相差を対応させる。即ち上
記したように水平アドレスの下位２ビツトと垂直アドレ
スの最下位ビットの計３ビットから、色同期信号との位
相差がわかる。
む各ビットをそれぞれ順にスイッチ３でＡ−Ｘ （位相
値ｗ）、Ｂ−Ｘ（位相値ｘ）、Ｃ−Ｘ（位相値ｙ）、Ｄ
−Ｘ（位相値２）と接続してメモリ４に書込み、メモリ
アドレスと色同期信号との位相差を対応させる。即ち上
記したように水平アドレスの下位２ビツトと垂直アドレ
スの最下位ビットの計３ビットから、色同期信号との位
相差がわかる。
続いて縮小画面書込を行なう場合、書込を行なうアドレ
スの水平アドレスの下位２ビツトと垂直アドレスの最下
位ビットの計３ビットから判別される色同期信号との位
相差に相当する接続から書込データを得る。
スの水平アドレスの下位２ビツトと垂直アドレスの最下
位ビットの計３ビットから判別される色同期信号との位
相差に相当する接続から書込データを得る。
次に、モニタ画面の、縦、横の長さが１／３゜面積が１
／９の大きさの、計９個の縮小画面の書込を例にとって
書込手順を説明する。第３図に間引き手順を示す、１点
鎖線の左は色同期信号部を模式化した図で、最初に書込
みを行なった後、書換えられない領域である。同右は映
像領域を模式化した図で、縮小再書、込の行なわれる領
域である。
／９の大きさの、計９個の縮小画面の書込を例にとって
書込手順を説明する。第３図に間引き手順を示す、１点
鎖線の左は色同期信号部を模式化した図で、最初に書込
みを行なった後、書換えられない領域である。同右は映
像領域を模式化した図で、縮小再書、込の行なわれる領
域である。
書込むべき最初のデータは色同期信号との位相差が００
のものであるため、このときラッチ２Ａ。
のものであるため、このときラッチ２Ａ。
２Ｂ、２Ｃ，２Ｄにそれぞれ保持されているデータＡ２
．Ｂ１．Ｃ１，Ｄｉの中からＡ２を選択し、メモリ４に
書込む。続いて水平アドレスを１増し、書込むべきデー
タは色同期信号との位相差が９０″のものであるため、
ラッチに保持されているデータＡ２．Ｂ２．Ｃ２，Ｂ２
の中からＢ２を選択してメモリ４に書込む、続いて水平
アドレスを１増し、書込むべきデータは色同期信号との
位相差が１８０°のものであるため、ラッチに保持され
ているデータＡ３．Ｂ３．Ｃ３，Ｂ２の中から０３を選
択してメモリ４に書込む。続いて水平アドレスを１増し
、書込むべきデータは色同期信号との位相差が２７０
”のものであるため、ラッチに保持されているデータＡ
４．Ｂ３．Ｃ３，Ｂ３の中からＢ３を選択してメモリ４
に書込む。この場合得られるＡ２．Ｂ２．Ｃ３，Ｂ３か
らなる出力映像信号にはカラーバースト信号との位相差
がｗ、ｘ。
．Ｂ１．Ｃ１，Ｄｉの中からＡ２を選択し、メモリ４に
書込む。続いて水平アドレスを１増し、書込むべきデー
タは色同期信号との位相差が９０″のものであるため、
ラッチに保持されているデータＡ２．Ｂ２．Ｃ２，Ｂ２
の中からＢ２を選択してメモリ４に書込む、続いて水平
アドレスを１増し、書込むべきデータは色同期信号との
位相差が１８０°のものであるため、ラッチに保持され
ているデータＡ３．Ｂ３．Ｃ３，Ｂ２の中から０３を選
択してメモリ４に書込む。続いて水平アドレスを１増し
、書込むべきデータは色同期信号との位相差が２７０
”のものであるため、ラッチに保持されているデータＡ
４．Ｂ３．Ｃ３，Ｂ３の中からＢ３を選択してメモリ４
に書込む。この場合得られるＡ２．Ｂ２．Ｃ３，Ｂ３か
らなる出力映像信号にはカラーバースト信号との位相差
がｗ、ｘ。
ｙ、ｚと連続的になづざいるので、上記操作を順次繰り
返すことにより、色信号の歪みのない縮小画面を得るこ
とができる。
返すことにより、色信号の歪みのない縮小画面を得るこ
とができる。
また、第５図に示すような、計４個の縮小画面の書込を
行う場合の動作について説明すれば、この場合は第３図
の一転鎖線の右側の出力として、ラッチのデータＢ１．
Ｃ１，ＤＩ、Ａ２のうちからＡ２を、Ｄｌ、Ａ２．Ｂ２
．Ｃ２のうちからＢ２を、Ｂ２．Ｃ２，Ｂ２．Ａ３のう
ちからＣ２を、Ｂ２．Ａ３．Ｂ３．Ｂ３のうちからＢ２
を順次選択して、Ａ２．Ｂ２．Ｃ２，Ｂ２からなる出力
が得られ、この次には同様にしてＡ’４．Ｂ４．Ｃ４゜
Ｂ４からなる出力が得られることとなる。
行う場合の動作について説明すれば、この場合は第３図
の一転鎖線の右側の出力として、ラッチのデータＢ１．
Ｃ１，ＤＩ、Ａ２のうちからＡ２を、Ｄｌ、Ａ２．Ｂ２
．Ｃ２のうちからＢ２を、Ｂ２．Ｃ２，Ｂ２．Ａ３のう
ちからＣ２を、Ｂ２．Ａ３．Ｂ３．Ｂ３のうちからＢ２
を順次選択して、Ａ２．Ｂ２．Ｃ２，Ｂ２からなる出力
が得られ、この次には同様にしてＡ’４．Ｂ４．Ｃ４゜
Ｂ４からなる出力が得られることとなる。
以上のように、この発明に係る映像信号処理装置によれ
ば、入力映像信号の色副搬送波信号の周波数Ｆ１の逓倍
周波数のクロックを発生するクロック信号発生手段を備
え、このクロックで入力映像信号を複合映像信号のまま
Ａ−Ｄ変換し、このクロックに同期した制御信号でメモ
リへの書込と読出を行ない、Ｄ−Ａ変換して分割画面を
作成するようにしたので、コンポジット信号を復調及び
変調する必要がなく、従来装置に比較して構成を簡単、
安価にできるとともに、色情報の劣化がないものが得ら
れる効果がある。
ば、入力映像信号の色副搬送波信号の周波数Ｆ１の逓倍
周波数のクロックを発生するクロック信号発生手段を備
え、このクロックで入力映像信号を複合映像信号のまま
Ａ−Ｄ変換し、このクロックに同期した制御信号でメモ
リへの書込と読出を行ない、Ｄ−Ａ変換して分割画面を
作成するようにしたので、コンポジット信号を復調及び
変調する必要がなく、従来装置に比較して構成を簡単、
安価にできるとともに、色情報の劣化がないものが得ら
れる効果がある。
第１図はこの発明の一実施例による映像信号処理装置を
示すブロック回路図、第２図は該実施例の水平、垂直ア
ドレスと色信号との関係を示す図、第３図は縮小画書込
を行なう時の色同期信号および搬送色信号を示す模式図
、第４図は従来のマルチ画装置のブロック回路図、第５
図は従来装置によるマルチ画動作の一例を示す図である
。 １・・・Ａ−Ｄ変換器、２Ａ、２Ｂ、２Ｃ，２Ｄ・・・
ラッチ、３・・・スイッチ、４・・・メモリ、５・・・
Ｄ−Ａ変換器、６・・・クロック発生回路、７・・・ク
ロック制御回路、８・・・同期信号分離回路、９・・・
同期信号制御回路、１０・・・メモリコントローラ。 なお図中同一符号は同−又は相当部分を示す。 手続補正書 （自発） 事件の表示 特願昭６３−２４３３７７号 発明の名称 映像信号処理装置 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名称
（６０１）三菱電機株式会社 代表者 志岐守哉
示すブロック回路図、第２図は該実施例の水平、垂直ア
ドレスと色信号との関係を示す図、第３図は縮小画書込
を行なう時の色同期信号および搬送色信号を示す模式図
、第４図は従来のマルチ画装置のブロック回路図、第５
図は従来装置によるマルチ画動作の一例を示す図である
。 １・・・Ａ−Ｄ変換器、２Ａ、２Ｂ、２Ｃ，２Ｄ・・・
ラッチ、３・・・スイッチ、４・・・メモリ、５・・・
Ｄ−Ａ変換器、６・・・クロック発生回路、７・・・ク
ロック制御回路、８・・・同期信号分離回路、９・・・
同期信号制御回路、１０・・・メモリコントローラ。 なお図中同一符号は同−又は相当部分を示す。 手続補正書 （自発） 事件の表示 特願昭６３−２４３３７７号 発明の名称 映像信号処理装置 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名称
（６０１）三菱電機株式会社 代表者 志岐守哉
Claims (1)
- （１）入力映像信号の色副搬送波信号に同期してその逓
倍の周波数のクロック信号を発生するクロック信号発生
回路と、 上記クロック信号で入力複合映像信号をサンプルしてデ
ジタル信号に変換するＡ−Ｄ変換器と、上記入力映像信
号の水平・垂直同期信号に同期したアドレス信号でアド
レスが制御されるメモリと、 上記Ａ−Ｄ変換器の出力信号を、上記クロック信号に同
期した、かつ所定のビット間隔で色同期信号との位相差
が連続的になるビットを抽出して前記メモリに書込む書
込み手段と、 任意の映像信号の水平・垂直同期信号に同期したアドレ
ス信号でアドレスが制御され、かつこの任意の映像信号
の色同期信号に同期して上記メモリからデジタル信号を
読出す読出し手段と、該読出した信号をＤ−Ａ変換する
Ｄ−Ａ変換器とを備えたことを特徴とする映像信号処理
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243377A JPH0290793A (ja) | 1988-09-27 | 1988-09-27 | 映像信号処理装置 |
| US07/410,320 US5065230A (en) | 1988-09-27 | 1989-09-21 | Video signal processor for simultaneously reproducing a plurality of video information on a single monitor picture tube |
| CA000612363A CA1310406C (en) | 1988-09-27 | 1989-09-21 | Video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63243377A JPH0290793A (ja) | 1988-09-27 | 1988-09-27 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0290793A true JPH0290793A (ja) | 1990-03-30 |
Family
ID=17102946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63243377A Pending JPH0290793A (ja) | 1988-09-27 | 1988-09-27 | 映像信号処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5065230A (ja) |
| JP (1) | JPH0290793A (ja) |
| CA (1) | CA1310406C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5402181A (en) * | 1991-04-01 | 1995-03-28 | Jenison; Timothy P. | Method and apparatus utilizing look-up tables for color graphics in the digital composite video domain |
| US5703659A (en) * | 1993-06-21 | 1997-12-30 | Nec Corporation | Method of reducing and magnifying picture size of a video composite signal |
| DE69520919T2 (de) * | 1994-09-28 | 2002-03-28 | Matsushita Electric Ind Co Ltd | Digitale Verabeitung geeignet für ein analoges vom Standard abweichendes Videosignal |
| KR0138309B1 (ko) * | 1994-12-20 | 1998-05-15 | 김광호 | 슈퍼임포즈회로 |
| JPH08256291A (ja) * | 1994-12-19 | 1996-10-01 | Samsung Electron Co Ltd | 映像重畳装置 |
| KR0161775B1 (ko) * | 1995-06-28 | 1998-12-15 | 배순훈 | 와이드비전의 자막데이터 위치제어회로 |
| KR100225063B1 (ko) * | 1996-10-17 | 1999-10-15 | 윤종용 | 다중비디오출력장치(Multiple Video Displayer) |
| US9668011B2 (en) * | 2001-02-05 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single chip set-top box system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4134128A (en) * | 1976-03-19 | 1979-01-09 | Rca Corporation | Television picture size altering apparatus |
| JPS62271584A (ja) * | 1986-02-10 | 1987-11-25 | Sanyo Electric Co Ltd | 映像信号処理方法 |
-
1988
- 1988-09-27 JP JP63243377A patent/JPH0290793A/ja active Pending
-
1989
- 1989-09-21 US US07/410,320 patent/US5065230A/en not_active Expired - Lifetime
- 1989-09-21 CA CA000612363A patent/CA1310406C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5065230A (en) | 1991-11-12 |
| CA1310406C (en) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0290793A (ja) | 映像信号処理装置 | |
| JPS63111773A (ja) | モザイク効果発生装置 | |
| US4152719A (en) | Video picture compression | |
| US5150204A (en) | Solid state image pickup having plural pixels arranged on plural lines | |
| US4857990A (en) | Digital video storage | |
| JP3405208B2 (ja) | 分割マルチ画面表示装置 | |
| EP0291347B1 (en) | Image processing method and apparatus | |
| JPS62203488A (ja) | モザイク状画像表示回路 | |
| JPH04440B2 (ja) | ||
| JP2554373B2 (ja) | 周波数変換回路 | |
| JP2619075B2 (ja) | 映像信号記憶装置 | |
| JP2520607B2 (ja) | コンポジットテレビジョン信号処理装置 | |
| JPS63199596A (ja) | 映像信号処理装置 | |
| JP3340458B2 (ja) | デジタルカメラ | |
| JP2852804B2 (ja) | 撮像装置 | |
| JP3092229B2 (ja) | 映像再生システム | |
| JPS59181789A (ja) | テレビ信号処理方式 | |
| KR920002472B1 (ko) | 영상신호 프로세서 | |
| JPH0517750B2 (ja) | ||
| JPS62230289A (ja) | 映像信号処理装置 | |
| JPH0540618Y2 (ja) | ||
| JPH0246076A (ja) | ビデオ信号処理装置 | |
| JPH08107545A (ja) | 映像信号変換装置 | |
| JPS62152291A (ja) | 画像メモリ装置 | |
| JPS6374389A (ja) | カラ−画像多重静止画発生装置 |