JPH01251108A - シーケンスコントローラ装置 - Google Patents
シーケンスコントローラ装置Info
- Publication number
- JPH01251108A JPH01251108A JP7626088A JP7626088A JPH01251108A JP H01251108 A JPH01251108 A JP H01251108A JP 7626088 A JP7626088 A JP 7626088A JP 7626088 A JP7626088 A JP 7626088A JP H01251108 A JPH01251108 A JP H01251108A
- Authority
- JP
- Japan
- Prior art keywords
- data
- key input
- section
- sequencer
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シーケンスコントローラ装置に係り、特にデ
ータの書き込み装置に関するものである。
ータの書き込み装置に関するものである。
従来、この種のシーケンスコントローラ装置(以下シー
ケンサと称す)を、第2図に示す構成図に基づいて説明
する。
ケンサと称す)を、第2図に示す構成図に基づいて説明
する。
即ち、1はシーケンサ本体くシーケンスコントローラ本
体)であり、有接点リレー等で構成されていた制御回路
部を、半導体素子に置き換えたもので、論理処理及びシ
ーケンサ全体の制御を行なう演算制御部(CPU部)2
と、該演算制御部2に接続され、プログラムを格納する
メモリ部3と、図示略すスイッチ等の外部信号を受ける
入力部並びに開閉器やソレノイド等を駆動させる出力部
とにより構成されている。シーケンサの中枢部となる演
算制御部2は、メモリ部3に記憶されている内容をプロ
グラム番地の最初から順次引き出し、その内容を解読し
て入力部及び出力部に指令する。
体)であり、有接点リレー等で構成されていた制御回路
部を、半導体素子に置き換えたもので、論理処理及びシ
ーケンサ全体の制御を行なう演算制御部(CPU部)2
と、該演算制御部2に接続され、プログラムを格納する
メモリ部3と、図示略すスイッチ等の外部信号を受ける
入力部並びに開閉器やソレノイド等を駆動させる出力部
とにより構成されている。シーケンサの中枢部となる演
算制御部2は、メモリ部3に記憶されている内容をプロ
グラム番地の最初から順次引き出し、その内容を解読し
て入力部及び出力部に指令する。
メモリ部3には、読み出し専用メモリ (ROM)及び
読み出し並びに書き込みが可能なメモリ(RAM)があ
る、ROMは書き込み時において、専用の書き込み器を
使用して書き込む手間Q掛かる作業があるため、データ
の変更回数の多い時期、例えばシーケンサの調整時等の
使用には不向きであり、RAMは、必要に応じてデータ
の変更が容易にできるという反面、電源切れや外部ノイ
ズ等によりデータが変わったり消えたりする場合がある
ため、RAMの使用は必要最少限にとどめておくことが
望ましい、更に、上記演算制御部2には信号線4を介し
て動作シーケンスをキー入力するためのプログラムコン
ソール5が接続されると共に、カセットテープ6及びフ
ロッピーディスク7が夫々接続されている。
読み出し並びに書き込みが可能なメモリ(RAM)があ
る、ROMは書き込み時において、専用の書き込み器を
使用して書き込む手間Q掛かる作業があるため、データ
の変更回数の多い時期、例えばシーケンサの調整時等の
使用には不向きであり、RAMは、必要に応じてデータ
の変更が容易にできるという反面、電源切れや外部ノイ
ズ等によりデータが変わったり消えたりする場合がある
ため、RAMの使用は必要最少限にとどめておくことが
望ましい、更に、上記演算制御部2には信号線4を介し
て動作シーケンスをキー入力するためのプログラムコン
ソール5が接続されると共に、カセットテープ6及びフ
ロッピーディスク7が夫々接続されている。
次に、かかるシーケンサのデータ書き込み方法を述べる
。
。
先ず、プログラムコンソール5によりシーケンス通すキ
ー入力し、キー入力されたデータは、信号線4を通り、
シーケンサ本体1の演算制御部2を介し、メモリ部3に
書き込まれる。メモリ部3に書き込まれたデータは、必
要によりカセットテープ6及びフロッピーディスク7に
読み込ませ、このデータを、他の同一型シーケンサにコ
ピーする際、カセットテープ6又はフロッピーディスク
7からシーケンサのメモリ部3に当該データを送ってい
た。
ー入力し、キー入力されたデータは、信号線4を通り、
シーケンサ本体1の演算制御部2を介し、メモリ部3に
書き込まれる。メモリ部3に書き込まれたデータは、必
要によりカセットテープ6及びフロッピーディスク7に
読み込ませ、このデータを、他の同一型シーケンサにコ
ピーする際、カセットテープ6又はフロッピーディスク
7からシーケンサのメモリ部3に当該データを送ってい
た。
然しなから、上述した従来のシーケンサにおいては、デ
ータを、プログラムコンソール5からのキー入力により
複数の同一型シーケンサに書き込む際、データは、プロ
グラムコンソール5に順次個別にキー入力されるため、
作業時間が掛かるという問題点がある他、カセットテー
プ6又はフロッピーディスク7を使用する場合は、作業
時間は短縮されるものの、専用の装置が必要となり、コ
スト高になるという問題点があった。
ータを、プログラムコンソール5からのキー入力により
複数の同一型シーケンサに書き込む際、データは、プロ
グラムコンソール5に順次個別にキー入力されるため、
作業時間が掛かるという問題点がある他、カセットテー
プ6又はフロッピーディスク7を使用する場合は、作業
時間は短縮されるものの、専用の装置が必要となり、コ
スト高になるという問題点があった。
本発明の目的は、上述の問題点に鑑み、書き込み時間を
低コストで速くできるシーケンスコントローラ装置を提
供するものである。
低コストで速くできるシーケンスコントローラ装置を提
供するものである。
本発明は、上述した目的を達成するため、論理処理並び
にシーケンス制御を行なうCPU部及び該CPU部に接
続され、プログラムデータを格納するメモリ部を有する
シーケンスコントローラ本体と、データをキー入力する
キー入力部及び該キー入力部に接続され、上記キー入力
データを書き込み並びに読み出しする不揮発性のキー入
力メモリ部を有するプログラムコンソールと、上記シー
ケンスコントローラ本体のCPU部と上記プログラムコ
ンソールのキー入力部とを接続する信号線とを具備した
ものである。
にシーケンス制御を行なうCPU部及び該CPU部に接
続され、プログラムデータを格納するメモリ部を有する
シーケンスコントローラ本体と、データをキー入力する
キー入力部及び該キー入力部に接続され、上記キー入力
データを書き込み並びに読み出しする不揮発性のキー入
力メモリ部を有するプログラムコンソールと、上記シー
ケンスコントローラ本体のCPU部と上記プログラムコ
ンソールのキー入力部とを接続する信号線とを具備した
ものである。
本発明においては、シーケンサ本体を接続したプログラ
ムコンソール内に、キー入力データの書き込み・読み出
し可能な不揮発性のキー入力メモリ部を設けたので、キ
ー入力データは、キー入力メモリ部に記憶され、この記
憶されたデータが、シーケンサ本体のメモリ部に書き込
まれる。従って、外部記憶ユニットを必要としない。
ムコンソール内に、キー入力データの書き込み・読み出
し可能な不揮発性のキー入力メモリ部を設けたので、キ
ー入力データは、キー入力メモリ部に記憶され、この記
憶されたデータが、シーケンサ本体のメモリ部に書き込
まれる。従って、外部記憶ユニットを必要としない。
以下、本発明シーケンサの一実施例を、第1図にその構
成図を示して説明する。
成図を示して説明する。
即ち、このシーケンサは、シーケンサ本体10と動作シ
ーケンスをキー入力するためのプログラムコンソール1
1とから構成されて居り、このシーケンサ本体10は、
論理処理及びシーケンサ全体の制御を行なうcpu部1
2と、該CPU部12に接続され、プログラムデータを
格納するメモリ部13とを備え、上記プログラムコンソ
ール11は、データを打ち込むキー入力部14及び該キ
ー入力部14に信号線15を介して接続され、不揮発性
の書き込み・読み出しが可能なキー入力メモリ部16を
有している。そして、これらシーケンサ本体lOのCP
U部12とプログラムコンソール11のキー入力部14
とは、信号を送信する信号線17を以て接続され、プロ
グラムコンソール11への電源供給も上記信号線17を
介して行なわれる。
ーケンスをキー入力するためのプログラムコンソール1
1とから構成されて居り、このシーケンサ本体10は、
論理処理及びシーケンサ全体の制御を行なうcpu部1
2と、該CPU部12に接続され、プログラムデータを
格納するメモリ部13とを備え、上記プログラムコンソ
ール11は、データを打ち込むキー入力部14及び該キ
ー入力部14に信号線15を介して接続され、不揮発性
の書き込み・読み出しが可能なキー入力メモリ部16を
有している。そして、これらシーケンサ本体lOのCP
U部12とプログラムコンソール11のキー入力部14
とは、信号を送信する信号線17を以て接続され、プロ
グラムコンソール11への電源供給も上記信号線17を
介して行なわれる。
次に、かかるシーケンサにおけるデータ書き込み方法を
述べる。
述べる。
先ず、プログラムコンソール11内のキー入力部14よ
りデータを打ち込む。そして、このデータを、信号線1
7及びCPU部12を順次介してメモリ部13に書き込
むと同時に、信号線15を介してプログラムコンソール
11内のキー入力メモリ部16にも書き込む、又、上記
データを、他のシーケンサ本体10に書き込む場合は、
キー入力メモリ部16に書き込まれた当該データを、キ
ー入力部14の書き込み指令を以て信号線15゜17及
びCPU部12を順次介してシーケンサ本体10のメモ
リ部13に送信し、行なう、尚、この’111 合、外
部にプログラムコンソール11への電源供給手段を設け
ることによりシーケンサ本体10に依らず、予め、プロ
グラムデータをキー入力し、このデータをプログラムコ
ンソール11のキー入力メモリ部16に書き込んでおい
ても良い。
りデータを打ち込む。そして、このデータを、信号線1
7及びCPU部12を順次介してメモリ部13に書き込
むと同時に、信号線15を介してプログラムコンソール
11内のキー入力メモリ部16にも書き込む、又、上記
データを、他のシーケンサ本体10に書き込む場合は、
キー入力メモリ部16に書き込まれた当該データを、キ
ー入力部14の書き込み指令を以て信号線15゜17及
びCPU部12を順次介してシーケンサ本体10のメモ
リ部13に送信し、行なう、尚、この’111 合、外
部にプログラムコンソール11への電源供給手段を設け
ることによりシーケンサ本体10に依らず、予め、プロ
グラムデータをキー入力し、このデータをプログラムコ
ンソール11のキー入力メモリ部16に書き込んでおい
ても良い。
以上説明したように本発明によれば、メモリ部を有する
シーケンサ本体を接続したプログラムコンソール内にキ
ー入力データの書き込み或いは読み出し可能な不揮発性
のキー入力メモリ部を設けたので、複数のシーケンサ本
体に同一プログラムデータを書き込む場合、1合口のシ
ーケンサ本体に書き込まれると共に、プログラムコンソ
ールのキー入力メモリ部に書き込まれたデータを、2台
目以降のシーケンサ本体のメモリ部に書き込むことがで
きるため、従来のように、プログラムコンソールに順次
個別にキー入力によるデータ書き込みを行なう時間が削
除できると共に、プログラムコンソール自体にキー入力
メモリ部を有するため、外部記憶ユニットが不要となる
。従って、低コストでデータ書き込み時間が速くでき、
時間短縮ができる等の特有の効果により上述の課題を解
決し得る。
シーケンサ本体を接続したプログラムコンソール内にキ
ー入力データの書き込み或いは読み出し可能な不揮発性
のキー入力メモリ部を設けたので、複数のシーケンサ本
体に同一プログラムデータを書き込む場合、1合口のシ
ーケンサ本体に書き込まれると共に、プログラムコンソ
ールのキー入力メモリ部に書き込まれたデータを、2台
目以降のシーケンサ本体のメモリ部に書き込むことがで
きるため、従来のように、プログラムコンソールに順次
個別にキー入力によるデータ書き込みを行なう時間が削
除できると共に、プログラムコンソール自体にキー入力
メモリ部を有するため、外部記憶ユニットが不要となる
。従って、低コストでデータ書き込み時間が速くでき、
時間短縮ができる等の特有の効果により上述の課題を解
決し得る。
第1図は本発明の一実施例に係るシーケンサの構成図、
第2図は従来のシーケンサの構成図である。 10・・・シーケンサ本体、11・・・プログラムコン
ソール、12・・・cpu部、13・・・メモリ部、1
4・・・キー入力部、15.17・・・信号線、16・
・・キー入力メモリ部。
第2図は従来のシーケンサの構成図である。 10・・・シーケンサ本体、11・・・プログラムコン
ソール、12・・・cpu部、13・・・メモリ部、1
4・・・キー入力部、15.17・・・信号線、16・
・・キー入力メモリ部。
Claims (1)
- 【特許請求の範囲】 論理処理並びにシーケンス制御を行なうCPU部及び該
CPU部に接続され、プログラムデータを格納するメモ
リ部を有するシーケンスコントローラ本体と、 データをキー入力するキー入力部及び該キー入力部に接
続され、上記キー入力データの書き込み・読み出しを行
なう不揮発性のキー入力メモリ部を有するプログラムコ
ンソールと、 上記シーケンスコントローラ本体のCPU部と上記プロ
グラムコンソールのキー入力部とを接続する信号線とを
具備したことを特徴とするシーケンスコントローラ装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7626088A JPH01251108A (ja) | 1988-03-31 | 1988-03-31 | シーケンスコントローラ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7626088A JPH01251108A (ja) | 1988-03-31 | 1988-03-31 | シーケンスコントローラ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01251108A true JPH01251108A (ja) | 1989-10-06 |
Family
ID=13600246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7626088A Pending JPH01251108A (ja) | 1988-03-31 | 1988-03-31 | シーケンスコントローラ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01251108A (ja) |
-
1988
- 1988-03-31 JP JP7626088A patent/JPH01251108A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
US4151611A (en) | Power supply control system for memory systems | |
JPS63121172A (ja) | デイスク制御装置 | |
US4115852A (en) | Microprogrammed controller | |
JPH01124031A (ja) | マイクロ・コンピュータ | |
US4627035A (en) | Switching circuit for memory devices | |
EP0059758A1 (en) | Numerical control unit | |
JPH01251108A (ja) | シーケンスコントローラ装置 | |
US4694419A (en) | Programmable controller with direct to plant addressing | |
JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
KR910002053B1 (ko) | 기억소자를 이용한 프로그램머 콘트롤 시스템 | |
JPH0241522A (ja) | 関数演算処理装置 | |
JPS63196968A (ja) | 入出力制御装置 | |
JPS5839347A (ja) | プロセツサ | |
JP2581057B2 (ja) | 評価用マイクロコンピユ−タ | |
JPS62293452A (ja) | メモリic診断回路 | |
JPH01205257A (ja) | 集積回路 | |
JPH04130917A (ja) | 電子ディスク装置 | |
JPS61264450A (ja) | 記憶装置 | |
JPH0273420A (ja) | 半導体ディスク装置 | |
JPS62256139A (ja) | デ−タ処理装置 | |
JPH04167101A (ja) | プログラマブルコントローラ | |
JPS63136136A (ja) | レジスタ制御回路 | |
JPH02181249A (ja) | 周辺制御装置 | |
JPS63136154A (ja) | マイクロコンピユ−タ装置 |