JPH0535771A - ベクトルデータ処理装置 - Google Patents
ベクトルデータ処理装置Info
- Publication number
- JPH0535771A JPH0535771A JP18962091A JP18962091A JPH0535771A JP H0535771 A JPH0535771 A JP H0535771A JP 18962091 A JP18962091 A JP 18962091A JP 18962091 A JP18962091 A JP 18962091A JP H0535771 A JPH0535771 A JP H0535771A
- Authority
- JP
- Japan
- Prior art keywords
- register
- vector
- address
- element data
- vector data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】
【目的】エレメントデータについてベクトルレジスタか
らの読出しと書込み操作を単純にし、マスクベクトルの
生成の不要なベクトル処理装置を提供する。 【構成】外部設定信号により指定されるエレメントデー
タの要素間距離と読出しおよび書込み対象となるアドレ
ス間隔を制御するアドレス制御回路１６０と、このアド
レス制御回路により制御された値を出力する読出し間隔
設定レジスタ１３０と書込み間隔設定レジスタ１４０と
を設ける。エレメントデータをベクトルレジスタ１００
から読出すときは読出し間隔設定レジスタ１３０の出力
値だけ直前のアドレス値にアドレス演算器１５０により
加算した値をアドレス値としてアドレスレジスタ１１０
より出力させ、書込み時には、書込み間隔設定レジスタ
１４０の出力値だけ直前のアドレス値をアドレス演算器
１５１により増加させたアドレス値を書込みアドレスレ
ジスタ１２０より出力させる。
らの読出しと書込み操作を単純にし、マスクベクトルの
生成の不要なベクトル処理装置を提供する。 【構成】外部設定信号により指定されるエレメントデー
タの要素間距離と読出しおよび書込み対象となるアドレ
ス間隔を制御するアドレス制御回路１６０と、このアド
レス制御回路により制御された値を出力する読出し間隔
設定レジスタ１３０と書込み間隔設定レジスタ１４０と
を設ける。エレメントデータをベクトルレジスタ１００
から読出すときは読出し間隔設定レジスタ１３０の出力
値だけ直前のアドレス値にアドレス演算器１５０により
加算した値をアドレス値としてアドレスレジスタ１１０
より出力させ、書込み時には、書込み間隔設定レジスタ
１４０の出力値だけ直前のアドレス値をアドレス演算器
１５１により増加させたアドレス値を書込みアドレスレ
ジスタ１２０より出力させる。
Description
【０００１】
【産業上の利用分野】本発明は、ベクトルデータ処理装
置、特にベクトルレジスタと演算器および主メモリ間の
エレメントデータ移送を行なうベクトルデータ処理装置
に関する。
置、特にベクトルレジスタと演算器および主メモリ間の
エレメントデータ移送を行なうベクトルデータ処理装置
に関する。
【０００２】
【従来の技術】従来のベクトルデータ処理装置は、図２
に示すように主メモリ又は演算器５０から出力されるデ
ータを一部記憶するベクトルレジスタ１０および１１、
ベクトルレジスタ１０と１１に対しそれぞれ記憶すべき
データのアドレスを指定する読出し／書込みアドレスレ
ジスタ２０および２１、外部からの入力選択命令により
入力を選択するエレメントデータ入力選択回路３０、外
部からの出力選択命令によって出力先を切り替えるエレ
メントデータ出力選択回路４０、および、演算器５０か
ら構成されている。
に示すように主メモリ又は演算器５０から出力されるデ
ータを一部記憶するベクトルレジスタ１０および１１、
ベクトルレジスタ１０と１１に対しそれぞれ記憶すべき
データのアドレスを指定する読出し／書込みアドレスレ
ジスタ２０および２１、外部からの入力選択命令により
入力を選択するエレメントデータ入力選択回路３０、外
部からの出力選択命令によって出力先を切り替えるエレ
メントデータ出力選択回路４０、および、演算器５０か
ら構成されている。
【０００３】ベクトルレジスタ１０および１１は、複数
個のエレメントデータを保持するためのレジスタで、通
常、複数個備えられている。読出し／書込みアドレスレ
ジスタ２０および２１は、前記ベクトルレジスタ１０お
よび１１内のエレメントデータを読出す際、および、前
述のベクトルレジスタ１０および１１内にエレメントデ
ータを書込む際にエレメントデータのロケーションを指
示するアドレスレジスタで、通常、外部からの設定命令
が入力されると値を“０”にクリアするとともに、１つ
のデータをベクトルレジスタ１０又は１１に記憶すると
アドレス値を１だけ増加させる＋１カウント機能を有す
る。エレメントデータ入力選択回路３０は、図示されて
いない主メモリからのエレメントデータ、または演算器
５０からの演算結果の何れかを外部からの入力選択命令
により選択して読み出し前記ベクトルレジスタ１０また
は１１に選択し、分配する機能を有する。エレメントデ
ータ出力選択回路４０は、前述したベクトルレジスタ１
０および１１から読出されたエレメントデータを外部か
ら加えられる出力選択信号により制御され、図示されて
いない主メモリまたは、演算器５０に選択し分配する機
能を有する。
個のエレメントデータを保持するためのレジスタで、通
常、複数個備えられている。読出し／書込みアドレスレ
ジスタ２０および２１は、前記ベクトルレジスタ１０お
よび１１内のエレメントデータを読出す際、および、前
述のベクトルレジスタ１０および１１内にエレメントデ
ータを書込む際にエレメントデータのロケーションを指
示するアドレスレジスタで、通常、外部からの設定命令
が入力されると値を“０”にクリアするとともに、１つ
のデータをベクトルレジスタ１０又は１１に記憶すると
アドレス値を１だけ増加させる＋１カウント機能を有す
る。エレメントデータ入力選択回路３０は、図示されて
いない主メモリからのエレメントデータ、または演算器
５０からの演算結果の何れかを外部からの入力選択命令
により選択して読み出し前記ベクトルレジスタ１０また
は１１に選択し、分配する機能を有する。エレメントデ
ータ出力選択回路４０は、前述したベクトルレジスタ１
０および１１から読出されたエレメントデータを外部か
ら加えられる出力選択信号により制御され、図示されて
いない主メモリまたは、演算器５０に選択し分配する機
能を有する。
【０００４】このような構成の従来のベクトルデータ処
理装置において、主メモリ上に一定間隔で配置されてい
るベクトルデータに対して演算を行うには、主メモリか
らベクトルレジスタ１０と１１へのエレメントデータの
ロード時に、要素間距離を指定して演算対象となるエレ
メントデータのみをベクトルレジスタ１０と１１に移送
して演算を行う方法か、又は演算対象となるエレメント
データを含む連続領域をすべてベクトルレジスタ１０と
１１上にロードしておき、演算対象以外のエレメントデ
ータに対してマスクベクトルを生成して与え、マスク付
き演算を行う方法が取られる。
理装置において、主メモリ上に一定間隔で配置されてい
るベクトルデータに対して演算を行うには、主メモリか
らベクトルレジスタ１０と１１へのエレメントデータの
ロード時に、要素間距離を指定して演算対象となるエレ
メントデータのみをベクトルレジスタ１０と１１に移送
して演算を行う方法か、又は演算対象となるエレメント
データを含む連続領域をすべてベクトルレジスタ１０と
１１上にロードしておき、演算対象以外のエレメントデ
ータに対してマスクベクトルを生成して与え、マスク付
き演算を行う方法が取られる。
【０００５】
【発明が解決しようとする課題】上述した従来のベクト
ルデータ処理装置では、主メモリ上に一定の間隔で配置
されたベクトルデータに対してベクトル演算を行うに
は、ベクトルレジスタへのロード時に要素間距離を指定
し、ベクトルレジスタ上に演算対象のエレメントデータ
だけをロードし、演算を行う方法がある。しかしながら
この場合、通常主メモリに対して不連続なアドレスに対
してのアクセスとなるためバンクコンフリクトなどによ
りメモリのスループットが落ちるという欠点がある。
ルデータ処理装置では、主メモリ上に一定の間隔で配置
されたベクトルデータに対してベクトル演算を行うに
は、ベクトルレジスタへのロード時に要素間距離を指定
し、ベクトルレジスタ上に演算対象のエレメントデータ
だけをロードし、演算を行う方法がある。しかしながら
この場合、通常主メモリに対して不連続なアドレスに対
してのアクセスとなるためバンクコンフリクトなどによ
りメモリのスループットが落ちるという欠点がある。
【０００６】一方、マスクベクトルを生成してマスク付
き演算を行う方法ではマスク生成の処理が必要であり、
かつベクトル長を本来必要な長さよりも長く必要とする
ため、実行時間が長くなるという欠点がある。
き演算を行う方法ではマスク生成の処理が必要であり、
かつベクトル長を本来必要な長さよりも長く必要とする
ため、実行時間が長くなるという欠点がある。
【０００７】
【課題を解決するための手段】本発明のベクトルデータ
処理装置は、主メモリ上に記憶されているベクトルデー
タのすべてまたはその一部のエレメントデータを一時的
に保持するベクトルデータ格納手段と、前記ベクトルデ
ータ格納手段に対する書込みデータを外部から入力され
た設定信号により設定された任意の一定間隔で書込むた
めの書込みアドレス設定手段と、前記ベクトルデータ格
納手段から前記エレメントデータを外部から入力された
設定信号により設定された任意の一定間隔で読み出すた
めの読み出しアドレス設定手段とを備えて構成されてい
る。
処理装置は、主メモリ上に記憶されているベクトルデー
タのすべてまたはその一部のエレメントデータを一時的
に保持するベクトルデータ格納手段と、前記ベクトルデ
ータ格納手段に対する書込みデータを外部から入力され
た設定信号により設定された任意の一定間隔で書込むた
めの書込みアドレス設定手段と、前記ベクトルデータ格
納手段から前記エレメントデータを外部から入力された
設定信号により設定された任意の一定間隔で読み出すた
めの読み出しアドレス設定手段とを備えて構成されてい
る。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は、本発明のベクトルデータ処理装置
の一実施例を示すブロック図である。順序付けられた複
数のエレメントデータを保持するベクトルレジスタ１０
０と、このベクトルレジスタ１００からエレメントデー
タを読出すためにエレメントデータのロケーションを指
示する読出しアドレスレジスタ１１０と、前述したベク
トルレジスタ１００に対する書込みデータのロケーショ
ンを指示する書込みアドレスレジスタ１２０と、上述し
たベクトルレジスタ１００に読出し／書込みを行う際、
エレメントデータの要素間距離、すななちアドレス増分
値を設定する読出し間隔設定レジスタ１３０および書込
み間隔設定レジスタ１４０と読出しアドレスレジスタ１
１０内のアドレス値と読出し間隔設定レジスタ１３０内
のアドレス増分値、書込みアドレスレジスタ１２０内の
アドレス値と書込み間隔設定レジスタ１４０内のアドレ
ス増分値のそれぞれを加算するアドレス加算器１５０お
よび１５１と、前記読出しアドレスレジスタ１１０、書
込みアドレスレジスタ１２０、読出し間隔設定レジスタ
１３０、外部からの設定信号に従って書込み間隔設定レ
ジスタ１４０および読出し間隔設定レジスタ１３０への
初期設定を行うアドレス制御回路１６０と、外部から加
えられる入力選択信号により制御されベクトルレジスタ
１００に主メモリから出力されるロードデータ、または
演算器から出力される演算結果を選択し入力するエレメ
ントデータ入力選択回路１７０と、外部から加えられる
出力選択信号により制御されてベクトルレジスタ１００
から読出されたエレメントデータを主メモリまたは図示
されていない演算器へ出力するエレメントデータ出力選
択回路１８０を有している。
の一実施例を示すブロック図である。順序付けられた複
数のエレメントデータを保持するベクトルレジスタ１０
０と、このベクトルレジスタ１００からエレメントデー
タを読出すためにエレメントデータのロケーションを指
示する読出しアドレスレジスタ１１０と、前述したベク
トルレジスタ１００に対する書込みデータのロケーショ
ンを指示する書込みアドレスレジスタ１２０と、上述し
たベクトルレジスタ１００に読出し／書込みを行う際、
エレメントデータの要素間距離、すななちアドレス増分
値を設定する読出し間隔設定レジスタ１３０および書込
み間隔設定レジスタ１４０と読出しアドレスレジスタ１
１０内のアドレス値と読出し間隔設定レジスタ１３０内
のアドレス増分値、書込みアドレスレジスタ１２０内の
アドレス値と書込み間隔設定レジスタ１４０内のアドレ
ス増分値のそれぞれを加算するアドレス加算器１５０お
よび１５１と、前記読出しアドレスレジスタ１１０、書
込みアドレスレジスタ１２０、読出し間隔設定レジスタ
１３０、外部からの設定信号に従って書込み間隔設定レ
ジスタ１４０および読出し間隔設定レジスタ１３０への
初期設定を行うアドレス制御回路１６０と、外部から加
えられる入力選択信号により制御されベクトルレジスタ
１００に主メモリから出力されるロードデータ、または
演算器から出力される演算結果を選択し入力するエレメ
ントデータ入力選択回路１７０と、外部から加えられる
出力選択信号により制御されてベクトルレジスタ１００
から読出されたエレメントデータを主メモリまたは図示
されていない演算器へ出力するエレメントデータ出力選
択回路１８０を有している。
【００１０】本実施例の動作は以下の通りである。
【００１１】例えば、複素データに対して演算を行う場
合、主メモリから実部と虚部を合わせたデータがベクト
ルレジスタ１００上にロードされる。これは、通常複素
データは主メモリ上に実部と虚部が交互に配置されてい
るためである。実数部のみまたは虚数部のみを演算対象
とする場合、本発明では、まず外部からの命令によって
演算対象のエレメントデータを保持しているベクトルレ
ジスタ１００が指定され、ベクトルレジスタ１００の読
出し開始アドレスおよび要素間距離は、アドレス制御回
路１６０に外部より加えられ、このアドレス制御回路１
６０を介して読出しアドレスレジスタ１１０および読出
し間隔設定レジスタ１３０に初期設定される。同様に演
算結果を格納するベクトルレジスタ、書込み開始アドレ
ス、要素間距離も外部から加えられる命令によって指定
される。演算結果をベクトルレジスタ１００に書き戻す
場合、書込み開始アドレスおよび要素間距離は、アドレ
ス制御回路１６０を介して書込みアドレスレジスタ１２
０及び書込み間隔設定レジスタ１４０に初期設定され
る。ベクトルレジスタ１００は、読出しアドレスレジス
タ１１０で指定されるロケーションのエレメントデータ
をエレメントデータ出力選択回路１８０に出力する。読
出しアドレスレジスタ１１０は、エレメントデータを順
次読出すためにアドレス加算器１５０により、読出しア
ドレスレジスタ１１０に格納されているアドレス値に読
出し間隔設定レジスタ１３０内のアドレス増分値が加え
られたものが順次設定される。これによりベクトルレジ
スタ１００内のエレメントデータは、一定間隔でベクト
ル長指定分だけ読出され、読出されたエレメントデータ
は、エレメントデータ出力選択回路１８０によって主メ
モリまたは演算器に送出される。主メモリへ出力するか
演算器へ出力するかの選択は外部から加えられる出力選
択信号により行なわれる。
合、主メモリから実部と虚部を合わせたデータがベクト
ルレジスタ１００上にロードされる。これは、通常複素
データは主メモリ上に実部と虚部が交互に配置されてい
るためである。実数部のみまたは虚数部のみを演算対象
とする場合、本発明では、まず外部からの命令によって
演算対象のエレメントデータを保持しているベクトルレ
ジスタ１００が指定され、ベクトルレジスタ１００の読
出し開始アドレスおよび要素間距離は、アドレス制御回
路１６０に外部より加えられ、このアドレス制御回路１
６０を介して読出しアドレスレジスタ１１０および読出
し間隔設定レジスタ１３０に初期設定される。同様に演
算結果を格納するベクトルレジスタ、書込み開始アドレ
ス、要素間距離も外部から加えられる命令によって指定
される。演算結果をベクトルレジスタ１００に書き戻す
場合、書込み開始アドレスおよび要素間距離は、アドレ
ス制御回路１６０を介して書込みアドレスレジスタ１２
０及び書込み間隔設定レジスタ１４０に初期設定され
る。ベクトルレジスタ１００は、読出しアドレスレジス
タ１１０で指定されるロケーションのエレメントデータ
をエレメントデータ出力選択回路１８０に出力する。読
出しアドレスレジスタ１１０は、エレメントデータを順
次読出すためにアドレス加算器１５０により、読出しア
ドレスレジスタ１１０に格納されているアドレス値に読
出し間隔設定レジスタ１３０内のアドレス増分値が加え
られたものが順次設定される。これによりベクトルレジ
スタ１００内のエレメントデータは、一定間隔でベクト
ル長指定分だけ読出され、読出されたエレメントデータ
は、エレメントデータ出力選択回路１８０によって主メ
モリまたは演算器に送出される。主メモリへ出力するか
演算器へ出力するかの選択は外部から加えられる出力選
択信号により行なわれる。
【００１２】一方、演算器から出力された演算結果、ま
たは主メモリから出力されるロードデータをベクトルレ
ジスタ１００に書込む場合、書込みアドレスレジスタ１
２０で指定されるロケーションにエレメントデータ入力
選択回路１７０から第一番目のエレメントデータが出力
される時点でエレメントデータの書込みを開始する。書
込みアドレスレジスタ１２０も読出しアドレスレジスタ
１１０と同様にエレメントデータを順次書込むためにア
ドレス加算器１５１により、書込みアドレスレジスタ１
１０に格納されているアドレス値に書込み間隔設定レジ
スタ内１４０のアドレス増分値が加えられたものが順次
更新され設定される。
たは主メモリから出力されるロードデータをベクトルレ
ジスタ１００に書込む場合、書込みアドレスレジスタ１
２０で指定されるロケーションにエレメントデータ入力
選択回路１７０から第一番目のエレメントデータが出力
される時点でエレメントデータの書込みを開始する。書
込みアドレスレジスタ１２０も読出しアドレスレジスタ
１１０と同様にエレメントデータを順次書込むためにア
ドレス加算器１５１により、書込みアドレスレジスタ１
１０に格納されているアドレス値に書込み間隔設定レジ
スタ内１４０のアドレス増分値が加えられたものが順次
更新され設定される。
【００１３】なお、書込み間隔設定レジスタ１４０への
間隔値の設定は外部設定信号がアドレス制御回路１６０
に加えられてから、アドレス制御回路１６０の出力によ
り設定される。これにより、ベクトルレジスタ１００内
にエレメントデータは一定間隔でベクトル長指定分だけ
書込まれる。
間隔値の設定は外部設定信号がアドレス制御回路１６０
に加えられてから、アドレス制御回路１６０の出力によ
り設定される。これにより、ベクトルレジスタ１００内
にエレメントデータは一定間隔でベクトル長指定分だけ
書込まれる。
【００１４】本実施例では、一つのベクトルレジスタに
ついて説明したが、本発明は、一つのベクトルレジスタ
について限定されるものではなく、複数のベクトルレジ
スタを備えたベクトルデータ処理装置においても適用で
きることは今迄の説明で明らかである。
ついて説明したが、本発明は、一つのベクトルレジスタ
について限定されるものではなく、複数のベクトルレジ
スタを備えたベクトルデータ処理装置においても適用で
きることは今迄の説明で明らかである。
【００１５】
【発明の効果】以上説明したように、本発明は、ベクト
ルデータ格納手段（ベクトルレジスタ）に対して任意の
一定間隔でエレメントデータの読出し／書込みを可能と
するアドレス設定手段を設けることにより、ベクトルレ
ジスタの柔軟な使用を可能とし、かつベクトルレジスタ
に格納されているエレメントデータの部分ベクトル演算
を行うためにストア／ロード命令を使い主メモリを介し
たり、マスクベクトルを生成せずに実行することができ
るので演算すべきデータのベクトル長を長くすることな
しに行うことができるという効果がある。
ルデータ格納手段（ベクトルレジスタ）に対して任意の
一定間隔でエレメントデータの読出し／書込みを可能と
するアドレス設定手段を設けることにより、ベクトルレ
ジスタの柔軟な使用を可能とし、かつベクトルレジスタ
に格納されているエレメントデータの部分ベクトル演算
を行うためにストア／ロード命令を使い主メモリを介し
たり、マスクベクトルを生成せずに実行することができ
るので演算すべきデータのベクトル長を長くすることな
しに行うことができるという効果がある。
【図面の簡単な説明】
【図１】本発明のベクトルデータ処理装置の一実施例を
示すブロック図である。
示すブロック図である。
【図２】従来のこの種のベクトルデータ処理装置の一例
を示すブロック図である。
を示すブロック図である。
１００ ベクトルレジスタ
１１０ 読出しアドレスレジスタ
１２０ 書込みアドレスレジスタ
１３０ 読出し間隔設定レジスタ
１４０ 書込み間隔設定レジスタ
１５０〜１５１ アドレス加算器
１６０ アドレス制御回路
Claims (3)
- 【請求項１】 主メモリ上に記憶されているベクトルデ
ータのすべてまたはその一部のエレメントデータを一時
的に保持するベクトルデータ格納手段と、前記ベクトル
データ格納手段から前記エレメントデータを外部から入
力された設定信号により設定された任意の一定間隔で読
み出すための読み出しアドレス設定手段とを備えること
を特長とするベクトルデータ処理装置。 - 【請求項２】 主メモリ上に記憶されているベクトルデ
ータのすべてまたはその一部のエレメントデータを一時
的に保持するベクトルデータ格納手段と、前記ベクトル
データ格納手段に対する書込みデータを外部から入力さ
れた設定信号により任意の一定間隔で書込むための書込
みアドレス設定手段とを備えることを特長とするベクト
ルデータ処理装置。 - 【請求項３】 主メモリ上に記憶されているベクトルデ
ータのすべてまたはその一部のエレメントデータを一時
的に保持するベクトルデータ格納手段と、前記ベクトル
データ格納手段に対する書込みデータを外部から入力さ
れた設定信号により任意の一定間隔で書込むための書込
みアドレス設定手段と、前記ベクトルデータ格納手段か
ら前記エレメントデータを外部から入力された設定信号
により設定された任意の一定間隔で読み出すための読み
出しアドレス設定手段とを備えることを特長とするベク
トルデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18962091A JPH0535771A (ja) | 1991-07-30 | 1991-07-30 | ベクトルデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18962091A JPH0535771A (ja) | 1991-07-30 | 1991-07-30 | ベクトルデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0535771A true JPH0535771A (ja) | 1993-02-12 |
Family
ID=16244349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18962091A Pending JPH0535771A (ja) | 1991-07-30 | 1991-07-30 | ベクトルデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0535771A (ja) |
-
1991
- 1991-07-30 JP JP18962091A patent/JPH0535771A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019969A (en) | Computer system for directly transferring vactor elements from register to register using a single instruction | |
| JPH0535771A (ja) | ベクトルデータ処理装置 | |
| JP3145545B2 (ja) | メモリアクセス装置 | |
| JPH0877143A (ja) | ベクトルデータ処理装置 | |
| JP3696625B2 (ja) | データ駆動型情報処理装置 | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JP2716254B2 (ja) | リストベクトル処理装置 | |
| JP2798492B2 (ja) | リストベクトル処理装置 | |
| JP3068406B2 (ja) | ベクトル演算装置 | |
| JPH0623977B2 (ja) | ベクトル処理装置 | |
| JP2842024B2 (ja) | レジスタファイル回路 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPS59121524A (ja) | 情報処理装置の情報保持方式 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPS60144874A (ja) | ベクトルデ−タ処理装置 | |
| JPH03158943A (ja) | バッファ記憶・転送方式 | |
| JPH1049520A (ja) | リストベクトル処理システム | |
| JPH05204847A (ja) | データ転送制御装置 | |
| KR19990066458A (ko) | 데이터 처리기 | |
| JPH10320380A (ja) | ベクトル処理装置 | |
| JPH0216665A (ja) | データ転送装置 |