JPH023822A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH023822A JPH023822A JP63153248A JP15324888A JPH023822A JP H023822 A JPH023822 A JP H023822A JP 63153248 A JP63153248 A JP 63153248A JP 15324888 A JP15324888 A JP 15324888A JP H023822 A JPH023822 A JP H023822A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- data
- bus
- register file
- load instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- GVBNSPFBYXGREE-UHFFFAOYSA-N Visnadine Natural products C1=CC(=O)OC2=C1C=CC1=C2C(OC(C)=O)C(OC(=O)C(C)CC)C(C)(C)O1 GVBNSPFBYXGREE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はプロセッサのロード命令を実行するデータ処理
装置に関するものである。
装置に関するものである。
従来の技術
第３図は従来のデータ処理装置の構成図を示すものであ
り、１は外部メモリのデータを保持するデータバッファ
、４はデータを転送するデータバスＡ、 ５はデータ
を転送するデータバスＢ、 ７はデータを転送するデ
ータバスＣ，２はデータバスＣ７のデータを転送する入
力データバス、３は入力データバス２のデータの書込み
とデータバスＡ、データバスＢへのデータの読出しを行
い複数個のレジスタを含むレジスタファイル、６はデー
タバスＡ４． データバスＢ５を入力し演算を行ない
、その結果をデータバスＣ７に出力する演算回路、８は
演算回路６の結果からフラグを生成するフラグ生成回路
であ、る。
り、１は外部メモリのデータを保持するデータバッファ
、４はデータを転送するデータバスＡ、 ５はデータ
を転送するデータバスＢ、 ７はデータを転送するデ
ータバスＣ，２はデータバスＣ７のデータを転送する入
力データバス、３は入力データバス２のデータの書込み
とデータバスＡ、データバスＢへのデータの読出しを行
い複数個のレジスタを含むレジスタファイル、６はデー
タバスＡ４． データバスＢ５を入力し演算を行ない
、その結果をデータバスＣ７に出力する演算回路、８は
演算回路６の結果からフラグを生成するフラグ生成回路
であ、る。
以上のように構成された従来の装置においては、外部メ
モリのデータをレジスタファイル３に書込むロード命令
の場合には、外部メモリのデータを保持するデータバッ
ファ１のデータがデータバスＢ５に送出された後、演算
回路６を通過しデータバスＣ７を経由してレジスタファ
イル３に書込まれる。ここで、このロード命令でＭＳＢ
フラグなどのフラグ反映が必要となる場合は、演算回路
６の結果からフラグ生成回路８で必要となるフラグを生
成することになる。
モリのデータをレジスタファイル３に書込むロード命令
の場合には、外部メモリのデータを保持するデータバッ
ファ１のデータがデータバスＢ５に送出された後、演算
回路６を通過しデータバスＣ７を経由してレジスタファ
イル３に書込まれる。ここで、このロード命令でＭＳＢ
フラグなどのフラグ反映が必要となる場合は、演算回路
６の結果からフラグ生成回路８で必要となるフラグを生
成することになる。
また、第４図は第３図でのバイブライン動作であり、外
部バス、演算実行、ライト（レジスタファイル）ステー
ジについて示しである。ここでｎ番目がロード命令であ
るとする。ｎ−１番目の命令の演算実行後、ｎ番目のソ
ースデータが外部バスに出力され、演算実行ステージの
後ライトステージになる。このため、ロード命令実行時
にはパイプラインに空きが生じてしまう。
部バス、演算実行、ライト（レジスタファイル）ステー
ジについて示しである。ここでｎ番目がロード命令であ
るとする。ｎ−１番目の命令の演算実行後、ｎ番目のソ
ースデータが外部バスに出力され、演算実行ステージの
後ライトステージになる。このため、ロード命令実行時
にはパイプラインに空きが生じてしまう。
発明が解決しようとする課題
このように上記のような構成では、フラグ反映が必要な
ロード命令を実行するとき、データバッフ１のデータは
演算回路を経由してレジスタファイルに書込まれるため
、ロード命令の実行に時間がかかり、パイプラインに空
きが生じるという課題を存していた。
ロード命令を実行するとき、データバッフ１のデータは
演算回路を経由してレジスタファイルに書込まれるため
、ロード命令の実行に時間がかかり、パイプラインに空
きが生じるという課題を存していた。
本発明はかかる点に鑑み、ロード命令を高速に実行でき
るデータ処理装置を提供することを目的とする。
るデータ処理装置を提供することを目的とする。
課題を解決するための手段
本発明は外部バスのデータを直接入力するレジスタファ
イルと、前記レジスタファイルの入力からフラグを生成
するフラグ生成回路とを備えたデータ処理装置である。
イルと、前記レジスタファイルの入力からフラグを生成
するフラグ生成回路とを備えたデータ処理装置である。
作用
本発明は前記した構成により、外部バスのデータを直接
レジスタファイルに書込むと同時にフラグ生成回路でフ
ラグを生成することでフラグ反映が必要なロード命令を
高速に実行することができる。
レジスタファイルに書込むと同時にフラグ生成回路でフ
ラグを生成することでフラグ反映が必要なロード命令を
高速に実行することができる。
実施例
第１図は本発明の実施例におけるデータ処理装置の構成
図である。第１図において、４はデータを転送するデー
タバスＡ、 ５はデータを転送するデータバスＢ、
７はデータを転送するデータバスＣ，２はデータバス
Ｃ７及び外部バスのデータを転送する入力データバス、
３は入力データバス２のデータの書込みとデータバスん
データバスＢへのデータの読出しを行い複数個のレジ
スタを含むレジスタファイル、６はデータバスＡ４．
データバスＢ５を入力し演算を行ない、その演算結果
をデータバスＣ７に出力する演算回路、８は入力データ
バス２のデータを入力しフラグを生成するフラグ生成回
路である。
図である。第１図において、４はデータを転送するデー
タバスＡ、 ５はデータを転送するデータバスＢ、
７はデータを転送するデータバスＣ，２はデータバス
Ｃ７及び外部バスのデータを転送する入力データバス、
３は入力データバス２のデータの書込みとデータバスん
データバスＢへのデータの読出しを行い複数個のレジ
スタを含むレジスタファイル、６はデータバスＡ４．
データバスＢ５を入力し演算を行ない、その演算結果
をデータバスＣ７に出力する演算回路、８は入力データ
バス２のデータを入力しフラグを生成するフラグ生成回
路である。
以上のように構成された本実施例について、以下その動
作を説明する。
作を説明する。
外部メモリのデータをレジスタファイルに書込むロード
命令の場合には、外部バスのデータは入力データバス２
に送出され、レジスタファイル３に書込まれる。ここで
、このロード命令でＭＳＢフラグなどのフラグ反映が必
要となる場合は、フラグ生成回路８において直ちに必要
となるフラグを生成する。
命令の場合には、外部バスのデータは入力データバス２
に送出され、レジスタファイル３に書込まれる。ここで
、このロード命令でＭＳＢフラグなどのフラグ反映が必
要となる場合は、フラグ生成回路８において直ちに必要
となるフラグを生成する。
また通常のレジスタ間演算においても、入力データバス
に演算結果が出力されたときにフラグ生成回路８でフラ
グを生成することができる。
に演算結果が出力されたときにフラグ生成回路８でフラ
グを生成することができる。
第２図は本実施例でのパイプライン動作であり、外部バ
ス、演算実行、ライト（レジスタファイル）ステージに
ついて示しである。ここでｎ番目がロード命令であると
する。ｎ−１番目の命令の演算実行後、ｎ番目のソース
データが外部バスに出力された後、直ちにライトステー
ジになる。このため、ロード命令実行時にも効率良くパ
イプライン動作が実行できることになる。
ス、演算実行、ライト（レジスタファイル）ステージに
ついて示しである。ここでｎ番目がロード命令であると
する。ｎ−１番目の命令の演算実行後、ｎ番目のソース
データが外部バスに出力された後、直ちにライトステー
ジになる。このため、ロード命令実行時にも効率良くパ
イプライン動作が実行できることになる。
以上のように、本実施例によれば、外部バスから直接デ
ータをレジスタファイルに書込むと同時にフラグ生成回
路でフラグを生成する構成により、フラグ反映が必要な
ロード命令は高速になり、効率良くパイプライン動作が
実行できる。
ータをレジスタファイルに書込むと同時にフラグ生成回
路でフラグを生成する構成により、フラグ反映が必要な
ロード命令は高速になり、効率良くパイプライン動作が
実行できる。
発明の詳細
な説明したように、本発明によれば、外部バスから直接
データをレジスタファイルに書込むと同時にフラグ生成
回路でフラグを生成することでフラグ反映が必要なロー
ド命令を高速に実行することができ、その実用的効果は
大きい。
データをレジスタファイルに書込むと同時にフラグ生成
回路でフラグを生成することでフラグ反映が必要なロー
ド命令を高速に実行することができ、その実用的効果は
大きい。
第１図は本発明の一実施例におけるデータ処理装置の構
成を示すブロック図、第２図は第１図のパイプライン動
作を示すタイミング図、第３図は従来のデータ処理装置
の構成を示すブロック図、第４図は第３図のパイプライ
ン動作を示すタイミング図である。 １・・・データバッフハ ２・・・入力データバス、３
・・・レジスタファイル、４・・・データバスＡ１５・
・・データバスＢ１６・・・演算回路、７・・・データ
バスＣ，８・・・フラグ生成回路。
成を示すブロック図、第２図は第１図のパイプライン動
作を示すタイミング図、第３図は従来のデータ処理装置
の構成を示すブロック図、第４図は第３図のパイプライ
ン動作を示すタイミング図である。 １・・・データバッフハ ２・・・入力データバス、３
・・・レジスタファイル、４・・・データバスＡ１５・
・・データバスＢ１６・・・演算回路、７・・・データ
バスＣ，８・・・フラグ生成回路。
Claims (1)
- 外部バスのデータを直接入力するレジスタファイルと、
前記レジスタファイルの入力からフラグを生成するフラ
グ生成回路とを備え、ロード命令を高速に実行すること
を特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153248A JPH023822A (ja) | 1988-06-21 | 1988-06-21 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63153248A JPH023822A (ja) | 1988-06-21 | 1988-06-21 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023822A true JPH023822A (ja) | 1990-01-09 |
Family
ID=15558304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63153248A Pending JPH023822A (ja) | 1988-06-21 | 1988-06-21 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770203B1 (ko) * | 2005-12-19 | 2007-10-25 | 전북대학교산학협력단 | 담배 유래의 인산수송자 유전자를 이용한 식물의 인산흡수증대 방법과 동 방법을 이용하여 인산흡수율이 증대된형질전환 식물체 |
| JP2013174942A (ja) * | 2012-02-23 | 2013-09-05 | Le Tekku:Kk | 複数のコンディションフラグを有するｃｐｕ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054260A (ja) * | 1973-05-14 | 1975-05-13 | ||
| JPS6155731A (ja) * | 1984-08-28 | 1986-03-20 | Fujitsu Ltd | コンデイシヨンコ−ド判定機能を備えるプロセツサ |
-
1988
- 1988-06-21 JP JP63153248A patent/JPH023822A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054260A (ja) * | 1973-05-14 | 1975-05-13 | ||
| JPS6155731A (ja) * | 1984-08-28 | 1986-03-20 | Fujitsu Ltd | コンデイシヨンコ−ド判定機能を備えるプロセツサ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100770203B1 (ko) * | 2005-12-19 | 2007-10-25 | 전북대학교산학협력단 | 담배 유래의 인산수송자 유전자를 이용한 식물의 인산흡수증대 방법과 동 방법을 이용하여 인산흡수율이 증대된형질전환 식물체 |
| JP2013174942A (ja) * | 2012-02-23 | 2013-09-05 | Le Tekku:Kk | 複数のコンディションフラグを有するｃｐｕ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| EP0272705B1 (en) | Loosely coupled pipeline processor | |
| JPH02226420A (ja) | 浮動小数点演算実行装置 | |
| JPS6243744A (ja) | マイクロコンピユ−タ | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| JPH05342084A (ja) | データ記憶装置及びデータ記憶方法 | |
| JP2752076B2 (ja) | プログラマブル・コントローラ | |
| JPH023822A (ja) | データ処理装置 | |
| KR100639146B1 (ko) | 카테시안 제어기를 갖는 데이터 처리 시스템 | |
| JPH06124207A (ja) | サブルーチン分岐命令実行方法 | |
| JPH02112054A (ja) | データ処理装置 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JPS6086625A (ja) | デ−タ処理装置 | |
| JPH0721154A (ja) | ベクトル処理装置 | |
| KR920008212B1 (ko) | MSCM(Mixed Shuffle Connection Method)을 이용한 이차원 FFT(Fast Fourier Transform)프로세서. | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPH05204638A (ja) | パイプライン処理装置 | |
| JPH07175661A (ja) | ユーザプログラムロード方式 | |
| JPS61240338A (ja) | ハ−ドウエア・イベンドプロセツサ装置 | |
| JPH02230326A (ja) | パイプライン情報処理装置 | |
| JPH05158692A (ja) | データ処理装置及びデータ処理方法 | |
| JPH05281290A (ja) | 記憶回路を共用するｉｃテスタのデータ転送回路 | |
| JPH07210384A (ja) | 浮動小数点演算装置 | |
| JP2004303058A (ja) | ベクトルプロセッサおよびそのデータ処理方法 | |
| JPH06231042A (ja) | メモリアクセス方式 |